JPH04347990A - ３次元ｙ／ｃ分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［発明の目的］

【０００１】

【産業上の利用分野】この発明は、ＮＴＳＣ方式のテレ
ビ受信機器等に使用されているＮＴＳＣコンポジットビ
デオ信号から輝度信号と色信号を分離するＹ／Ｃ分離回
路における、３次元Ｙ／Ｃ分離回路装置に関する。

【０００２】

【従来の技術】Ｙ／Ｃ分離性能を向上させることを目的
として、３次元Ｙ／Ｃ分離回路が、ＴＶ、ＶＴＲ等に搭
載され始めている。これは基本的には入力の複合映像信
号の動きをフレーム差分値の大小で検出して、動画であ
ると検出した部分（動画部分）はライン相関を利用して
Ｙ／Ｃ分離し、静画であると判定した部分（静画部分）
はフレーム相関を利用してＹ／Ｃ分離するものである。 このような技術は、例えば、１９８９年のＴＶ学会の全
国大会でＬＳＩの開発が報告されている（宮崎他：「３
次元ＹＣ処理ＬＳＩの開発」、Ｐ２１５〜ｐ２１６）。

【０００３】以下、従来の３次元Ｙ／Ｃ分離回路が動作
を行う場合の上記の従来例を、図２の基本構成を示すブ
ロック図を参照しながら示す。

【０００４】入力されたアナログの複合映像信号は、Ａ
／Ｄ変換器１０１へ供給される。Ａ／Ｄ変換器１０１は
、アナログの複合映像信号をディジタル信号に変換して
動画用Ｙ／Ｃ分離回路１０２および１水平走査期間遅延
回路１０３（以下１Ｈ遅延回路１０３と記す）へ出力す
る。１Ｈ遅延回路１０３は、ディジタル化された複合映
像信号を１水平走査期間遅延させて動画用Ｙ／Ｃ分離回
路１０２、１Ｈ遅延回路１０４、１フレーム遅延回路１
０５、静画用Ｙ／Ｃ分離回路１０７、動き検出回路１０
８および減算器１１１へ出力する。１Ｈ遅延回路１０４
は、１Ｈ遅延回路１０３で遅延された信号をさらに１水
平走査期間遅延させて動画用Ｙ／Ｃ分離回路１０２へ出
力する。

【０００５】動画用Ｙ／Ｃ分離回路１０２は、Ａ／Ｄ変
換器１０１、１Ｈ遅延回路１０３および１０４からの信
号を用いて、３ラインの信号の垂直相関を利用して垂直
高域成分を抽出し帯域通過フィルタ１１０（以下ＢＰＦ
１１０と記す）へ出力する。ＢＰＦ１１０は抽出された
垂直高域成分から色副搬送波帯域の成分を分離して、動
画時の色信号である動画Ｃを減算器１１１および混合回
路１１２へ出力する。減算器１１１は１Ｈ遅延回路１０
３からの信号から、動画Ｃの信号を減算することにより
動画時の輝度信号である動画Ｙを分離して混合回路１１
３へ出力する。

【０００６】１フレーム遅延回路１０５は、１Ｈ遅延回
路１０３からの信号をさらに１フレーム遅延させて１フ
レーム遅延回路１０６、静画用Ｙ／Ｃ分離回路１０７お
よび動き検出回路１０８へ出力する。１フレーム遅延回
路１０６は、１フレーム遅延回路１０５からの信号をさ
らに１フレーム遅延させ動き検出回路１０８へ出力する
。

【０００７】静画用Ｙ／Ｃ分離回路１０７は１Ｈ遅延回
路１０３からの信号および１フレーム遅延回路１０５か
らの信号の実質的な加算により静画時の輝度信号である
静画Ｙを分離し混合回路１１３へ出力するとともに、前
記２つの信号の実質的な減算により色信号成分（フレー
ム非相関成分）を分離しＢＰＦ１０９へ出力する。ＢＰ
Ｆ１２は、この色信号成分を帯域制限させた静画時の色
信号である静画Ｃを混合回路１１２へ出力する。

【０００８】動き検出回路１０８は、１Ｈ遅延回路１０
３からの信号と１フレーム遅延回路１０５からの信号お
よび１フレーム遅延回路１０６からの信号が入力され、
１Ｈ遅延回路１０３および１フレーム遅延回路１０５か
らの１フレーム間の差分値に基ずいて検出した動き信号
と、１フレーム遅延回路１０５および１フレーム遅延回
路１０６からの１フレーム間の差分値に基ずいて検出し
た動き信号のうち、動きの大きいことを示す信号を選択
し、動き信号として混合回路１１２および１１３へ出力
する。

【０００９】混合回路１１３は動画Ｙと静画Ｙを動き信
号に応じた比率で混合し、Ｙ／Ｃ分離されたＹ信号とし
てＤ／Ａ変換器１１５へ出力する。Ｄ／Ａ変換器１１５
はディジタルのＹ信号をアナログのＹ信号に変換して出
力する。そして混合回路１１２は動画Ｃと静画Ｃを動き
信号に応じた比率で混合し、Ｙ／Ｃ分離されたＣ信号と
してＤ／Ａ変換器１１４へ出力する。Ｄ／Ａ変換器１１
４はディジタルのＣ信号をアナログのＣ信号に変換して
出力する。

【００１０】次に上記のように構成されたＹ／Ｃ分離装
置の動作を説明する。

【００１１】Ａ／Ｄ変換器１０１に入力されたアナログ
の複合映像信号はメモリに記憶するためディジタルの複
合映像信号に変換され動画用Ｙ／Ｃ分離装置１１６と静
画用Ｙ／Ｃ分離装置１１７へ出力する。この信号を動画
用Ｙ／Ｃ分離装置１１６はライン相関を利用してディジ
タルの動画Ｙ信号および動画Ｃ信号に分離し、それぞれ
混合回路１１３および混合回路１１２へ出力する。また
静画用Ｙ／Ｃ分離装置１１７はディジタルの複合映像信
号をフレーム相関を利用してディジタルの静画Ｙ信号お
よび静画Ｃ信号に分離し、それぞれ混合回路１１３およ
び混合回路１１２へ出力する。動き検出回路１０８は現
時点の１Ｈ遅延回路１０３の複合映像信号と、１フレー
ムおよび２フレーム前の１Ｈ遅延回路１０３の複合映像
信号から動画と静画の比率により動き信号を混合回路１
１２および混合回路１１３へ出力する。動画Ｙと静画Ｙ
は混合回路１１３により動き信号に応じた比率で混合さ
れＤ／Ａ変換器１１５でアナログのＹ信号に変換され出
力される。動画Ｃと静画Ｃは混合回路１１２により動き
信号に応じた比率で混合されＤ／Ａ変換器１１４でアナ
ログのＣ信号に変換され出力される。

【００１２】しかしこの方法ではＮＴＳＣビデオコンポ
ジット信号の全帯域をフレームメモリ格納している。こ
こで問題となるのはフレーム遅延手段としてのフレーム
メモリの容量である。通常このフレーム遅延手段として
１Ｍビットのメモリが数個用いられる。メモリの低価格
化が進んでいるとはいえ、まだまだ高価でありコストに
占めるメモリの割合が高く、動き適応３次元Ｙ／Ｃ分離
回路は従来のラインクシ形フィルタのＹ／Ｃ分離回路に
比べ、大幅なコストアップの原因となる。また、基板の
実装面積の増大・消費電力の増大などにもなる。

【００１３】

【発明が解決しようとする課題】このように従来の３次
元Ｙ／Ｃ分離回路においては、ラインクシ形フィルタの
Ｙ／Ｃ分離回路に比べ、フレーム遅延手段としてのメモ
リが高価であり大幅なコストアップとなり、また、基板
の実装面積・消費電力なども増大するという問題があっ
た。この発明は上記のような従来技術の欠点を除去し、
３次元Ｙ／Ｃ分離回路において大幅なコストアップの原
因であるフレーム遅延手段としてのメモリの使用量を削
減し、従来と同様の効果を得ることを目的とするもので
ある。

【００１４】［発明の構成］

【００１５】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明においては、入力複合映像信号の搬送周
波数をずらした低域変換信号を出力する第１の周波数変
換手段と、前記低域変換信号から抽出した色信号を出力
する色信号抽出手段と、前記色信号の搬送波を前記入力
複合映像信号の色副搬送波に戻す第２の周波数変換器と
、前記入力複合映像信号を所定の時間遅らせた遅延入力
複合映像信号を出力する遅延手段と、前記遅延入力複合
映像信号と前記色信号から所定の演算を行い輝度信号を
出力する演算手段とを備えた３次元Ｙ／Ｃ分離回路を提
供する。

【００１６】

【作用】このように構成されたものにおいては、３次元
Ｙ／Ｃ分離回路において色信号の搬送周波数を低い周波
数にずらしてからフレーム遅延手段としてのフレームメ
モリに記憶させるので、３次元Ｙ／Ｃ分離回路において
大幅なコストアップの原因であるフレーム遅延手段とし
てのメモリの使用量を削減することができる。

【００１７】

【実施例】以下、この発明の実施例について、図１を参
照して詳細に説明する。

【００１８】図１で、静止画状態のアナログの複合映像
信号１は帯域通過フィルタ２（以下ＢＰＦ２と記す）、
遅延装置３および水平同期分離４へ供給される。ＢＰＦ
２は複合映像信号１から輝度信号と色信号の多重してあ
る帯域のみを取出し、帯域制限した複合映像信号１を周
波数変換器８へ出力する。水平同期分離４は複合映像信
号１から水平同期信号（以下ｆＨと記す）を取出し、周
波数逓倍装置５へ出力する。周波数逓倍装置５はｆＨを
１２０逓倍して、１２０ｆＨを周波数変換器６へ出力す
る。発振器７は２ｆｓｃ（ｆｓｃ：色副搬送周波数，約
３．５８ＭＨｚ）の信号を周波数変換器６へ出力する。 周波数変換器６は２ｆｓｃから１２０ｆＨを引いた２ｆ
ｓｃ−１２０ｆＨの周波数の信号を周波数変換器８に出
力する。

【００１９】周波数変換器８は、周波数変換器６からの
２ｆｓｃ−１２０ｆＨの周波数の信号から、帯域制限さ
れた複合映像信号のｆｓｃを引いたｆｓｃ−１２０ｆＨ
（ｆｓｃ＝４５５ｆＨ／２）の搬送波をもつ低域変換信
号に変換してローパスフィルタ９（以下ＬＰＦ９と記す
）に出力する。ＬＰＦ９は低域変換信号の折り返しの信
号を除去するため低域周波数に制限した低域変換信号を
Ａ／Ｄ変換器１０に出力する。

【００２０】Ａ／Ｄ変換器１０はＬＰＦ９からの低域変
換信号をサンプリング周波数２ｆｓｃにて８ビットのデ
ィジタル信号に変換し、フレームメモリ１１および減算
器１２に出力する。フレームメモリ１１は１フレーム遅
延させて減算器１２に出力する。減算器１２はＡ／Ｄ変
換器１０の出力信号から、この信号が１フレーム遅延し
たフレームメモリ１１の出力信号を減算することで色信
号を取出してＤ／Ａ変換器１３に出力する。Ｄ／Ａ変換
器１３はディジタルの低域変換信号をサンプリング周波
数２ｆｓｃにてアナログの色信号に変換してＬＰＦ１４
に出力する。

【００２１】ＬＰＦ１４は低域周波数に制限するこでノ
イズを除去し、色信号の原信号を取出して周波数変換器
１５に出力する。周波数変換器１５はアナログの色信号
をｆｓｃをもつ色信号に周波数変換して出力端１６およ
び減算器１７に出力する。

【００２２】遅延装置３はアナログ複合映像信号をＢＰ
Ｆ２から周波数変換器１５迄を信号が通過するまでに遅
延する時間だけ遅延させて減算器１７に出力する。減算
器１７は遅延装置３からの複合映像信号から、周波数変
換器１５からのｆｓｃをもつ色信号を減算し、輝度信号
を出力端に出力する。

【００２３】次に上記のように構成された３次元Ｙ／Ｃ
分離装置の動作を説明する。

【００２４】静止画状態のアナログの複合映像信号１は
帯域通過フィルタ２（以下ＢＰＦ２と記す）、遅延装置
３および周波数変換部２１へ供給される。ＢＰＦ２は複
合映像信号１から輝度信号と色信号の多重してある帯域
のみを取出し、周波数変換部２１へ出力する。周波数変
換部２１は帯域制限した複合映像信号１をｆｓｃ−１２
０ｆＨ（ｆｓｃ＝４５５ｆＨ／２）の搬送波をもつ低域
変換信号に変換して、色信号抽出部２２に出力する。色
信号抽出部２２は周波数変換部２１からの低域変換信号
から抽出した色信号をＬＰＦ１４に出力する。ＬＰＦ１
４は低域周波数に制限するこでノイズを除去し、色信号
の原信号を取出して周波数変換器１５に出力する。周波
数変換器１５はアナログの色信号をｆｓｃをもつ色信号
に周波数変換して出力端１６および減算器１７に出力す
る。

【００２５】遅延装置３はアナログ複合映像信号をＢＰ
Ｆ２から周波数変換器１５迄を信号が通過するまでに遅
延する時間だけ遅延させて減算器１７に出力する。減算
器１７は遅延装置３からの複合映像信号から、周波数変
換器１５からのｆｓｃをもつ色信号を減算し、輝度信号
を出力端に出力する。

【００２６】上記のようにしてアナログの複合映像信号
から輝度信号と色信号を分離している。

【００２７】従来例では色信号を抽出するため、映像最
高周波数４．２ＭＨｚの倍以上、かつｆｓｃの正数倍の
周波数でサンプリングを行う必要がある。この場合大規
模な容量のフレームメモリを必要とし、４ｆｓｃで標本
化、８ビットで量子化しているので、９１０［画素／ラ
イン］×５２５［ライン］×８［ビット］＝３８２２０
００ビット必要とする。

【００２８】また、本実施例にて必要とするフレームメ
モリの容量は、２ｆｓｃで標本化、８ビットで量子化し
ているので、４５５［画素／ライン］×５２５［ライン
］×８［ビット］＝１９１１０００ビット必要とする。

【００２９】これは上記した従来技術の実施例で必要と
する量の半分である。

【００３０】

【発明の効果】この発明によれば、３次元Ｙ／Ｃ分離回
路において色信号の搬送周波数を低い周波数にずらして
からフレーム遅延手段としてのフレームメモリに記憶さ
せるので、３次元Ｙ／Ｃ分離回路において大幅なコスト
アップの原因であるフレーム遅延手段としてのメモリの
使用量を削減し、従来と同様の効果を得ることができる
。

【図面の簡単な説明】

【図１】この発明に係わる３次元Ｙ／Ｃ分離回路の一実
施例のブロック図である。

【図２】従来の３次元Ｙ／Ｃ分離回路のブロック図であ
る。

【符号の説明】

３　　　　遅延装置 ２１　　　　周波数変換部 ２２　　　　色信号抽出部 １５　　　　周波数変換部 １７　　　　減算器

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　入力複合映像信号の搬送周波数をずら
   した低域変換信号を出力する第１の周波数変換手段と、
   前記低域変換信号から色信号を抽出して出力する色信号
   抽出手段と、前記色信号の搬送波を前記入力複合映像信
   号の色副搬送波に戻す第２の周波数変換器と、前記入力
   複合映像信号を所定の時間遅らせた遅延入力複合映像信
   号を出力する遅延手段と、前記遅延入力複合映像信号と
   前記色信号から所定の演算を行い輝度信号を出力する演
   算手段とを備えたことを特徴とする３次元Ｙ／Ｃ分離回
   路。