JPH04349621A - 半導体基材の作製方法 - Google Patents
半導体基材の作製方法Info
- Publication number
- JPH04349621A JPH04349621A JP3149297A JP14929791A JPH04349621A JP H04349621 A JPH04349621 A JP H04349621A JP 3149297 A JP3149297 A JP 3149297A JP 14929791 A JP14929791 A JP 14929791A JP H04349621 A JPH04349621 A JP H04349621A
- Authority
- JP
- Japan
- Prior art keywords
- porous
- single crystal
- substrate
- semiconductor substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/139—Manufacture or treatment of devices covered by this subclass using temporary substrates
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基材の作製方法
に関し、更に詳しくは、誘電体分離あるいは、絶縁物上
の単結晶半導体層に作成され電子デバイス、集積回路に
適する光透過性半導体基材の作製方法に関するものであ
る。
に関し、更に詳しくは、誘電体分離あるいは、絶縁物上
の単結晶半導体層に作成され電子デバイス、集積回路に
適する光透過性半導体基材の作製方法に関するものであ
る。
【０００２】
【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成は
、シリコン オン インシュレーター（ＳＯＩ）技
術として広く知られ、通常の Ｓｉ 集積回路を作製す
るバルクＳｉ基板では到達しえない数々の優位点をＳＯ
Ｉ技術を利用したデバイスが有することから多くの研究
が成されてきた。すなわち、ＳＯＩ技術を利用すること
で、１．誘電体分離が容易で高集積化が可能、２．対放
射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、４．ウエル工程
が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。
、シリコン オン インシュレーター（ＳＯＩ）技
術として広く知られ、通常の Ｓｉ 集積回路を作製す
るバルクＳｉ基板では到達しえない数々の優位点をＳＯ
Ｉ技術を利用したデバイスが有することから多くの研究
が成されてきた。すなわち、ＳＯＩ技術を利用すること
で、１．誘電体分離が容易で高集積化が可能、２．対放
射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、４．ウエル工程
が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。
【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。Ｓｐｅｃｉａｌ
Ｉｓｓｕｅ： ”Ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｓｉ
ｌｉｃｏｎ ｏｎｎｏｎ−ｓｉｎｇｌｅ−ｃｒｙｓｔａ
ｌ ｉｎｓｕｌａｔｏｒｓ”； ｅｄｉｔｅｄ ｂｙ
Ｇ．Ｗ．Ｃｕｌｌｅｎ， Ｊｏｕｒｎａｌ ｏｆ Ｃｒ
ｙｓｔａｌＧｒｏｗｔｈ， ｖｏｌｕｍｅ ６３， ｎ
ｏ ３， ｐｐ ４２９〜５９０ （１９８３）。
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。Ｓｐｅｃｉａｌ
Ｉｓｓｕｅ： ”Ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｓｉ
ｌｉｃｏｎ ｏｎｎｏｎ−ｓｉｎｇｌｅ−ｃｒｙｓｔａ
ｌ ｉｎｓｕｌａｔｏｒｓ”； ｅｄｉｔｅｄ ｂｙ
Ｇ．Ｗ．Ｃｕｌｌｅｎ， Ｊｏｕｒｎａｌ ｏｆ Ｃｒ
ｙｓｔａｌＧｒｏｗｔｈ， ｖｏｌｕｍｅ ６３， ｎ
ｏ ３， ｐｐ ４２９〜５９０ （１９８３）。
【０００４】また、古くは単結晶サファイア基板上に、
ＳｉをＣＶＤ（化学気相法）で、ヘテロエピタキシ−さ
せて形成するＳＯＳ（シリコン オン サファイア
）が知られており、最も成熟したＳＯＩ技術として一応
の成功を収めはしたが、Ｓｉ層と下地サファイア基板界
面の格子不整合により大量の結晶欠陥、サファイア基板
からのアルミニュ−ムのＳｉ層への混入、そして何より
も基板の高価格と大面積化への遅れにより、その応用の
広がりが妨げられている。比較的近年には、サファイア
基板を使用せずにＳＯＩ構造を実現しようという試みが
行なわれている。この試みは、次の二つに大別される：
１．Ｓｉ単結晶基板を表面酸化後に、窓を開けてＳｉ基
板を部分的に表出させ、その部分をシ−ドとして横方向
へエピタキシャル成長させ、ＳｉＯ２ 上へＳｉ単結晶
層を形成する（この場合には、ＳｉＯ２ 上にＳｉ層の
堆積をともなう。）； ２．Ｓｉ単結晶基板そのものを活性層として使用し、そ
の下部にＳｉＯ２を形成する（この方法は、Ｓｉ層の堆
積をともなわない。）。
ＳｉをＣＶＤ（化学気相法）で、ヘテロエピタキシ−さ
せて形成するＳＯＳ（シリコン オン サファイア
）が知られており、最も成熟したＳＯＩ技術として一応
の成功を収めはしたが、Ｓｉ層と下地サファイア基板界
面の格子不整合により大量の結晶欠陥、サファイア基板
からのアルミニュ−ムのＳｉ層への混入、そして何より
も基板の高価格と大面積化への遅れにより、その応用の
広がりが妨げられている。比較的近年には、サファイア
基板を使用せずにＳＯＩ構造を実現しようという試みが
行なわれている。この試みは、次の二つに大別される：
１．Ｓｉ単結晶基板を表面酸化後に、窓を開けてＳｉ基
板を部分的に表出させ、その部分をシ−ドとして横方向
へエピタキシャル成長させ、ＳｉＯ２ 上へＳｉ単結晶
層を形成する（この場合には、ＳｉＯ２ 上にＳｉ層の
堆積をともなう。）； ２．Ｓｉ単結晶基板そのものを活性層として使用し、そ
の下部にＳｉＯ２を形成する（この方法は、Ｓｉ層の堆
積をともなわない。）。
【０００５】
【発明が解決しようとする課題】上記１を実現する手段
として、ＣＶＤにより、直接、単結晶層Ｓｉを横方向エ
ピタキシャル成長させる方法、非晶質Ｓｉを堆積して、
熱処理により固相横方向エピタキシャル成長させる方法
、非晶質あるいは、多結晶Ｓｉ層に電子線、レ−ザ−光
等のエネルギ−ビ−ムを収束して照射し、溶融再結晶に
より単結晶層をＳｉＯ２ 上に成長させる方法、そして
、棒状ヒ−タ−により帯状に溶融領域を走査する方法（
Ｚｏｎｅ ｍｅｌｔｉｎｇ ｒｅｃｒｙｓｔａｌｌｉｚ
ａｔｉｏｎ） が知られている。 これらの方法にはそれぞれ一長一短があるが、その制御
性、生産性、均一性、品質に多大の問題を残しており、
いまだに、工業的に実用化したものはない。たとえば、
ＣＶＤ法は平坦薄膜化するには、犠牲酸化が必要となり
、固相成長法ではその結晶性が悪い。また、ビ−ムアニ
−ル法では、収束ビ−ム走査による処理時間と、ビ−ム
の重なり具合、焦点調整などの制御性に問題がある。 このうち、Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒｅｃｒｙｓｔ
ａｌｌｉｚａｔｉｏｎ法がもっとも成熟しており、比較
的大規模な集積回路も試作されてはいるが、依然として
、亜粒界等の結晶欠陥は、多数残留しており、少数キャ
リヤ−デバイスを作成するにいたってない。
として、ＣＶＤにより、直接、単結晶層Ｓｉを横方向エ
ピタキシャル成長させる方法、非晶質Ｓｉを堆積して、
熱処理により固相横方向エピタキシャル成長させる方法
、非晶質あるいは、多結晶Ｓｉ層に電子線、レ−ザ−光
等のエネルギ−ビ−ムを収束して照射し、溶融再結晶に
より単結晶層をＳｉＯ２ 上に成長させる方法、そして
、棒状ヒ−タ−により帯状に溶融領域を走査する方法（
Ｚｏｎｅ ｍｅｌｔｉｎｇ ｒｅｃｒｙｓｔａｌｌｉｚ
ａｔｉｏｎ） が知られている。 これらの方法にはそれぞれ一長一短があるが、その制御
性、生産性、均一性、品質に多大の問題を残しており、
いまだに、工業的に実用化したものはない。たとえば、
ＣＶＤ法は平坦薄膜化するには、犠牲酸化が必要となり
、固相成長法ではその結晶性が悪い。また、ビ−ムアニ
−ル法では、収束ビ−ム走査による処理時間と、ビ−ム
の重なり具合、焦点調整などの制御性に問題がある。 このうち、Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒｅｃｒｙｓｔ
ａｌｌｉｚａｔｉｏｎ法がもっとも成熟しており、比較
的大規模な集積回路も試作されてはいるが、依然として
、亜粒界等の結晶欠陥は、多数残留しており、少数キャ
リヤ−デバイスを作成するにいたってない。
【０００６】上記２の方法であるＳｉ基板をエピタキシ
ャル成長の種子として用いない方法としては、次の方法
が挙げられる： １．Ｖ型の溝が表面に異方性エッチングされたＳｉ単結
晶基板に酸化膜を形成し、該酸化膜上に多結晶Ｓｉ層を
Ｓｉ基板と同じ程厚く堆積した後、Ｓｉ基板の裏面から
研磨によって、厚い多結晶Ｓｉ層上にＶ溝に囲まれて誘
電分離されたＳｉ単結晶領域を形成する。この手法に於
ては、結晶性は良好であるが、多結晶Ｓｉを数百ミクロ
ンも厚く堆積する工程、単結晶Ｓｉ基板を裏面より研磨
して分離したＳｉ活性層のみを残す工程に、制御性と生
産性の点から問題がある； ２．サイモックス（ＳＩＭＯＸ：Ｓｅｐａｒａｔｉｏｎ
ｂｙ ｉｏｎ ｉｍｐｌａｎｔｅｄ ｏｘｙｇｅｎ）
と称されるＳｉ単結晶基板中に酸素のイオン注入によ
りＳｉＯ２ 層を形成する方法であり、Ｓｉプロセスと
整合性が良いため現在もっとも成熟した手法である。し
かしながら、ＳｉＯ２ 層形成をするためには、酸素イ
オンを１０１８ ｉｏｎｓ／ｃｍ２ 以上も注入する必
要があるが、その注入時間は長大であり、生産性は高い
とはいえず、また、ウエハ−コストは高い。更に、結晶
欠陥は多く残存し、工業的に見て、少数キャリヤ−デバ
イスを作製できる充分な品質に至っていない；３．多孔
質Ｓｉの酸化による誘電体分離によりＳＯＩ構造を形成
する方法。この方法は、Ｐ型Ｓｉ単結晶基板表面にＮ型
Ｓｉ層をプロトンイオン注入（イマイ他， Ｊ．Ｃｒｙ
ｓｔａｌ Ｇｒｏｗｔｈ，ｖｏｌ ６３， ５４７（１
９８３） ）、もしくは、エピタキシャル成長とパタ−
ニングによって島状に形成し、表面よりＳｉ島を囲むよ
うにＨＦ溶液中の陽極化成法によりＰ型Ｓｉ基板のみを
多孔質化したのち、増速酸化によりＮ型Ｓｉ島を誘電体
分離する方法である。本方法では、分離されているＳｉ
領域は、デバイス工程のまえに決定されており、デバイ
ス設計の自由度を制限する場合があるという問題点があ
る。
ャル成長の種子として用いない方法としては、次の方法
が挙げられる： １．Ｖ型の溝が表面に異方性エッチングされたＳｉ単結
晶基板に酸化膜を形成し、該酸化膜上に多結晶Ｓｉ層を
Ｓｉ基板と同じ程厚く堆積した後、Ｓｉ基板の裏面から
研磨によって、厚い多結晶Ｓｉ層上にＶ溝に囲まれて誘
電分離されたＳｉ単結晶領域を形成する。この手法に於
ては、結晶性は良好であるが、多結晶Ｓｉを数百ミクロ
ンも厚く堆積する工程、単結晶Ｓｉ基板を裏面より研磨
して分離したＳｉ活性層のみを残す工程に、制御性と生
産性の点から問題がある； ２．サイモックス（ＳＩＭＯＸ：Ｓｅｐａｒａｔｉｏｎ
ｂｙ ｉｏｎ ｉｍｐｌａｎｔｅｄ ｏｘｙｇｅｎ）
と称されるＳｉ単結晶基板中に酸素のイオン注入によ
りＳｉＯ２ 層を形成する方法であり、Ｓｉプロセスと
整合性が良いため現在もっとも成熟した手法である。し
かしながら、ＳｉＯ２ 層形成をするためには、酸素イ
オンを１０１８ ｉｏｎｓ／ｃｍ２ 以上も注入する必
要があるが、その注入時間は長大であり、生産性は高い
とはいえず、また、ウエハ−コストは高い。更に、結晶
欠陥は多く残存し、工業的に見て、少数キャリヤ−デバ
イスを作製できる充分な品質に至っていない；３．多孔
質Ｓｉの酸化による誘電体分離によりＳＯＩ構造を形成
する方法。この方法は、Ｐ型Ｓｉ単結晶基板表面にＮ型
Ｓｉ層をプロトンイオン注入（イマイ他， Ｊ．Ｃｒｙ
ｓｔａｌ Ｇｒｏｗｔｈ，ｖｏｌ ６３， ５４７（１
９８３） ）、もしくは、エピタキシャル成長とパタ−
ニングによって島状に形成し、表面よりＳｉ島を囲むよ
うにＨＦ溶液中の陽極化成法によりＰ型Ｓｉ基板のみを
多孔質化したのち、増速酸化によりＮ型Ｓｉ島を誘電体
分離する方法である。本方法では、分離されているＳｉ
領域は、デバイス工程のまえに決定されており、デバイ
ス設計の自由度を制限する場合があるという問題点があ
る。
【０００７】ところで、光透過性基板は、光受光素子で
あるコンタクトセンサ−、投影型液晶画像表示装置を構
成するうえにおいて重要である。そして、センサ−や表
示装置の画素（絵素）をより一層、高密度化、高解像度
化、高精細化するには、極めて高性能な駆動素子が必要
となる。その結果、光透過性基板上に設けられる素子と
しても優れた結晶性を有する単結晶層をもちいて作成さ
れることが必要となる。
あるコンタクトセンサ−、投影型液晶画像表示装置を構
成するうえにおいて重要である。そして、センサ−や表
示装置の画素（絵素）をより一層、高密度化、高解像度
化、高精細化するには、極めて高性能な駆動素子が必要
となる。その結果、光透過性基板上に設けられる素子と
しても優れた結晶性を有する単結晶層をもちいて作成さ
れることが必要となる。
【０００８】しかしながら、ガラスに代表される光透過
性基板上には一般には、その結晶構造の無秩序性を反映
して、単にＳｉ層を堆積しても、非晶質か、良くて、多
結晶層しか形成できず、高性能なデバイスは作成できな
い。それは、基板の結晶構造が非晶質であることによっ
ており、単にＳｉ層を堆積しても、良質な単結晶層は得
られない。非晶質Ｓｉや、多結晶Ｓｉではその欠陥の多
い結晶構造故に、要求される、あるいは今後要求される
に十分な性能を持った駆動素子を作成することが困難で
ある。
性基板上には一般には、その結晶構造の無秩序性を反映
して、単にＳｉ層を堆積しても、非晶質か、良くて、多
結晶層しか形成できず、高性能なデバイスは作成できな
い。それは、基板の結晶構造が非晶質であることによっ
ており、単にＳｉ層を堆積しても、良質な単結晶層は得
られない。非晶質Ｓｉや、多結晶Ｓｉではその欠陥の多
い結晶構造故に、要求される、あるいは今後要求される
に十分な性能を持った駆動素子を作成することが困難で
ある。
【０００９】また、Ｓｉ単結晶基板を用いる上記のいず
れの方法も光透過性基板上に良質な単結晶層を得るとい
う目的には不適当である。
れの方法も光透過性基板上に良質な単結晶層を得るとい
う目的には不適当である。
【００１０】本発明は、上記したような問題点及び上記
したような要求に応える半導体基材（基材には基板をも
含む）を作成する半導体基材の作製方法を提供すること
を目的とする。
したような要求に応える半導体基材（基材には基板をも
含む）を作成する半導体基材の作製方法を提供すること
を目的とする。
【００１１】また、本発明は、透明基体（光透過性基体
；基体には基板をも含む）上に結晶性が単結晶ウエハ−
並に優れたＳｉを得るうえで、生産性、均一性、制御性
、コストの面において卓越した半導体基材の作製方法を
提供することを目的とする。
；基体には基板をも含む）上に結晶性が単結晶ウエハ−
並に優れたＳｉを得るうえで、生産性、均一性、制御性
、コストの面において卓越した半導体基材の作製方法を
提供することを目的とする。
【００１２】更に本発明は、従来のＳＯＩ構造の利点を
実現し、応用可能な半導体基材の作製方法を提供するこ
とも目的とする。
実現し、応用可能な半導体基材の作製方法を提供するこ
とも目的とする。
【００１３】また、本発明は、ＳＯＩ構造の大規模集積
回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの
代替足り得る半導体基材の作製方法を提供することを目
的とする。
回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの
代替足り得る半導体基材の作製方法を提供することを目
的とする。
【００１４】
【課題を解決するための手段及び作用】本発明の半導体
基材の作製方法は、シリコン基体を多孔質化する工程と
、該多孔質化したシリコン基体上に非多孔質シリコン単
結晶層を形成する工程と、該非多孔質シリコン単結晶層
の表面を光透過性ガラス基体に貼り合わせる工程と、前
記多孔質化したシリコン基体を弗酸とアルコールとの混
合液に浸すことによって多孔質シリコンのみを無電解湿
式化学エッチング除去する多孔質シリコンの選択エッチ
ング工程と、を有することを特徴とする。
基材の作製方法は、シリコン基体を多孔質化する工程と
、該多孔質化したシリコン基体上に非多孔質シリコン単
結晶層を形成する工程と、該非多孔質シリコン単結晶層
の表面を光透過性ガラス基体に貼り合わせる工程と、前
記多孔質化したシリコン基体を弗酸とアルコールとの混
合液に浸すことによって多孔質シリコンのみを無電解湿
式化学エッチング除去する多孔質シリコンの選択エッチ
ング工程と、を有することを特徴とする。
【００１５】また、本発明の半導体基材の作製方法は、
一方の面側をＮ型にしたシリコン単結晶基体の他方の面
側を多孔質化する工程と、該シリコン単結晶基体の前記
一方の面を光透過性ガラス基体に貼り合わせる工程と、
前記多孔質化したシリコン単結晶基体を弗酸とアルコー
ルとの混合液に浸すことによって多孔質シリコンのみを
無電解湿式化学エッチング除去する多孔質シリコンの選
択エッチング工程と、を有することを特徴とする。
一方の面側をＮ型にしたシリコン単結晶基体の他方の面
側を多孔質化する工程と、該シリコン単結晶基体の前記
一方の面を光透過性ガラス基体に貼り合わせる工程と、
前記多孔質化したシリコン単結晶基体を弗酸とアルコー
ルとの混合液に浸すことによって多孔質シリコンのみを
無電解湿式化学エッチング除去する多孔質シリコンの選
択エッチング工程と、を有することを特徴とする。
【００１６】本発明において、光透過性ガラス基体には
、表面にＡｌやＩＴＯ等の金属層を設けたものをも含む
ものとする。
、表面にＡｌやＩＴＯ等の金属層を設けたものをも含む
ものとする。
【００１７】本発明は、経済性に優れて、大面積に渡り
均一平坦な、極めて優れた結晶性を有するＳｉ単結晶基
体を用いて、表面にＳｉ活性層を残して、他面から該活
性層までを除去して光透過性ガラス基体上に欠陥の著し
く少ないＳｉ単結晶層を得ることができるものである。
均一平坦な、極めて優れた結晶性を有するＳｉ単結晶基
体を用いて、表面にＳｉ活性層を残して、他面から該活
性層までを除去して光透過性ガラス基体上に欠陥の著し
く少ないＳｉ単結晶層を得ることができるものである。
【００１８】ここで、本発明の理解を容易にするために
、多孔質シリコン及びその化学エッチングによる除去に
関する一般的技術説明をする。
、多孔質シリコン及びその化学エッチングによる除去に
関する一般的技術説明をする。
【００１９】多孔質Ｓｉは、Ｕｈｌｉｒ 等によって１
９５６年に半導体の電解研磨の研究過程に於て発見され
た（Ａ．Ｕｈｌｉｒ， Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ
．Ｊ．， ｖｏｌ ３５，ｐ．３３３（１９５６））
。また、ウナガミ等は、陽極化成におけるＳｉの溶解反
応を研究し、ＨＦ溶液中のＳｉの陽極反応には正孔が必
要であり、その反応は、次のようであると報告している
（Ｔ．ウナガミ： Ｊ． Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓ
ｏｃ．， ｖｏｌ．１２７， ｐ．４７６ （１９８０
） ）： Ｓｉ ＋ ２ＨＦ ＋ （２−ｎ）ｅ＋ → ＳｉＦ
２ ＋２Ｈ＋ ＋ ｎｅ−ＳｉＦ２ ＋ ２ＨＦ →
ＳｉＦ４ ＋ Ｈ２ＳｉＦ４ ＋ ２ＨＦ →
Ｈ２ＳｉＦ６又は、 Ｓｉ ＋ ４ＨＦ ＋ （４−λ）ｅ＋ → ＳｉＦ
４＋ ４Ｈ＋＋ λｅ−ＳｉＦ４ ＋ ２ＨＦ →
Ｈ２ＳｉＦ６ここで、ｅ＋ 及び、ｅ− はそれぞれ、
正孔と電子を表している。また、ｎ及びλは夫々シリコ
ン１原子が溶解するために必要な正孔の数であり、ｎ＞
２又は、λ＞４なる条件が満たされた場合に多孔質シリ
コンが形成されるとしている。
９５６年に半導体の電解研磨の研究過程に於て発見され
た（Ａ．Ｕｈｌｉｒ， Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ
．Ｊ．， ｖｏｌ ３５，ｐ．３３３（１９５６））
。また、ウナガミ等は、陽極化成におけるＳｉの溶解反
応を研究し、ＨＦ溶液中のＳｉの陽極反応には正孔が必
要であり、その反応は、次のようであると報告している
（Ｔ．ウナガミ： Ｊ． Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓ
ｏｃ．， ｖｏｌ．１２７， ｐ．４７６ （１９８０
） ）： Ｓｉ ＋ ２ＨＦ ＋ （２−ｎ）ｅ＋ → ＳｉＦ
２ ＋２Ｈ＋ ＋ ｎｅ−ＳｉＦ２ ＋ ２ＨＦ →
ＳｉＦ４ ＋ Ｈ２ＳｉＦ４ ＋ ２ＨＦ →
Ｈ２ＳｉＦ６又は、 Ｓｉ ＋ ４ＨＦ ＋ （４−λ）ｅ＋ → ＳｉＦ
４＋ ４Ｈ＋＋ λｅ−ＳｉＦ４ ＋ ２ＨＦ →
Ｈ２ＳｉＦ６ここで、ｅ＋ 及び、ｅ− はそれぞれ、
正孔と電子を表している。また、ｎ及びλは夫々シリコ
ン１原子が溶解するために必要な正孔の数であり、ｎ＞
２又は、λ＞４なる条件が満たされた場合に多孔質シリ
コンが形成されるとしている。
【００２０】以上のことから、正孔の存在するＰ型シリ
コンは、多孔質化されるが、Ｎ型シリコンは多孔質化さ
れない。この多孔質化に於ける選択性は長野ら、及び、
イマイによって実証されている（長野、中島、安野、大
中、梶原； 電子通信学会技術研究報告、ｖｏｌ ７９
，ＳＳＤ ７９−９５４９（１９７９）、及び、Ｋ．イ
マイ；Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃ
ｓ ｖｏｌ ２４，１５９ （１９８１））。この様に
正孔の存在するＰ型シリコンは多孔質化されやすく、選
択的にＰ型シリコンを多孔質化することができる。
コンは、多孔質化されるが、Ｎ型シリコンは多孔質化さ
れない。この多孔質化に於ける選択性は長野ら、及び、
イマイによって実証されている（長野、中島、安野、大
中、梶原； 電子通信学会技術研究報告、ｖｏｌ ７９
，ＳＳＤ ７９−９５４９（１９７９）、及び、Ｋ．イ
マイ；Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃ
ｓ ｖｏｌ ２４，１５９ （１９８１））。この様に
正孔の存在するＰ型シリコンは多孔質化されやすく、選
択的にＰ型シリコンを多孔質化することができる。
【００２１】一方、高濃度Ｎ型シリコンも多孔質化する
という報告（Ｒ．Ｐ．Ｈｏｌｍｓｔｏｒｍ， Ｉ．Ｊ．
Ｙ．Ｃｈｉ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． Ｖｏｌ
．４２， ３８６（１９８３））もあり、Ｐ，Ｎにこだ
わらず、多孔質化を実現できる基板を選ぶことが重要で
ある。
という報告（Ｒ．Ｐ．Ｈｏｌｍｓｔｏｒｍ， Ｉ．Ｊ．
Ｙ．Ｃｈｉ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． Ｖｏｌ
．４２， ３８６（１９８３））もあり、Ｐ，Ｎにこだ
わらず、多孔質化を実現できる基板を選ぶことが重要で
ある。
【００２２】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度がもとのシリコンの半分以下
に減少する。その結果、体積に比べて表面積が飛躍的に
増大するため、その化学エッチング速度は、通常の単結
晶層のエッチング速度に比べて、著しく増速される。
形成されている為に、密度がもとのシリコンの半分以下
に減少する。その結果、体積に比べて表面積が飛躍的に
増大するため、その化学エッチング速度は、通常の単結
晶層のエッチング速度に比べて、著しく増速される。
【００２３】次に、多孔質層Ｓｉの化学エッチングによ
る除去について論じる。一般に、 Ｐ＝（２． ３３−Ａ）／２． ３３
（１）をＰｏｒｏｓｉｔｙといい、陽極化成時に、こ
の値を変化させることが可能であり、次のように、表せ
る：Ｐ＝（ｍ１ −ｍ２ ）／（ｍ１ −ｍ３ ）
（２）または、 Ｐ＝（ｍ１ −ｍ２ ）／ρＡｔ
（３）ここで、 ｍ１ ：陽極化成前の全重量 ｍ２ ：陽極化成後の全重量 ｍ３ ：多孔質Ｓｉを除去した後の全重量ρ ：単結
晶Ｓｉの密度 Ａ ：多孔質化した面積 ｔ ：多孔質Ｓｉの厚さ 多孔質化する領域の面積を正確に算出できない場合も多
々ある。この場合は、式（２）が有効であるが、ｍ３
を測定するためには、多孔質Ｓｉをエッチングしなけれ
ばならない。
る除去について論じる。一般に、 Ｐ＝（２． ３３−Ａ）／２． ３３
（１）をＰｏｒｏｓｉｔｙといい、陽極化成時に、こ
の値を変化させることが可能であり、次のように、表せ
る：Ｐ＝（ｍ１ −ｍ２ ）／（ｍ１ −ｍ３ ）
（２）または、 Ｐ＝（ｍ１ −ｍ２ ）／ρＡｔ
（３）ここで、 ｍ１ ：陽極化成前の全重量 ｍ２ ：陽極化成後の全重量 ｍ３ ：多孔質Ｓｉを除去した後の全重量ρ ：単結
晶Ｓｉの密度 Ａ ：多孔質化した面積 ｔ ：多孔質Ｓｉの厚さ 多孔質化する領域の面積を正確に算出できない場合も多
々ある。この場合は、式（２）が有効であるが、ｍ３
を測定するためには、多孔質Ｓｉをエッチングしなけれ
ばならない。
【００２４】また、上記した多孔質Ｓｉ上のエピタキシ
ャル成長において、多孔質Ｓｉはその構造的性質のため
、ヘテロエピタキシャル成長の際に発生する歪みを緩和
して、欠陥の発生を抑制することが可能である。しかし
ながら、この場合も、多孔質ＳｉのＰｏｒｏｓｉｔｙが
非常に重要なパラメ−タとなることは明らかである。し
たがって、上記のＰｏｒｏｓｉｔｙの測定は、この場合
も必要不可欠である。
ャル成長において、多孔質Ｓｉはその構造的性質のため
、ヘテロエピタキシャル成長の際に発生する歪みを緩和
して、欠陥の発生を抑制することが可能である。しかし
ながら、この場合も、多孔質ＳｉのＰｏｒｏｓｉｔｙが
非常に重要なパラメ−タとなることは明らかである。し
たがって、上記のＰｏｒｏｓｉｔｙの測定は、この場合
も必要不可欠である。
【００２５】多孔質Ｓｉをエッチングする方法としては
、従来 １． ＮａＯＨ水溶液で多孔質Ｓｉをエッチングする
方法（Ｇ．Ｂｏｎｃｈｉｌ，Ｒ．Ｈｅｒｉｎｏ，Ｋ．Ｂ
ａｒｌａ，ａｎｄ Ｊ．Ｃ．Ｐｆｉｓｔｅｒ， Ｊ．Ｅ
ｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．， ｖｏｌ．１３０，
ｎｏ．７， １６１１（１９８３） ）、及び ２． 単結晶Ｓｉをエッチングすることが可能なエッ
チング液で多孔質Ｓｉをエッチングする方法、が知られ
ている。
、従来 １． ＮａＯＨ水溶液で多孔質Ｓｉをエッチングする
方法（Ｇ．Ｂｏｎｃｈｉｌ，Ｒ．Ｈｅｒｉｎｏ，Ｋ．Ｂ
ａｒｌａ，ａｎｄ Ｊ．Ｃ．Ｐｆｉｓｔｅｒ， Ｊ．Ｅ
ｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．， ｖｏｌ．１３０，
ｎｏ．７， １６１１（１９８３） ）、及び ２． 単結晶Ｓｉをエッチングすることが可能なエッ
チング液で多孔質Ｓｉをエッチングする方法、が知られ
ている。
【００２６】上記２の方法では、通常、フッ硝酸系のエ
ッチング液が用いられるが、このときのＳｉのエッチン
グ過程は、 Ｓｉ ＋２Ｏ → Ｓｉ Ｏ２ Ｓｉ Ｏ２ ＋４ＨＦ → Ｓｉ Ｆ４ ＋Ｈ２
Ｏに示される様に、Ｓｉが硝酸で酸化され、Ｓｉ Ｏ２
に変質し、そのＳｉ Ｏ２ をフッ酸でエッチングす
ることによりＳｉのエッチングが進む。
ッチング液が用いられるが、このときのＳｉのエッチン
グ過程は、 Ｓｉ ＋２Ｏ → Ｓｉ Ｏ２ Ｓｉ Ｏ２ ＋４ＨＦ → Ｓｉ Ｆ４ ＋Ｈ２
Ｏに示される様に、Ｓｉが硝酸で酸化され、Ｓｉ Ｏ２
に変質し、そのＳｉ Ｏ２ をフッ酸でエッチングす
ることによりＳｉのエッチングが進む。
【００２７】しかしながら，上記２の方法のようなエッ
チングの場合、多孔質Ｓｉをエッチングすることはでき
るが、結晶Ｓｉもエッチングされてしまう。
チングの場合、多孔質Ｓｉをエッチングすることはでき
るが、結晶Ｓｉもエッチングされてしまう。
【００２８】同様に結晶Ｓｉをエッチングするエッチン
グ液としては、上記フッ硝酸系エッチング液の他に、エ
チレンジアミン系 ＫＯＨ系 ヒドラジン系 などがある。
グ液としては、上記フッ硝酸系エッチング液の他に、エ
チレンジアミン系 ＫＯＨ系 ヒドラジン系 などがある。
【００２９】これらのことから、多孔質Ｓｉの選択エッ
チングを行うためには、上記Ｓｉエッチング液以外で多
孔質Ｓｉをエッチングすることのできるエッチング液を
選ぶ必要がある。
チングを行うためには、上記Ｓｉエッチング液以外で多
孔質Ｓｉをエッチングすることのできるエッチング液を
選ぶ必要がある。
【００３０】従来行われている多孔質Ｓｉの選択エッチ
ングは、上記１のＮａＯＨ水溶液をエッチング液とした
エッチングのみである。
ングは、上記１のＮａＯＨ水溶液をエッチング液とした
エッチングのみである。
【００３１】しかしながら、従来行われているＮａＯＨ
水溶液を用いた多孔質Ｓｉの選択エッチング方法では、
Ｎａイオンがエッチング表面に吸着することは避けられ
ない。このＮａイオンは、不純物汚染の主たる原因とな
り、界面準位を形成するなどの悪影響を与えるのみで、
半導体プロセスにおいて導入されてはならない物質であ
る。
水溶液を用いた多孔質Ｓｉの選択エッチング方法では、
Ｎａイオンがエッチング表面に吸着することは避けられ
ない。このＮａイオンは、不純物汚染の主たる原因とな
り、界面準位を形成するなどの悪影響を与えるのみで、
半導体プロセスにおいて導入されてはならない物質であ
る。
【００３２】そこで、本発明に於いては、多孔質Ｓｉの
選択エッチング方法は、結晶Ｓｉに対してはエッチング
作用を持たない弗酸とアルコールとの混合液を、選択エ
ッチング液としてもちいることを特徴とする。本発明は
、通常の半導体プロセスで用いられている溶液を用いて
、非多孔質結晶Ｓｉと同一基体に混在する多孔質Ｓｉを
選択的に化学エッチングするものである。
選択エッチング方法は、結晶Ｓｉに対してはエッチング
作用を持たない弗酸とアルコールとの混合液を、選択エ
ッチング液としてもちいることを特徴とする。本発明は
、通常の半導体プロセスで用いられている溶液を用いて
、非多孔質結晶Ｓｉと同一基体に混在する多孔質Ｓｉを
選択的に化学エッチングするものである。
【００３３】本発明の多孔質Ｓｉの選択湿式化学エッチ
ング液中のアルコールは、表面活性剤として作用し、エ
ッチングによる反応生成気体の気泡を瞬時に撹拌なしで
エッチング表面から除去し、均一に且つ効率よく多孔質
Ｓｉの選択エッチングが可能となる。
ング液中のアルコールは、表面活性剤として作用し、エ
ッチングによる反応生成気体の気泡を瞬時に撹拌なしで
エッチング表面から除去し、均一に且つ効率よく多孔質
Ｓｉの選択エッチングが可能となる。
【００３４】多孔質Ｓｉ層には、透過電子顕微鏡による
観察によれば、平均約６００オングストロ−ム程度の径
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能である。ただし、１０００℃
以上では、内部の孔の再配列が起こり、増速エッチング
の特性が損なわれる。このため、Ｓｉ層のエピタキシャ
ル成長には、分子線エピタキシャル成長法、プラズマＣ
ＶＤ、減圧ＣＶＤ、光ＣＶＤ等のＣＶＤ法、バイアス・
スパッタ−法、液相成長法等の低温成長が好適とされる
。
観察によれば、平均約６００オングストロ−ム程度の径
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能である。ただし、１０００℃
以上では、内部の孔の再配列が起こり、増速エッチング
の特性が損なわれる。このため、Ｓｉ層のエピタキシャ
ル成長には、分子線エピタキシャル成長法、プラズマＣ
ＶＤ、減圧ＣＶＤ、光ＣＶＤ等のＣＶＤ法、バイアス・
スパッタ−法、液相成長法等の低温成長が好適とされる
。
【００３５】以下、本発明の半導体基材の作製方法の実
施態様例を図面を参照しながら詳述する。
施態様例を図面を参照しながら詳述する。
【００３６】
【実施態様例１】基板の全てを多孔質化した後に単結晶
層をエピタキシャル成長させる方法について説明する。 図１（ａ）〜（ｃ）は本発明による半導体基板の作製方
法を説明するための工程図で、夫々各工程に於ける模式
的断面図として示されている。
層をエピタキシャル成長させる方法について説明する。 図１（ａ）〜（ｃ）は本発明による半導体基板の作製方
法を説明するための工程図で、夫々各工程に於ける模式
的断面図として示されている。
【００３７】図１（ａ）に示すように、先ず、Ｓｉ単結
晶基板１１を用意して、その全部を多孔質化し、引続い
て種々の成長法により、エピタキシャル成長を多孔質化
した基板表面に行い、薄膜単結晶Ｓｉ層１２を形成する
。Ｓｉ基板は、ＨＦ溶液を用いた陽極化成法によって、
多孔質化させる。この多孔質Ｓｉ層は、単結晶Ｓｉの密
度２．３３ｇ／ｃｍ３に比べて、その密度をＨＦ溶液濃
度を５０〜２０％に変化させることで密度１．１〜０．
６ｇ／ｃｍ３の範囲に変化させることができる。
晶基板１１を用意して、その全部を多孔質化し、引続い
て種々の成長法により、エピタキシャル成長を多孔質化
した基板表面に行い、薄膜単結晶Ｓｉ層１２を形成する
。Ｓｉ基板は、ＨＦ溶液を用いた陽極化成法によって、
多孔質化させる。この多孔質Ｓｉ層は、単結晶Ｓｉの密
度２．３３ｇ／ｃｍ３に比べて、その密度をＨＦ溶液濃
度を５０〜２０％に変化させることで密度１．１〜０．
６ｇ／ｃｍ３の範囲に変化させることができる。
【００３８】図１（ｂ）に示すように、ガラスに代表さ
れる光透過性基板１３を用意して、多孔質Ｓｉ基板上の
単結晶Ｓｉ層１２の表面に該光透過性基板１３を貼りつ
ける。図１（ｂ）に示すように、エッチング防止膜とし
て、Ｓｉ３Ｎ４ 層１４を堆積して、貼り合せた２枚の
基板全体を被覆して、多孔質シリコン基板１１の表面上
のＳｉ３Ｎ４ 層を除去する。他のエッチング防止膜と
してＳｉ３Ｎ４ 層の代わりに、アピエゾンワックス等
を用いても良い。この後に、多孔質Ｓｉ基板１１を弗酸
とアルコールとの混合液に浸すことによって、多孔質Ｓ
ｉのみを無電解湿式化学エッチングして光透過性基板１
３上に薄膜化した非多孔質単結晶シリコン層１２を残存
させ形成する。
れる光透過性基板１３を用意して、多孔質Ｓｉ基板上の
単結晶Ｓｉ層１２の表面に該光透過性基板１３を貼りつ
ける。図１（ｂ）に示すように、エッチング防止膜とし
て、Ｓｉ３Ｎ４ 層１４を堆積して、貼り合せた２枚の
基板全体を被覆して、多孔質シリコン基板１１の表面上
のＳｉ３Ｎ４ 層を除去する。他のエッチング防止膜と
してＳｉ３Ｎ４ 層の代わりに、アピエゾンワックス等
を用いても良い。この後に、多孔質Ｓｉ基板１１を弗酸
とアルコールとの混合液に浸すことによって、多孔質Ｓ
ｉのみを無電解湿式化学エッチングして光透過性基板１
３上に薄膜化した非多孔質単結晶シリコン層１２を残存
させ形成する。
【００３９】図１（ｃ）には本発明で得られる半導体基
板が示されている。すなわち、図１（ｂ）におけるエッ
チング防止膜であるＳｉ３Ｎ４ 層１４を除去すること
により、光透過性基板１３上に結晶性がシリコンウエハ
−と同等な単結晶Ｓｉ層１２が平坦に、しかも均一に薄
層化されて、ウエハ−全域という大面積に形成される。
板が示されている。すなわち、図１（ｂ）におけるエッ
チング防止膜であるＳｉ３Ｎ４ 層１４を除去すること
により、光透過性基板１３上に結晶性がシリコンウエハ
−と同等な単結晶Ｓｉ層１２が平坦に、しかも均一に薄
層化されて、ウエハ−全域という大面積に形成される。
【００４０】こうして得られた半導体基板は、絶縁分離
された電子素子作製という点から見ても好適に使用する
ことができる。
された電子素子作製という点から見ても好適に使用する
ことができる。
【００４１】弗酸とアルコールとの混合液による、多孔
質Ｓｉのみを無電解湿式化学エッチングする選択エッチ
ング法について、以下に述べる。
質Ｓｉのみを無電解湿式化学エッチングする選択エッチ
ング法について、以下に述べる。
【００４２】図２に、多孔質Ｓｉと非多孔質単結晶Ｓｉ
を弗酸とアルコールとの混合液に撹拌することなしに浸
潤したときのエッチングされた多孔質Ｓｉと単結晶Ｓｉ
の厚みのエッチング時間依存性を示す。多孔質Ｓｉは非
多孔質単結晶Ｓｉを陽極化成によって作成し、その条件
を以下にしめす。陽極化成によって形成する多孔質Ｓｉ
の出発材料は、単結晶Ｓｉに限定されるものではなく、
他の結晶構造のＳｉでも可能である： 印加電圧 ： ２．６（Ｖ）
電流密度 ： ３０ （ｍ
Ａ・ｃｍ−２ ）陽極化成溶液 ：
ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１時間
： ２． ４ （時間）
多孔質Ｓｉの厚み： ３００（μｍ）Ｐｏｒ
ｏｓｉｔｙ： ５６ （％） 。
を弗酸とアルコールとの混合液に撹拌することなしに浸
潤したときのエッチングされた多孔質Ｓｉと単結晶Ｓｉ
の厚みのエッチング時間依存性を示す。多孔質Ｓｉは非
多孔質単結晶Ｓｉを陽極化成によって作成し、その条件
を以下にしめす。陽極化成によって形成する多孔質Ｓｉ
の出発材料は、単結晶Ｓｉに限定されるものではなく、
他の結晶構造のＳｉでも可能である： 印加電圧 ： ２．６（Ｖ）
電流密度 ： ３０ （ｍ
Ａ・ｃｍ−２ ）陽極化成溶液 ：
ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１時間
： ２． ４ （時間）
多孔質Ｓｉの厚み： ３００（μｍ）Ｐｏｒ
ｏｓｉｔｙ： ５６ （％） 。
【００４３】上記条件により作成した多孔質Ｓｉを室温
において４９％弗酸とアルコールとの混合液（１０：１
）に撹拌することなく浸潤した。のちに、該多孔質Ｓｉ
の厚みの減少を測定した（図２における白丸）。多孔質
Ｓｉは急速にエッチングされ、４０分ほどで８５μｍ、
更に、８０分経過させると１９５μｍも、高度の表面性
を有して、均一にエッチングされる。エッチング速度は
溶液濃度及び温度に依存する。溶液濃度及び温度の条件
は実用上差し支えない範囲で設定される。本明細書では
、一例として４９％弗酸とエチルアルコールとの混合液
（１０：１）及び室温の場合の結果が示されているが、
本発明はこの条件に限定されるものではない。エッチン
グ液において、ＨＦ濃度は好ましくは１〜９５％、より
好ましくは５〜９０％、更に好ましくは５〜８０％であ
り、アルコール濃度は好ましくは８０％以下、より好ま
しくは６０％以下、更に好ましくは４０％以下で、且つ
アルコール添加効果を奏する値とされる。温度は好まし
くは０〜１００℃、より好ましくは５〜８０℃、更に好
ましくは５〜６０℃である。エッチング液中のアルコー
ルとしては、エチルアルコールの他に、イソプロピルア
ルコール等を用いることができる。
において４９％弗酸とアルコールとの混合液（１０：１
）に撹拌することなく浸潤した。のちに、該多孔質Ｓｉ
の厚みの減少を測定した（図２における白丸）。多孔質
Ｓｉは急速にエッチングされ、４０分ほどで８５μｍ、
更に、８０分経過させると１９５μｍも、高度の表面性
を有して、均一にエッチングされる。エッチング速度は
溶液濃度及び温度に依存する。溶液濃度及び温度の条件
は実用上差し支えない範囲で設定される。本明細書では
、一例として４９％弗酸とエチルアルコールとの混合液
（１０：１）及び室温の場合の結果が示されているが、
本発明はこの条件に限定されるものではない。エッチン
グ液において、ＨＦ濃度は好ましくは１〜９５％、より
好ましくは５〜９０％、更に好ましくは５〜８０％であ
り、アルコール濃度は好ましくは８０％以下、より好ま
しくは６０％以下、更に好ましくは４０％以下で、且つ
アルコール添加効果を奏する値とされる。温度は好まし
くは０〜１００℃、より好ましくは５〜８０℃、更に好
ましくは５〜６０℃である。エッチング液中のアルコー
ルとしては、エチルアルコールの他に、イソプロピルア
ルコール等を用いることができる。
【００４４】また、５００μｍ厚の非多孔質単結晶Ｓｉ
を室温において４９％弗酸とアルコールとの混合液（１
０：１）に撹拌することなく浸潤した。のちに、該単結
晶Ｓｉの厚みの減少を測定した（図２における黒丸）。 非多孔質単結晶Ｓｉは、１２０分経過した後にも、１０
０オングストローム以下しかエッチングされなかった。
を室温において４９％弗酸とアルコールとの混合液（１
０：１）に撹拌することなく浸潤した。のちに、該単結
晶Ｓｉの厚みの減少を測定した（図２における黒丸）。 非多孔質単結晶Ｓｉは、１２０分経過した後にも、１０
０オングストローム以下しかエッチングされなかった。
【００４５】エッチング後の多孔質Ｓｉと非多孔質単結
晶Ｓｉを水洗し、その表面を二次イオンにより微量分析
したところ何等不純物は検出されなかった。
晶Ｓｉを水洗し、その表面を二次イオンにより微量分析
したところ何等不純物は検出されなかった。
【００４６】
【実施態様例２】多孔質化を行う前にＮ型層を形成し、
その後、陽極化成により選択的に、Ｐ型基板のみを多孔
質化する方法について説明する。図３（ａ）〜（ｄ）は
本発明による半導体基板の作製方法を説明するための工
程図で、夫々各工程に於ける模式的断面図として示され
ている。
その後、陽極化成により選択的に、Ｐ型基板のみを多孔
質化する方法について説明する。図３（ａ）〜（ｄ）は
本発明による半導体基板の作製方法を説明するための工
程図で、夫々各工程に於ける模式的断面図として示され
ている。
【００４７】先ず、図３（ａ）に示される様に種々の薄
膜成長法によるエピタキシャル成長によりＰ型Ｓｉ単結
晶基板３１の表面に低不純物濃度層３２を形成する。或
は、Ｐ型Ｓｉ単結晶基板３１の表面をプロトンをイオン
注入してＮ型単結晶層３２を形成する。
膜成長法によるエピタキシャル成長によりＰ型Ｓｉ単結
晶基板３１の表面に低不純物濃度層３２を形成する。或
は、Ｐ型Ｓｉ単結晶基板３１の表面をプロトンをイオン
注入してＮ型単結晶層３２を形成する。
【００４８】次に、図３（ｂ）に示される様にＰ型Ｓｉ
単結晶基板３１を裏面よりＨＦ溶液を用いた陽極化成法
によって、多孔質Ｓｉ基板３３に変質させる。この多孔
質Ｓｉ層は、単結晶Ｓｉの密度２．３３ｇ／ｃｍ３に比
べて、その密度をＨＦ溶液濃度を５０〜２０％に変化さ
せることで密度１．１〜０．６ｇ／ｃｍ３の範囲に変化
させることができる。この多孔質層は、上述したように
、Ｐ型領域に形成される。
単結晶基板３１を裏面よりＨＦ溶液を用いた陽極化成法
によって、多孔質Ｓｉ基板３３に変質させる。この多孔
質Ｓｉ層は、単結晶Ｓｉの密度２．３３ｇ／ｃｍ３に比
べて、その密度をＨＦ溶液濃度を５０〜２０％に変化さ
せることで密度１．１〜０．６ｇ／ｃｍ３の範囲に変化
させることができる。この多孔質層は、上述したように
、Ｐ型領域に形成される。
【００４９】図３（ｃ）に示すように、ガラスに代表さ
れる光透過性基板３４を用意して、多孔質Ｓｉ基板上の
単結晶Ｓｉ層３２の表面に該光透過性基板３４を貼りつ
ける。図３（ｃ）に示すように、エッチング防止膜とし
て、Ｓｉ３Ｎ４ 層３５を堆積して、貼り合せた２枚の
基板全体を被覆して、多孔質シリコン基板３３の表面上
のＳｉ３Ｎ４ 層を除去する。他のエッチング防止膜と
してＳｉ３Ｎ４ 層の代わりに、アピエゾンワックス等
を用いても良い。この後に、多孔質Ｓｉ基板３３を弗酸
とアルコールとの混合液に撹拌することなしに浸すこと
によって、多孔質Ｓｉのみを無電解湿式化学エッチング
して光透過性基板３４上に薄膜化した非多孔質単結晶シ
リコン層３２を残存させ形成する。
れる光透過性基板３４を用意して、多孔質Ｓｉ基板上の
単結晶Ｓｉ層３２の表面に該光透過性基板３４を貼りつ
ける。図３（ｃ）に示すように、エッチング防止膜とし
て、Ｓｉ３Ｎ４ 層３５を堆積して、貼り合せた２枚の
基板全体を被覆して、多孔質シリコン基板３３の表面上
のＳｉ３Ｎ４ 層を除去する。他のエッチング防止膜と
してＳｉ３Ｎ４ 層の代わりに、アピエゾンワックス等
を用いても良い。この後に、多孔質Ｓｉ基板３３を弗酸
とアルコールとの混合液に撹拌することなしに浸すこと
によって、多孔質Ｓｉのみを無電解湿式化学エッチング
して光透過性基板３４上に薄膜化した非多孔質単結晶シ
リコン層３２を残存させ形成する。
【００５０】図３（ｄ）には本発明で得られる半導体基
板が示される。すなわち、図３（ｃ）におけるエッチン
グ防止膜であるＳｉ３Ｎ４ 層を除去することにより、
光透過性基板３４上に結晶性がシリコンウエハ−と同等
な単結晶Ｓｉ層３２が平坦に、しかも均一に薄層化され
て、ウエハ−全域という大面積に形成される。
板が示される。すなわち、図３（ｃ）におけるエッチン
グ防止膜であるＳｉ３Ｎ４ 層を除去することにより、
光透過性基板３４上に結晶性がシリコンウエハ−と同等
な単結晶Ｓｉ層３２が平坦に、しかも均一に薄層化され
て、ウエハ−全域という大面積に形成される。
【００５１】こうして得られた半導体基板は、絶縁分離
された電子素子作製という点から見ても好適に使用する
ことができる。
された電子素子作製という点から見ても好適に使用する
ことができる。
【００５２】
【実施例】以下、具体的な実施例によって本発明を説明
する。
する。
【００５３】（実施例１）２００ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板を５０％ のＨＦ溶液
中において陽極化成を行った。この時の電流密度は、１
００ ｍＡ／ｃｍ２ であった。この時の多孔質化速度
は、８．４μｍ／ｍｉｎ．であり２００ ミクロンの厚
みを持ったＰ型（１００）Ｓｉ基板全体は、２４分で多
孔質化された。
たＰ型（１００）単結晶Ｓｉ基板を５０％ のＨＦ溶液
中において陽極化成を行った。この時の電流密度は、１
００ ｍＡ／ｃｍ２ であった。この時の多孔質化速度
は、８．４μｍ／ｍｉｎ．であり２００ ミクロンの厚
みを持ったＰ型（１００）Ｓｉ基板全体は、２４分で多
孔質化された。
【００５４】該Ｐ型（１００）多孔質Ｓｉ基板上にＭＢ
Ｅ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅａ
ｍ Ｅｐｉｔａｘｙ） 法により、Ｓｉエピタキシャル
層を０．５ミクロン低温成長させた。堆積条件は、以下
のとおりである：温度： ７００ ℃ 圧力： １ ｘ １０−９ Ｔｏｒｒ成長速度：
０．１ ｎｍ／ｓｅｃ 。
Ｅ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅａ
ｍ Ｅｐｉｔａｘｙ） 法により、Ｓｉエピタキシャル
層を０．５ミクロン低温成長させた。堆積条件は、以下
のとおりである：温度： ７００ ℃ 圧力： １ ｘ １０−９ Ｔｏｒｒ成長速度：
０．１ ｎｍ／ｓｅｃ 。
【００５５】次に、このエピタキシャル層の表面に光学
研磨を施した溶融石英ガラス基板を重ねあわせ、酸素雰
囲気中で８００ ℃，０．５ 時間加熱することにより
、両者の基板は、強固に接合された。
研磨を施した溶融石英ガラス基板を重ねあわせ、酸素雰
囲気中で８００ ℃，０．５ 時間加熱することにより
、両者の基板は、強固に接合された。
【００５６】プラズマＣＶＤ法によってＳｉ３ Ｎ４
を０．１μｍ堆積して、貼りあわせた２枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。その後、該貼り合わせた基板を４
９％弗酸とアルコールとの混合液（１０：１）で撹拌す
ることなく選択エッチングした。８２分後には、単結晶
Ｓｉ層だけがエッチングされずに残り、単結晶Ｓｉをエ
ッチ・ストップの材料として、多孔質Ｓｉ基板は選択エ
ッチングされ、完全に除去された。
を０．１μｍ堆積して、貼りあわせた２枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。その後、該貼り合わせた基板を４
９％弗酸とアルコールとの混合液（１０：１）で撹拌す
ることなく選択エッチングした。８２分後には、単結晶
Ｓｉ層だけがエッチングされずに残り、単結晶Ｓｉをエ
ッチ・ストップの材料として、多孔質Ｓｉ基板は選択エ
ッチングされ、完全に除去された。
【００５７】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量（数十オングストローム）は実用上無
視できる膜厚減少である。すなわち、２００ミクロンの
厚みをもった多孔質化されたＳｉ基板は、除去され、Ｓ
ｉ３Ｎ４ 層を除去した後には、ガラス基板上に０．５
μｍ の厚みを持った単結晶Ｓｉ層が形成できた。
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量（数十オングストローム）は実用上無
視できる膜厚減少である。すなわち、２００ミクロンの
厚みをもった多孔質化されたＳｉ基板は、除去され、Ｓ
ｉ３Ｎ４ 層を除去した後には、ガラス基板上に０．５
μｍ の厚みを持った単結晶Ｓｉ層が形成できた。
【００５８】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【００５９】（実施例２）２００ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板を５０％ のＨＦ溶液
中において陽極化成を行った。この時の電流密度は、１
００ ｍＡ／ｃｍ２ であった。この時の多孔質化速度
は、８．４μｍ／ｍｉｎ．であり２００ ミクロンの厚
みを持ったＰ型（１００）Ｓｉ基板全体は、２４分で多
孔質化された。該Ｐ型（１００）多孔質Ｓｉ基板上にプ
ラズマＣＶＤ法により、Ｓｉエピタキシャル層を５μｍ
低温成長させた。堆積条件は、以下のとおりである： ガス： ＳｉＨ４ 高周波電力： １００ Ｗ温度：
８００ ℃ 圧力： １ ｘ １０−２ Ｔｏｒｒ成長速度：
２．５ ｎｍ／ｓｅｃ 。
たＰ型（１００）単結晶Ｓｉ基板を５０％ のＨＦ溶液
中において陽極化成を行った。この時の電流密度は、１
００ ｍＡ／ｃｍ２ であった。この時の多孔質化速度
は、８．４μｍ／ｍｉｎ．であり２００ ミクロンの厚
みを持ったＰ型（１００）Ｓｉ基板全体は、２４分で多
孔質化された。該Ｐ型（１００）多孔質Ｓｉ基板上にプ
ラズマＣＶＤ法により、Ｓｉエピタキシャル層を５μｍ
低温成長させた。堆積条件は、以下のとおりである： ガス： ＳｉＨ４ 高周波電力： １００ Ｗ温度：
８００ ℃ 圧力： １ ｘ １０−２ Ｔｏｒｒ成長速度：
２．５ ｎｍ／ｓｅｃ 。
【００６０】次に、このエピタキシャル層の表面に光学
研磨を施した５００℃近辺に軟化点のあるガラス基板を
重ねあわせ、酸素雰囲気中で４５０ ℃，０．５ 時間
加熱することにより、両者の基板は、強固に接合された
。
研磨を施した５００℃近辺に軟化点のあるガラス基板を
重ねあわせ、酸素雰囲気中で４５０ ℃，０．５ 時間
加熱することにより、両者の基板は、強固に接合された
。
【００６１】プラズマＣＶＤ法によってＳｉ３ Ｎ４
を０．１μｍ堆積して、貼りあわせた２枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
を０．１μｍ堆積して、貼りあわせた２枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
【００６２】その後、該貼り合わせた基板を４９％弗酸
とアルコールとの混合液（１０：１）で撹拌することな
く選択エッチングした。８２分後には、単結晶Ｓｉ層だ
けがエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉ基板は選択エッチング
され、完全に除去された。
とアルコールとの混合液（１０：１）で撹拌することな
く選択エッチングした。８２分後には、単結晶Ｓｉ層だ
けがエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉ基板は選択エッチング
され、完全に除去された。
【００６３】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量（数十オングストローム）は実用上無
視できる膜厚減少である。すなわち、２００ミクロンの
厚みをもった多孔質化されたＳｉ基板は、除去され、Ｓ
ｉ３Ｎ４ 層を除去した後には、低軟化点ガラス基板上
に５ μｍの厚みを持った単結晶Ｓｉ層が形成できた。
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量（数十オングストローム）は実用上無
視できる膜厚減少である。すなわち、２００ミクロンの
厚みをもった多孔質化されたＳｉ基板は、除去され、Ｓ
ｉ３Ｎ４ 層を除去した後には、低軟化点ガラス基板上
に５ μｍの厚みを持った単結晶Ｓｉ層が形成できた。
【００６４】（実施例３）２００ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板を５０％ のＨＦ溶液
中において陽極化成を行った。この時の電流密度は、１
００ ｍＡ／ｃｍ２ であった。この時の多孔質化速度
は、８．４μｍ／ｍｉｎ．であり２００ ミクロンの厚
みを持ったＰ型（１００）Ｓｉ基板全体は、２４分で多
孔質化された。該Ｐ型（１００）多孔質Ｓｉ基板上にバ
イアススパッタ−法により、Ｓｉエピタキシャル層を１
．０ ミクロン低温成長させた。堆積条件は、以下のと
おりである： ＲＦ周波数： １００ ＭＨｚ高周波電力：
６００ Ｗ 温度： ３００ ℃ Ａｒガス圧力： ８ ｘ １０−３ Ｔｏｒｒ成長時間
： １２０ 分 タ−ゲット直流バイアス： −２００ Ｖ基
板直流バイアス： ＋５ Ｖ 。
たＰ型（１００）単結晶Ｓｉ基板を５０％ のＨＦ溶液
中において陽極化成を行った。この時の電流密度は、１
００ ｍＡ／ｃｍ２ であった。この時の多孔質化速度
は、８．４μｍ／ｍｉｎ．であり２００ ミクロンの厚
みを持ったＰ型（１００）Ｓｉ基板全体は、２４分で多
孔質化された。該Ｐ型（１００）多孔質Ｓｉ基板上にバ
イアススパッタ−法により、Ｓｉエピタキシャル層を１
．０ ミクロン低温成長させた。堆積条件は、以下のと
おりである： ＲＦ周波数： １００ ＭＨｚ高周波電力：
６００ Ｗ 温度： ３００ ℃ Ａｒガス圧力： ８ ｘ １０−３ Ｔｏｒｒ成長時間
： １２０ 分 タ−ゲット直流バイアス： −２００ Ｖ基
板直流バイアス： ＋５ Ｖ 。
【００６５】次に、このエピタキシャル層の表面に光学
研磨を施した５００℃近辺に軟化点のあるガラス基板を
重ねあわせ、酸素雰囲気中で４５０ ℃，０．５ 時間
加熱することにより、両者の基板は、強固に接合された
。
研磨を施した５００℃近辺に軟化点のあるガラス基板を
重ねあわせ、酸素雰囲気中で４５０ ℃，０．５ 時間
加熱することにより、両者の基板は、強固に接合された
。
【００６６】プラズマＣＶＤ法によってＳｉ３ Ｎ４
を０．１μｍ堆積して、貼りあわせた２枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
を０．１μｍ堆積して、貼りあわせた２枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
【００６７】その後、該貼り合わせた基板を４９％弗酸
とアルコールとの混合液（１０：１）で撹拌することな
く選択エッチングした。８２分後には、単結晶Ｓｉ層だ
けがエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉ基板は選択エッチング
され、完全に除去された。
とアルコールとの混合液（１０：１）で撹拌することな
く選択エッチングした。８２分後には、単結晶Ｓｉ層だ
けがエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉ基板は選択エッチング
され、完全に除去された。
【００６８】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量（数十オングストローム）は実用上無
視できる膜厚減少である。すなわち、２００ミクロンの
厚みをもった多孔質化されたＳｉ基板は、除去され、Ｓ
ｉ３Ｎ４ 層を除去した後には、低融点ガラス基板上に
１．０ μｍ の厚みを持った単結晶Ｓｉ層が形成でき
た。
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量（数十オングストローム）は実用上無
視できる膜厚減少である。すなわち、２００ミクロンの
厚みをもった多孔質化されたＳｉ基板は、除去され、Ｓ
ｉ３Ｎ４ 層を除去した後には、低融点ガラス基板上に
１．０ μｍ の厚みを持った単結晶Ｓｉ層が形成でき
た。
【００６９】また、Ｓｉ３ Ｎ４ 層の代わりに、アピ
エゾンワックス、或いは、エレクトロンワックスを被覆
した場合にも同様の効果があり、多孔質化されたＳｉ基
板のみを完全に除去し得た。
エゾンワックス、或いは、エレクトロンワックスを被覆
した場合にも同様の効果があり、多孔質化されたＳｉ基
板のみを完全に除去し得た。
【００７０】（実施例４）２００ミクロンの厚みを持っ
たＮ型（１００）単結晶Ｓｉ基板を５０％ のＨＦ溶液
中において陽極化成を行った。この時の電流密度は、１
００ ｍＡ／ｃｍ２ であった。この時の多孔質化速度
は、８．４μｍ／ｍｉｎ．であり２００ ミクロンの厚
みを持ったＮ型（１００）Ｓｉ基板全体は、２４分で多
孔質化された。該Ｎ型（１００）多孔質Ｓｉ基板上に液
相成長法により、Ｓｉエピタキシャル層を１０ミクロン
低温成長させた。成長条件は、以下のとおりである： 溶媒： Ｓｎ 成長温度： ９００℃ 成長雰囲気： Ｈ２ 成長時間： ２０分 。
たＮ型（１００）単結晶Ｓｉ基板を５０％ のＨＦ溶液
中において陽極化成を行った。この時の電流密度は、１
００ ｍＡ／ｃｍ２ であった。この時の多孔質化速度
は、８．４μｍ／ｍｉｎ．であり２００ ミクロンの厚
みを持ったＮ型（１００）Ｓｉ基板全体は、２４分で多
孔質化された。該Ｎ型（１００）多孔質Ｓｉ基板上に液
相成長法により、Ｓｉエピタキシャル層を１０ミクロン
低温成長させた。成長条件は、以下のとおりである： 溶媒： Ｓｎ 成長温度： ９００℃ 成長雰囲気： Ｈ２ 成長時間： ２０分 。
【００７１】次に、このエピタキシャル層の表面に光学
研磨を施した８００℃近辺に軟化点のあるガラス基板を
重ねあわせ、酸素雰囲気中で７５０ ℃，０．５ 時間
加熱することにより、両者の基板は、強固に接合された
。
研磨を施した８００℃近辺に軟化点のあるガラス基板を
重ねあわせ、酸素雰囲気中で７５０ ℃，０．５ 時間
加熱することにより、両者の基板は、強固に接合された
。
【００７２】プラズマＣＶＤ法によってＳｉ３ Ｎ４
を０．１μｍ堆積して、貼りあわせた２枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
を０．１μｍ堆積して、貼りあわせた２枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
【００７３】その後、該貼り合わせた基板を４９％弗酸
とアルコールとの混合液（１０：１）で撹拌することな
く選択エッチングした。８２分後には、単結晶Ｓｉ層だ
けがエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉ基板は選択エッチング
され、完全に除去された。
とアルコールとの混合液（１０：１）で撹拌することな
く選択エッチングした。８２分後には、単結晶Ｓｉ層だ
けがエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉ基板は選択エッチング
され、完全に除去された。
【００７４】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量（数十オングストローム）は実用上無
視できる膜厚減少である。すなわち、２００ミクロンの
厚みをもった多孔質化されたＳｉ基板は、除去され、Ｓ
ｉ３Ｎ４ 層を除去した後には、ガラス基板上に１０μ
ｍ の厚みを持った単結晶Ｓｉ層が形成できた。
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量（数十オングストローム）は実用上無
視できる膜厚減少である。すなわち、２００ミクロンの
厚みをもった多孔質化されたＳｉ基板は、除去され、Ｓ
ｉ３Ｎ４ 層を除去した後には、ガラス基板上に１０μ
ｍ の厚みを持った単結晶Ｓｉ層が形成できた。
【００７５】また、Ｓｉ３ Ｎ４ 層の代わりに、アピ
エゾンワックスを被覆した場合にも同様の効果があり、
多孔質化されたＳｉ基板のみを完全に除去し得た。
エゾンワックスを被覆した場合にも同様の効果があり、
多孔質化されたＳｉ基板のみを完全に除去し得た。
【００７６】（実施例５）２００ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板を５０％ のＨＦ溶液
中において陽極化成を行った。この時の電流密度は、１
００ ｍＡ／ｃｍ２ であった。
たＰ型（１００）単結晶Ｓｉ基板を５０％ のＨＦ溶液
中において陽極化成を行った。この時の電流密度は、１
００ ｍＡ／ｃｍ２ であった。
【００７７】この時の多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり２００ ミクロンの厚みを持ったＰ型（１
００）Ｓｉ基板全体は、２４分で多孔質化された。該Ｐ
型（１００）多孔質Ｓｉ基板上に減圧ＣＶＤ法により、
Ｓｉエピタキシャル層を１．０ ミクロン低温成長させ
た。堆積条件は、以下のとおりである： ソ−スガス： ＳｉＨ４ ８００ ＳＣＣＭキャ
リヤ−ガス： Ｈ２ １５０リットル／ｍｉ
ｎ温度： ８５０ ℃ 圧力： １ ｘ １０−２ Ｔｏｒｒ成長速度：
３．３ ｎｍ／ｓｅｃ 。
ｉｎ．であり２００ ミクロンの厚みを持ったＰ型（１
００）Ｓｉ基板全体は、２４分で多孔質化された。該Ｐ
型（１００）多孔質Ｓｉ基板上に減圧ＣＶＤ法により、
Ｓｉエピタキシャル層を１．０ ミクロン低温成長させ
た。堆積条件は、以下のとおりである： ソ−スガス： ＳｉＨ４ ８００ ＳＣＣＭキャ
リヤ−ガス： Ｈ２ １５０リットル／ｍｉ
ｎ温度： ８５０ ℃ 圧力： １ ｘ １０−２ Ｔｏｒｒ成長速度：
３．３ ｎｍ／ｓｅｃ 。
【００７８】次に、このエピタキシャル層の表面に光学
研磨を施した溶融石英ガラス基板を重ねあわせ、酸素雰
囲気中で８００ ℃，０．５ 時間加熱することにより
、両者の基板は、強固に接合された。
研磨を施した溶融石英ガラス基板を重ねあわせ、酸素雰
囲気中で８００ ℃，０．５ 時間加熱することにより
、両者の基板は、強固に接合された。
【００７９】プラズマＣＶＤ法によってＳｉ３ Ｎ４
を０．１μｍ堆積して、貼りあわせた２枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
を０．１μｍ堆積して、貼りあわせた２枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
【００８０】その後、該貼り合わせた基板を４９％弗酸
とアルコールとの混合液（１０：１）で撹拌することな
く選択エッチングした。８２分後には、単結晶Ｓｉ層だ
けがエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉ基板は選択エッチング
され、完全に除去された。
とアルコールとの混合液（１０：１）で撹拌することな
く選択エッチングした。８２分後には、単結晶Ｓｉ層だ
けがエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉ基板は選択エッチング
され、完全に除去された。
【００８１】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量（数十オングストローム）は実用上無
視できる膜厚減少である。すなわち、２００ミクロンの
厚みをもった多孔質化されたＳｉ基板は、除去され、Ｓ
ｉ３Ｎ４ 層を除去した後には、石英ガラス基板上に１
．０ μｍの厚みを持った単結晶Ｓｉ層が形成できた。
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量（数十オングストローム）は実用上無
視できる膜厚減少である。すなわち、２００ミクロンの
厚みをもった多孔質化されたＳｉ基板は、除去され、Ｓ
ｉ３Ｎ４ 層を除去した後には、石英ガラス基板上に１
．０ μｍの厚みを持った単結晶Ｓｉ層が形成できた。
【００８２】ソ−スガスとして、ＳｉＨ２Ｃｌ２ をも
ちいた場合には、成長温度を数十度上昇させる必要があ
るが、多孔質基板に特有な増速エッチング特性は、維持
された。
ちいた場合には、成長温度を数十度上昇させる必要があ
るが、多孔質基板に特有な増速エッチング特性は、維持
された。
【００８３】（実施例６）２００ミクロンの厚みを持っ
たＰ型（１００）Ｓｉ基板上にＣＶＤ法により、Ｓｉエ
ピタキシャル層を１ミクロン成長させた。堆積条件は、
以下のとおりである： 反応ガス流量： ＳｉＨ２Ｃｌ２ １０００
ＳＣＣＭＨ２ ２３０ リットル／ｍｉｎ．温
度： １０８０℃ 圧力： ７６０ Ｔｏｒｒ時間：
２ ｍｉｎ 。
たＰ型（１００）Ｓｉ基板上にＣＶＤ法により、Ｓｉエ
ピタキシャル層を１ミクロン成長させた。堆積条件は、
以下のとおりである： 反応ガス流量： ＳｉＨ２Ｃｌ２ １０００
ＳＣＣＭＨ２ ２３０ リットル／ｍｉｎ．温
度： １０８０℃ 圧力： ７６０ Ｔｏｒｒ時間：
２ ｍｉｎ 。
【００８４】この基板を５０％ のＨＦ溶液中において
陽極化成を行った。この時の電流密度は、１００ｍＡ／
ｃｍ２であった。又、この時の多孔質化速度は、８．４
μｍ／ｍｉｎ．であり２００ミクロンの厚みを持ったＰ
型（１００）Ｓｉ基板全体は、２４分で多孔質化された
。前述したようにこの陽極化成では、Ｐ型（１００）Ｓ
ｉ基板のみが多孔質化され、Ｓｉエピタキシャル層には
変化がなかった。
陽極化成を行った。この時の電流密度は、１００ｍＡ／
ｃｍ２であった。又、この時の多孔質化速度は、８．４
μｍ／ｍｉｎ．であり２００ミクロンの厚みを持ったＰ
型（１００）Ｓｉ基板全体は、２４分で多孔質化された
。前述したようにこの陽極化成では、Ｐ型（１００）Ｓ
ｉ基板のみが多孔質化され、Ｓｉエピタキシャル層には
変化がなかった。
【００８５】次に、このエピタキシャル層の表面に光学
研磨を施した溶融石英ガラス基板を重ねあわせ、酸素雰
囲気中で８００ ℃，０．５ 時間加熱することにより
、両者の基板は、強固に接合された。
研磨を施した溶融石英ガラス基板を重ねあわせ、酸素雰
囲気中で８００ ℃，０．５ 時間加熱することにより
、両者の基板は、強固に接合された。
【００８６】プラズマＣＶＤ法によってＳｉ３ Ｎ４
を０．１μｍ堆積して、貼りあわせた２枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
を０．１μｍ堆積して、貼りあわせた２枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
【００８７】その後、該貼り合わせた基板を４９％弗酸
とアルコールとの混合液（１０：１）で撹拌することな
く選択エッチングした。８２分後には、単結晶Ｓｉ層だ
けがエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉ基板は選択エッチング
され、完全に除去された。
とアルコールとの混合液（１０：１）で撹拌することな
く選択エッチングした。８２分後には、単結晶Ｓｉ層だ
けがエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉ基板は選択エッチング
され、完全に除去された。
【００８８】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量（数十オングストローム）は実用上無
視できる膜厚減少である。すなわち、２００ミクロンの
厚みをもった多孔質化されたＳｉ基板は、除去され、Ｓ
ｉ３Ｎ４ 層を除去した後には、石英ガラス基板上に１
μｍ の厚みを持った単結晶Ｓｉ層が形成できた。
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量（数十オングストローム）は実用上無
視できる膜厚減少である。すなわち、２００ミクロンの
厚みをもった多孔質化されたＳｉ基板は、除去され、Ｓ
ｉ３Ｎ４ 層を除去した後には、石英ガラス基板上に１
μｍ の厚みを持った単結晶Ｓｉ層が形成できた。
【００８９】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【００９０】（実施例７）２００ミクロンの厚みを持っ
たＰ型（１００）Ｓｉ基板上にＣＶＤ法により、Ｓｉエ
ピタキシャル層を０．５ミクロン成長させた。堆積条件
は、以下のとおりである： 反応ガス流量： ＳｉＨ２Ｃｌ２ １０００
ＳＣＣＭＨ２ ２３０ リットル／ｍｉｎ．温
度： １０８０℃ 圧力： ８０ Ｔｏｒｒ時間：
１ ｍｉｎ 。
たＰ型（１００）Ｓｉ基板上にＣＶＤ法により、Ｓｉエ
ピタキシャル層を０．５ミクロン成長させた。堆積条件
は、以下のとおりである： 反応ガス流量： ＳｉＨ２Ｃｌ２ １０００
ＳＣＣＭＨ２ ２３０ リットル／ｍｉｎ．温
度： １０８０℃ 圧力： ８０ Ｔｏｒｒ時間：
１ ｍｉｎ 。
【００９１】この基板を５０％ のＨＦ溶液中において
陽極化成を行った。この時の電流密度は、１００ｍＡ／
ｃｍ２であった。又、この時の多孔質化速度は、８．４
μｍ／ｍｉｎ．であり２００ミクロンの厚みを持ったＰ
型（１００）Ｓｉ基板全体は、２４分で多孔質化された
。前述したようにこの陽極化成では、Ｐ型（１００）Ｓ
ｉ基板のみが多孔質化され、Ｓｉエピタキシャル層には
変化がなかった。
陽極化成を行った。この時の電流密度は、１００ｍＡ／
ｃｍ２であった。又、この時の多孔質化速度は、８．４
μｍ／ｍｉｎ．であり２００ミクロンの厚みを持ったＰ
型（１００）Ｓｉ基板全体は、２４分で多孔質化された
。前述したようにこの陽極化成では、Ｐ型（１００）Ｓ
ｉ基板のみが多孔質化され、Ｓｉエピタキシャル層には
変化がなかった。
【００９２】次に、このエピタキシャル層の表面に光学
研磨を施した溶融石英ガラス基板を重ねあわせ、酸素雰
囲気中で８００ ℃，０．５ 時間加熱することにより
、両者の基板は、強固に接合された。
研磨を施した溶融石英ガラス基板を重ねあわせ、酸素雰
囲気中で８００ ℃，０．５ 時間加熱することにより
、両者の基板は、強固に接合された。
【００９３】プラズマＣＶＤ法によってＳｉ３ Ｎ４
を０．１μｍ堆積して、貼りあわせた２枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
を０．１μｍ堆積して、貼りあわせた２枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
【００９４】その後、該貼り合わせた基板を４９％弗酸
とアルコールとの混合液（１０：１）で撹拌することな
く選択エッチングした。８２分後には、単結晶Ｓｉ層だ
けがエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉ基板は選択エッチング
され、完全に除去された。
とアルコールとの混合液（１０：１）で撹拌することな
く選択エッチングした。８２分後には、単結晶Ｓｉ層だ
けがエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉ基板は選択エッチング
され、完全に除去された。
【００９５】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量（数十オングストローム）は実用上無
視できる膜厚減少である。すなわち、２００ミクロンの
厚みをもった多孔質化されたＳｉ基板は、除去され、Ｓ
ｉ３Ｎ４ 層を除去した後には、石英ガラス基板上に０
．５μｍ の厚みを持った単結晶Ｓｉ層が形成できた。
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量（数十オングストローム）は実用上無
視できる膜厚減少である。すなわち、２００ミクロンの
厚みをもった多孔質化されたＳｉ基板は、除去され、Ｓ
ｉ３Ｎ４ 層を除去した後には、石英ガラス基板上に０
．５μｍ の厚みを持った単結晶Ｓｉ層が形成できた。
【００９６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【００９７】（実施例８）２００ミクロンの厚みを持っ
たＰ型（１００）Ｓｉ基板表面にプロトンのイオン注入
によって、Ｎ型Ｓｉ層を１ミクロン形成した。Ｈ＋ 注
入量は、５ Ｘ １０１５（ｉｏｎｓ／ｃｍ２）であっ
た。
たＰ型（１００）Ｓｉ基板表面にプロトンのイオン注入
によって、Ｎ型Ｓｉ層を１ミクロン形成した。Ｈ＋ 注
入量は、５ Ｘ １０１５（ｉｏｎｓ／ｃｍ２）であっ
た。
【００９８】この基板を５０％ のＨＦ溶液中において
陽極化成を行った。この時の電流密度は、１００ｍＡ／
ｃｍ２であった。又、この時の多孔質化速度は、８．４
μｍ／ｍｉｎ．であり２００ミクロンの厚みを持ったＰ
型（１００）Ｓｉ基板全体は、２４分で多孔質化された
。前述したようにこの陽極化成では、Ｐ型（１００）Ｓ
ｉ基板のみが多孔質化され、Ｎ型Ｓｉ層には変化がなか
った。
陽極化成を行った。この時の電流密度は、１００ｍＡ／
ｃｍ２であった。又、この時の多孔質化速度は、８．４
μｍ／ｍｉｎ．であり２００ミクロンの厚みを持ったＰ
型（１００）Ｓｉ基板全体は、２４分で多孔質化された
。前述したようにこの陽極化成では、Ｐ型（１００）Ｓ
ｉ基板のみが多孔質化され、Ｎ型Ｓｉ層には変化がなか
った。
【００９９】次に、このＮ型Ｓｉ層の表面に光学研磨を
施した溶融石英ガラス基板を重ねあわせ、酸素雰囲気中
で８００ ℃，０．５ 時間加熱することにより、両者
の基板は、強固に接合された。
施した溶融石英ガラス基板を重ねあわせ、酸素雰囲気中
で８００ ℃，０．５ 時間加熱することにより、両者
の基板は、強固に接合された。
【０１００】プラズマＣＶＤ法によってＳｉ３ Ｎ４
を０．１μｍ堆積して、貼りあわせた２枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
を０．１μｍ堆積して、貼りあわせた２枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
【０１０１】その後、該貼り合わせた基板を４９％弗酸
とアルコールとの混合液（１０：１）で撹拌することな
く選択エッチングした。８２分後には、単結晶Ｓｉ層だ
けがエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉ基板は選択エッチング
され、完全に除去された。
とアルコールとの混合液（１０：１）で撹拌することな
く選択エッチングした。８２分後には、単結晶Ｓｉ層だ
けがエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉ基板は選択エッチング
され、完全に除去された。
【０１０２】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量（数十オングストローム）は実用上無
視できる膜厚減少である。すなわち、２００ミクロンの
厚みをもった多孔質化されたＳｉ基板は、除去され、Ｓ
ｉ３Ｎ４ 層を除去した後には、石英ガラス基板上に１
μｍ の厚みを持った単結晶Ｓｉ層が形成できた。
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量（数十オングストローム）は実用上無
視できる膜厚減少である。すなわち、２００ミクロンの
厚みをもった多孔質化されたＳｉ基板は、除去され、Ｓ
ｉ３Ｎ４ 層を除去した後には、石英ガラス基板上に１
μｍ の厚みを持った単結晶Ｓｉ層が形成できた。
【０１０３】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１０４】
【発明の効果】以上詳述したように、本発明によれば、
上記したような問題点及び上記したような要求に応え得
る半導体基材を作製する半導体基材の作製方法を提供す
ることができる。
上記したような問題点及び上記したような要求に応え得
る半導体基材を作製する半導体基材の作製方法を提供す
ることができる。
【０１０５】また、本発明によれば、ガラスに代表され
る光透過性絶縁物基体上に結晶性が単結晶ウエハ−並に
優れたＳｉ結晶層を得るうえで、生産性、均一性、制御
性、経済性の面において卓越した方法を提供することが
できる。
る光透過性絶縁物基体上に結晶性が単結晶ウエハ−並に
優れたＳｉ結晶層を得るうえで、生産性、均一性、制御
性、経済性の面において卓越した方法を提供することが
できる。
【０１０６】更に本発明によれば、従来のＳＯＩデバイ
スの利点を実現し、応用可能な半導体基材の作製方法を
提案することができる。
スの利点を実現し、応用可能な半導体基材の作製方法を
提案することができる。
【０１０７】また、本発明によれば、ＳＯＩ構造の大規
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基材の作製方法を提供するこ
とができる。
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基材の作製方法を提供するこ
とができる。
【０１０８】本発明によれば、元々良質な単結晶Ｓｉ基
板を出発材料として、単結晶層を表面にのみに残して下
部のＳｉ基板を化学的に除去して光透過性基体上に移設
させるものであり、実施例にも詳細に記述したように、
多数処理を短時間に行うことが可能となり、その生産性
と経済性に多大の進歩がある。
板を出発材料として、単結晶層を表面にのみに残して下
部のＳｉ基板を化学的に除去して光透過性基体上に移設
させるものであり、実施例にも詳細に記述したように、
多数処理を短時間に行うことが可能となり、その生産性
と経済性に多大の進歩がある。
【図１】本発明の工程を説明するための模式的断面図で
ある。
ある。
【図２】多孔質Ｓｉと非多孔質Ｓｉのエッチング特性を
示す図である。
示す図である。
【図３】本発明の工程を説明するための模式的断面図で
ある。
ある。
１１ 多孔質Ｓｉ基板
１２ エピタキシャルＳｉ単結晶層１３
ガラス光透過性基板 １４ エッチング防止膜 ３１ Ｐ型Ｓｉ単結晶基板 ３２ Ｎ型Ｓｉ単結晶層 ３３ 多孔質Ｓｉ基板 ３４ ガラス光透過性基板 ３５ エッチング防止膜
ガラス光透過性基板 １４ エッチング防止膜 ３１ Ｐ型Ｓｉ単結晶基板 ３２ Ｎ型Ｓｉ単結晶層 ３３ 多孔質Ｓｉ基板 ３４ ガラス光透過性基板 ３５ エッチング防止膜
Claims (20)
- 【請求項１】 シリコン基体を多孔質化する工程と、
該多孔質化したシリコン基体上に非多孔質シリコン単結
晶層を形成する工程と、該非多孔質シリコン単結晶層の
表面を光透過性ガラス基体に貼り合わせる工程と、前記
多孔質化したシリコン基体を弗酸とアルコールとの混合
液に浸すことによって多孔質シリコンを無電解湿式化学
エッチング除去する多孔質シリコンの選択エッチング工
程と、を有することを特徴とする、半導体基材の作製方
法。 - 【請求項２】 前記多孔質化するシリコン基体はＰ型
である、請求項１に記載の半導体基材の作製方法。 - 【請求項３】 前記多孔質化するシリコン基体はＮ型
である、請求項１に記載の半導体基材の作製方法。 - 【請求項４】 前記多孔質化シリコン基体上に形成す
る前記非多孔質シリコン単結晶の厚さが５０ミクロン以
下である、請求項１に記載の半導体基材の作製方法。 - 【請求項５】 前記貼り合わせ工程が酸素を含む雰囲
気中で行われる、請求項１に記載の半導体基材の作製方
法。 - 【請求項６】 前記貼り合わせ工程が窒素を含む雰囲
気中で行われる、請求項１に記載の半導体基材の作製方
法。 - 【請求項７】 前記非多孔質シリコン単結晶層をエピ
タキシャル成長により形成する、請求項１に記載の半導
体基材の作製方法。 - 【請求項８】 前記非多孔質シリコン単結晶層を分子
線エピタキシャル法、ＣＶＤ法、液相成長法、及びバイ
アス・スパッタ−法から選ばれる方法により形成する、
請求項１に記載の半導体基材の作製方法。 - 【請求項９】 前記ＣＶＤ法がプラズマＣＶＤ法、減
圧ＣＶＤ法、または光ＣＶＤ法である、請求項８に記載
の半導体基材の作製方法。 - 【請求項１０】 前記多孔質化する工程が陽極化成で
ある、請求項１に記載の半導体基材の作製方法。 - 【請求項１１】 前記陽極化成をＨＦ溶液中で行う、
請求項１０に記載の半導体基材の作製方法。 - 【請求項１２】 前記非多孔質シリコン単結晶層が中
性あるいはＮ型である、請求項１に記載の半導体基材の
作製方法。 - 【請求項１３】 前記貼り合わせ工程後、選択エッチ
ング工程前に、耐化学エッチング特性に優れた材料を被
覆する、請求項１に記載の半導体基材の作製方法。 - 【請求項１４】 一方の面側をＮ型にしたシリコン単
結晶基体の他方の面側を多孔質化する工程と、該シリコ
ン単結晶基体の前記一方の面を光透過性ガラス基体に貼
り合わせる工程と、前記多孔質化したシリコン単結晶基
体を弗酸とアルコールとの混合液に浸すことによって多
孔質シリコンを無電解湿式化学エッチング除去する多孔
質シリコンの選択エッチング工程と、を有することを特
徴とする、半導体基材の作製方法。 - 【請求項１５】 前記一方の面側をＮ型にしたシリコ
ン単結晶基体の他方の面側がＰ型にされている、請求項
１４に記載の半導体基材の作製方法。 - 【請求項１６】 前記一方の面側をＮ型にしたシリコ
ン単結晶基体のＮ型とされた領域の厚さが５０ミクロン
以下である、請求項１４に記載の半導体基材の作製方法
。 - 【請求項１７】 前記多孔質化する工程が陽極化成で
ある、請求項１４に記載の半導体基材の作製方法。 - 【請求項１８】 前記陽極化成をＨＦ溶液中で行う、
請求項１７に記載の半導体基材の作製方法。 - 【請求項１９】 前記一方の面側をＮ型にしたシリコ
ン単結晶基体のＮ型とされた領域がプロトン照射または
エピタキシャル成長により形成されたものである、請求
項１４に記載の半導体基材の作製方法。 - 【請求項２０】 前記貼り合わせ工程後、選択エッチ
ング工程前に、耐化学エッチング特性に優れた材料を被
覆する、請求項１４に記載の半導体基材の作製方法。
Priority Applications (16)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3149297A JPH04349621A (ja) | 1991-05-27 | 1991-05-27 | 半導体基材の作製方法 |
| MYPI92000239A MY114349A (en) | 1991-02-15 | 1992-02-14 | Etching solution for etching porous silicon, etching method using the etching solution and method of prepa- ring semiconductor member using the etching solution |
| EP03076425A EP1347505A3 (en) | 1991-02-15 | 1992-02-14 | Method of preparing semiconductor member using an etching solution |
| SG1996006372A SG47089A1 (en) | 1991-02-15 | 1992-02-14 | Etching solution for etching porous silicon etching method using the etching solution and method of preparing semiconductor member using the etching solution |
| SG9901639A SG93197A1 (en) | 1991-02-15 | 1992-02-14 | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution |
| JP05911892A JP3347354B2 (ja) | 1991-02-15 | 1992-02-14 | エッチング方法および半導体基材の作製方法 |
| AT92301252T ATE244931T1 (de) | 1991-02-15 | 1992-02-14 | Ätzlösung für das ätzen von porösem silizium, ätzmethode unter verwendung der ätzlösung und verfahren zur vorbereitung einer halbleiteranordnung unter verwendung der ätzlösung |
| CA002061264A CA2061264C (en) | 1991-02-15 | 1992-02-14 | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution |
| EP92301252A EP0499488B9 (en) | 1991-02-15 | 1992-02-14 | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution |
| US07/835,381 US5767020A (en) | 1991-02-15 | 1992-02-14 | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution |
| KR92002263A KR960007640B1 (en) | 1991-02-15 | 1992-02-15 | Etching solution for etching porous silicon, etching method using the etching solution, and fabiricating method of semiconductor substate |
| CN93118894A CN1099905A (zh) | 1991-02-15 | 1993-10-08 | 半导体基片的制作方法 |
| US08/472,270 US6171512B1 (en) | 1991-02-15 | 1995-06-07 | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution |
| CN 97105478 CN1099698C (zh) | 1991-02-15 | 1997-06-02 | 半导体基片的制作方法 |
| US09/298,054 US6254794B1 (en) | 1991-02-15 | 1999-04-22 | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution |
| US09/298,056 US6238586B1 (en) | 1991-02-15 | 1999-04-22 | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3149297A JPH04349621A (ja) | 1991-05-27 | 1991-05-27 | 半導体基材の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04349621A true JPH04349621A (ja) | 1992-12-04 |
Family
ID=15472087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3149297A Pending JPH04349621A (ja) | 1991-02-15 | 1991-05-27 | 半導体基材の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04349621A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007013131A (ja) * | 2005-06-03 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 集積回路装置及びその作製方法 |
| US8492246B2 (en) | 2005-06-03 | 2013-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing integrated circuit device |
| JPWO2012111616A1 (ja) * | 2011-02-15 | 2014-07-07 | 住友電気工業株式会社 | 保護膜付複合基板、および半導体デバイスの製造方法 |
-
1991
- 1991-05-27 JP JP3149297A patent/JPH04349621A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007013131A (ja) * | 2005-06-03 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 集積回路装置及びその作製方法 |
| US8492246B2 (en) | 2005-06-03 | 2013-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing integrated circuit device |
| JPWO2012111616A1 (ja) * | 2011-02-15 | 2014-07-07 | 住友電気工業株式会社 | 保護膜付複合基板、および半導体デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3214631B2 (ja) | 半導体基体及びその作製方法 | |
| JP3112121B2 (ja) | 半導体基材の作製方法および半導体部材 | |
| JP2608351B2 (ja) | 半導体部材及び半導体部材の製造方法 | |
| US5374581A (en) | Method for preparing semiconductor member | |
| JP3261685B2 (ja) | 半導体素子基体及びその作製方法 | |
| US5767020A (en) | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution | |
| JP3250673B2 (ja) | 半導体素子基体とその作製方法 | |
| JP2994837B2 (ja) | 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板 | |
| JP2910001B2 (ja) | 半導体基材及びその作製方法 | |
| JP2901031B2 (ja) | 半導体基材及びその作製方法 | |
| US6238586B1 (en) | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution | |
| JP3347354B2 (ja) | エッチング方法および半導体基材の作製方法 | |
| JP3119384B2 (ja) | 半導体基板及びその作製方法 | |
| JPH04346418A (ja) | 半導体基材の作製方法 | |
| JP3342442B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| JPH04349621A (ja) | 半導体基材の作製方法 | |
| JP3128077B2 (ja) | バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法 | |
| JP3112101B2 (ja) | 半導体基材の作製方法 | |
| JP3112100B2 (ja) | 半導体基材の作製方法 | |
| JP3098810B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
| JP3112102B2 (ja) | 半導体装置 | |
| JP3098811B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
| JP3088033B2 (ja) | 半導体装置 | |
| JP3112103B2 (ja) | 半導体装置 | |
| JPH09121039A (ja) | 半導体部材 |