JPH0435085B2 - - Google Patents
Info
- Publication number
- JPH0435085B2 JPH0435085B2 JP60011030A JP1103085A JPH0435085B2 JP H0435085 B2 JPH0435085 B2 JP H0435085B2 JP 60011030 A JP60011030 A JP 60011030A JP 1103085 A JP1103085 A JP 1103085A JP H0435085 B2 JPH0435085 B2 JP H0435085B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- circuit
- section
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、パルス幅変調（以下、単にPWMと
称する）方式パワーアンプに関し、特に小電力の
DC−DCコンバータを付加することにより終段素
子のドライブ効率の向上を図つたパワーアンプに
関する。
称する）方式パワーアンプに関し、特に小電力の
DC−DCコンバータを付加することにより終段素
子のドライブ効率の向上を図つたパワーアンプに
関する。
（従来の技術）
第４図は、従来形のPWM方式パワーアンプの
概略を示す。同図のパワーアンプは、入力プリア
ンプ部１、三角波発振部２、コンパレータ部３、
スイツチングアンプ部４、ローパスフイルタ部５
を備えている。なお、６はスピーカである。
概略を示す。同図のパワーアンプは、入力プリア
ンプ部１、三角波発振部２、コンパレータ部３、
スイツチングアンプ部４、ローパスフイルタ部５
を備えている。なお、６はスピーカである。
第４図のパワーアンプにおいては、入力アナロ
グ音声信号は入力プリアンプ部１において、適切
なレベルまで増幅される。また、三角波発振部２
によつて三角波信号が作成され、この三角波信号
と入力プリアンプ部１の出力信号との電圧レベル
がコンパレータ部３において比較される。なお、
この場合三角波信号および入力プリアンプ部１か
らの出力信号の直流バイアスレベルは例えば同じ
電位とされる。コンパレータ部３は、第５図に示
すように、三角波信号vFと入力プリアンプ部１か
ら出力されるアナログ信号vIとを比較し、例えば
三角波信号vFがアナログ信号vIよりも高レベルの
場合に高レベルとなるパルス信号vPを出力する。
このパルス信号vPはアナログ信号vIの電圧レベル
に対応する時間幅を有するパルス幅変調波（以下
単にPWM波と称する）となる。このPWM波が
スイツチングアンプ部４において電力増幅された
後ローパスフイルタ部５によつて平均化すなわち
復調されて元の入力アナログ信号の増幅信号に対
応する電力信号が得られ、この電力信号によつて
スピーカ６を動作させる。この場合、スピーカ６
に印加される電力信号は入力アナログ信号に対応
するものとなつており、したがつて第４図の回路
は見かけ上通常のリニアパワーアンプと同等の動
作をしたことになる。
グ音声信号は入力プリアンプ部１において、適切
なレベルまで増幅される。また、三角波発振部２
によつて三角波信号が作成され、この三角波信号
と入力プリアンプ部１の出力信号との電圧レベル
がコンパレータ部３において比較される。なお、
この場合三角波信号および入力プリアンプ部１か
らの出力信号の直流バイアスレベルは例えば同じ
電位とされる。コンパレータ部３は、第５図に示
すように、三角波信号vFと入力プリアンプ部１か
ら出力されるアナログ信号vIとを比較し、例えば
三角波信号vFがアナログ信号vIよりも高レベルの
場合に高レベルとなるパルス信号vPを出力する。
このパルス信号vPはアナログ信号vIの電圧レベル
に対応する時間幅を有するパルス幅変調波（以下
単にPWM波と称する）となる。このPWM波が
スイツチングアンプ部４において電力増幅された
後ローパスフイルタ部５によつて平均化すなわち
復調されて元の入力アナログ信号の増幅信号に対
応する電力信号が得られ、この電力信号によつて
スピーカ６を動作させる。この場合、スピーカ６
に印加される電力信号は入力アナログ信号に対応
するものとなつており、したがつて第４図の回路
は見かけ上通常のリニアパワーアンプと同等の動
作をしたことになる。
以上のようなPWM方式パワーアンプは通常使
用されるリニアアンプに比較してやや構成が複雑
になるが、信号の増幅をスイツチング回路によつ
て行なうため電力効率が高くなる。特に、終段回
路のバイポーラトランジスタまたはFETがスイ
ツチング動作をするため損失が非常に少なくな
り、発熱量が減少する。このため、放熱器が非常
に小型化され、放熱器に要した価格およびスペー
スを大幅に削減することが可能になる等の利点を
有する。
用されるリニアアンプに比較してやや構成が複雑
になるが、信号の増幅をスイツチング回路によつ
て行なうため電力効率が高くなる。特に、終段回
路のバイポーラトランジスタまたはFETがスイ
ツチング動作をするため損失が非常に少なくな
り、発熱量が減少する。このため、放熱器が非常
に小型化され、放熱器に要した価格およびスペー
スを大幅に削減することが可能になる等の利点を
有する。
上述のようなPWM方式パワーアンプが実際に
製品化される際には、その電源供給方式として、
従来、以下の３つのものが知られていた。
製品化される際には、その電源供給方式として、
従来、以下の３つのものが知られていた。
(1) 単電源駆動方式
(2) 単電源およびDC−DCコンバータによる±２
電源駆動方式 (3) ±２電源駆動方式 これらの各方式のうち、(3)の±２電源駆動方式
は出力信号の直流バイアスレベルを0Vとしカツ
プリングコンデンサを用いることなくローパスフ
イルタおよびスピーカ等を接続できるという利点
を有している。ところが、例えばカーステレオ等
に使用されるパワーアンプにおいてはバツテリに
よつて駆動しており、通常車載用バツテリは単一
電源であるためこの方式は事実上使用不可能であ
る。
電源駆動方式 (3) ±２電源駆動方式 これらの各方式のうち、(3)の±２電源駆動方式
は出力信号の直流バイアスレベルを0Vとしカツ
プリングコンデンサを用いることなくローパスフ
イルタおよびスピーカ等を接続できるという利点
を有している。ところが、例えばカーステレオ等
に使用されるパワーアンプにおいてはバツテリに
よつて駆動しており、通常車載用バツテリは単一
電源であるためこの方式は事実上使用不可能であ
る。
また、(2)の方式を用いる場合には±２電源駆動
を行なうことができるが、DC−DCコンバータに
よつてパワーアンプ全体を駆動するため、10A以
上の電流の供給が可能な大容量のDC−DCコンバ
ータを使用する必要がある。このため、このよう
なDC−DCコンバータ自体のコストおよびスペー
ス等が増大すると共に、コンバータ自体の電力損
失のため、PWM方式パワーアンプ全体の電力効
率が低下するという不都合があつた。
を行なうことができるが、DC−DCコンバータに
よつてパワーアンプ全体を駆動するため、10A以
上の電流の供給が可能な大容量のDC−DCコンバ
ータを使用する必要がある。このため、このよう
なDC−DCコンバータ自体のコストおよびスペー
ス等が増大すると共に、コンバータ自体の電力損
失のため、PWM方式パワーアンプ全体の電力効
率が低下するという不都合があつた。
さらに、(1)に示す単電源駆動方式は構造が簡単
であり、回路スペースおよびコストはあまり大き
くならないが、以下のような不都合があつた。す
なわち、通常PWM方式パワーアンプの終段は第
６図に示されるように、例えばNPN型トランジ
スタＱ１とPNP型トランジスタＱ２を有するコ
ンプリメンタリ回路で構成され、各トランジスタ
Ｑ１，Ｑ２が交互にオンオフをくり返すことによ
り出力に電源Vccあるいはグランドレベルの電圧
を出力する。各トランジスタＱ１，Ｑ２はいわば
スイツチの役目を果しており、それぞれのベース
電流IB1，I′B1およびIB2，I′B2によつてオンオフ制
御される。
であり、回路スペースおよびコストはあまり大き
くならないが、以下のような不都合があつた。す
なわち、通常PWM方式パワーアンプの終段は第
６図に示されるように、例えばNPN型トランジ
スタＱ１とPNP型トランジスタＱ２を有するコ
ンプリメンタリ回路で構成され、各トランジスタ
Ｑ１，Ｑ２が交互にオンオフをくり返すことによ
り出力に電源Vccあるいはグランドレベルの電圧
を出力する。各トランジスタＱ１，Ｑ２はいわば
スイツチの役目を果しており、それぞれのベース
電流IB1，I′B1およびIB2，I′B2によつてオンオフ制
御される。
そして、上述のような終段回路を有するPWM
方式パワーアンプのスイツチング周波数は入力信
号の最高周波数の少なくとも４倍以上でありかつ
20kHz以上が好ましく、通常、信号帯域上限を
20kHzとした場合、スイツチング周波数Sは80か
ら250kHz程度に設定される。この場合、スイツ
チング周波数Sの値は終段素子のスイツチング速
度によつて制限され他に終段素子のドライブ方式
によつても左右される。すなわち、終段素子はド
ライブ方式によつて応答速度および損失等が大き
く変化する。
方式パワーアンプのスイツチング周波数は入力信
号の最高周波数の少なくとも４倍以上でありかつ
20kHz以上が好ましく、通常、信号帯域上限を
20kHzとした場合、スイツチング周波数Sは80か
ら250kHz程度に設定される。この場合、スイツ
チング周波数Sの値は終段素子のスイツチング速
度によつて制限され他に終段素子のドライブ方式
によつても左右される。すなわち、終段素子はド
ライブ方式によつて応答速度および損失等が大き
く変化する。
第７図に示すように、終段素子の応答速度は出
力信号の立上り時間tONおよび立下り時間tOFF等に
よつて表わされ、損失は飽和電圧VCES1および
VCES2等に依存する。ここでVCES1はトランジスタ
Ｑ１の飽和電圧であつて、VCES2はトランジスタ
Ｑ２の飽和電圧である。これらの各パラメータ
tON，tOFF，VCES1，VCES2は極力小さいことが望ま
しいが、このためには各トランジスタＱ１および
Ｑ２をオンさせるためのベース電流IB1，I′B2を充
分に流すと共に、逆にオフさせるため各トランジ
スタＱ１，Ｑ２のベースに蓄積されたキヤリアを
急速に引き抜くためにベース電流IB1，IB2も充分
に流す必要がある。すなわち、いわゆる引き抜き
電流によつてこれらの各パラメータをできるだけ
小さくする必要がある。
力信号の立上り時間tONおよび立下り時間tOFF等に
よつて表わされ、損失は飽和電圧VCES1および
VCES2等に依存する。ここでVCES1はトランジスタ
Ｑ１の飽和電圧であつて、VCES2はトランジスタ
Ｑ２の飽和電圧である。これらの各パラメータ
tON，tOFF，VCES1，VCES2は極力小さいことが望ま
しいが、このためには各トランジスタＱ１および
Ｑ２をオンさせるためのベース電流IB1，I′B2を充
分に流すと共に、逆にオフさせるため各トランジ
スタＱ１，Ｑ２のベースに蓄積されたキヤリアを
急速に引き抜くためにベース電流IB1，IB2も充分
に流す必要がある。すなわち、いわゆる引き抜き
電流によつてこれらの各パラメータをできるだけ
小さくする必要がある。
ところが、前述の単電源駆動方式によつてスイ
ツチングアンプを構成した場合には、電源電圧
VCCを例えば正の電圧とすると、負方向の駆動電
圧がグランド電位によつて規制されるため各トラ
ンジスタにベース電流I′B1，I′B2を充分に流すこと
が困難となり、例えば100kHzに及ぶような周波
数帯ではパラメータtON，tOFF，VCES2が増加し電力
損失が大きくなるという不都合があつた。
ツチングアンプを構成した場合には、電源電圧
VCCを例えば正の電圧とすると、負方向の駆動電
圧がグランド電位によつて規制されるため各トラ
ンジスタにベース電流I′B1，I′B2を充分に流すこと
が困難となり、例えば100kHzに及ぶような周波
数帯ではパラメータtON，tOFF，VCES2が増加し電力
損失が大きくなるという不都合があつた。
（発明が解決しようとする問題点）
本発明は、前述の従来形における問題点に鑑
み、PWM方式パワーアンプにおいて、小出力の
DC−DCコンバータを使用するのみで終段素子を
充分にオーバードライブできるようにし、単電源
駆動方式を用いた場合にも電力効率の低下を少な
くし、応答速度および効率の高いパワーアンプを
実現せんとするものである。
み、PWM方式パワーアンプにおいて、小出力の
DC−DCコンバータを使用するのみで終段素子を
充分にオーバードライブできるようにし、単電源
駆動方式を用いた場合にも電力効率の低下を少な
くし、応答速度および効率の高いパワーアンプを
実現せんとするものである。
（問題点を解決するための手段）
上述の問題点を解決するため、本発明において
は、出力トランジスタ素子に印加される駆動信号
の電圧範囲を、該出力トランジスタ素子の単電源
回路の電源電圧範囲より広げるためにDC−DCコ
ンバータを使用する。
は、出力トランジスタ素子に印加される駆動信号
の電圧範囲を、該出力トランジスタ素子の単電源
回路の電源電圧範囲より広げるためにDC−DCコ
ンバータを使用する。
そして本発明の一形態によれば、入力信号をパ
ルス幅変調するパルス幅変調部と、出力トランジ
スタ素子と、該出力トランジスタ素子の単電源回
路と、前記パルス幅変調部の出力にもとづき前記
出力トランジスタ素子をスイツチング駆動するド
ライブ回路部とからなり、前記出力トランジスタ
素子より前段の回路部にも前記単電源回路の電源
電圧が供給されるPWM方式パワーアンプにおい
て、 前記単電源回路の電源電圧を変換して該電源電
圧範囲外のバイアス電圧を発生し、該バイアス電
圧を前記ドライブ回路部から出力される駆動信号
に印加するDC−DCコンバータを設けたことを特
徴とするPWM方式パワーアンプが提供される。
ルス幅変調するパルス幅変調部と、出力トランジ
スタ素子と、該出力トランジスタ素子の単電源回
路と、前記パルス幅変調部の出力にもとづき前記
出力トランジスタ素子をスイツチング駆動するド
ライブ回路部とからなり、前記出力トランジスタ
素子より前段の回路部にも前記単電源回路の電源
電圧が供給されるPWM方式パワーアンプにおい
て、 前記単電源回路の電源電圧を変換して該電源電
圧範囲外のバイアス電圧を発生し、該バイアス電
圧を前記ドライブ回路部から出力される駆動信号
に印加するDC−DCコンバータを設けたことを特
徴とするPWM方式パワーアンプが提供される。
また本発明の他の形態によれば、入力信号をパ
ルス幅変調するパルス幅変調部と、出力トランジ
スタ素子と、該出力トランジスタ素子の単電源回
路と、前記パルス幅変調部の出力にもとづき前記
出力トランジスタ素子をスイツチング駆動するド
ライブ回路部とからなるPWM方式パワーアンプ
において、 前記単電源回路の電源電圧を変換して該電源電
圧範囲外の電圧を発生し、前記ドライブ回路部の
電源として前記電源電圧範囲外の電圧を供給する
DC−DCコンバータを設けたことを特徴とする
PWM方式パワーアンプが提供される。
ルス幅変調するパルス幅変調部と、出力トランジ
スタ素子と、該出力トランジスタ素子の単電源回
路と、前記パルス幅変調部の出力にもとづき前記
出力トランジスタ素子をスイツチング駆動するド
ライブ回路部とからなるPWM方式パワーアンプ
において、 前記単電源回路の電源電圧を変換して該電源電
圧範囲外の電圧を発生し、前記ドライブ回路部の
電源として前記電源電圧範囲外の電圧を供給する
DC−DCコンバータを設けたことを特徴とする
PWM方式パワーアンプが提供される。
（作用）
上述のような手段を用いることにより、出力ト
ランジスタ素子の駆動信号入力端子には充分に大
きな振幅を有するドライブ信号を印加することが
可能となり、DC−DCコンバータは駆動信号の電
圧範囲を広げるためにのみ使用されているから小
出力のものでよい。したがつて、電力効率を低下
させることなく出力トランジスタ素子を充分にオ
ーバドライブすることが可能となる。
ランジスタ素子の駆動信号入力端子には充分に大
きな振幅を有するドライブ信号を印加することが
可能となり、DC−DCコンバータは駆動信号の電
圧範囲を広げるためにのみ使用されているから小
出力のものでよい。したがつて、電力効率を低下
させることなく出力トランジスタ素子を充分にオ
ーバドライブすることが可能となる。
（実施例）
以下、図面により本発明の実施例を説明する。
第１図は、本発明の１実施例に係わるPWM方
式パワーアンプの構成を示す。同図の回路は、入
力プリアンプ部１、三角波発振部２、コンパレー
タ部３、同相ドライバ８、DC−DCコンバータ
９、出力トランジスタＱ１，Ｑ２、ブートストラ
ツプコンデンサＣ１、そしてバイアス抵抗Ｒ３，
Ｒ４を具備する。なお、コンパレータ部７は、コ
ンパレータユニツト７ａ、トランジスタＱ３、お
よび抵抗Ｒ１，Ｒ２を有する。また、第１図の回
路においては、DC−DCコンバータ９は出力トラ
ンジスタＱ１，Ｑ２のコレクタ−エミツタ間には
接続せず、各トランジスタＱ１，Ｑ２のベースに
それぞれ抵抗Ｒ４およびＲ３を介して負のバイア
ス電圧−VCC1を印加するために使用されている。
式パワーアンプの構成を示す。同図の回路は、入
力プリアンプ部１、三角波発振部２、コンパレー
タ部３、同相ドライバ８、DC−DCコンバータ
９、出力トランジスタＱ１，Ｑ２、ブートストラ
ツプコンデンサＣ１、そしてバイアス抵抗Ｒ３，
Ｒ４を具備する。なお、コンパレータ部７は、コ
ンパレータユニツト７ａ、トランジスタＱ３、お
よび抵抗Ｒ１，Ｒ２を有する。また、第１図の回
路においては、DC−DCコンバータ９は出力トラ
ンジスタＱ１，Ｑ２のコレクタ−エミツタ間には
接続せず、各トランジスタＱ１，Ｑ２のベースに
それぞれ抵抗Ｒ４およびＲ３を介して負のバイア
ス電圧−VCC1を印加するために使用されている。
第１図の回路においては、入力信号は入力プリ
アンプ部１において増幅され、コンパレータ部７
において三角波発振部２から入力される三角波信
号と比較される。これにより、コンパレータユニ
ツト７ａの出力には入力信号のレベルに比例した
パルス幅を有するPWM信号が出力され、この
PWM信号がトランジスタＱ３によつて反転され
て同相ドライバ８に入力される。同相ドライバ８
は例えばエミツタホロワ回路等によつて構成さ
れ、各出力トランジスタＱ１，Ｑ２のベースに入
力と同相の信号を印加するものである。これによ
り、各出力トランジスタＱ１，Ｑ２はコンパレー
タ部７から出力されるPWM信号によつて交互に
オンまたはオフとされ、出力端子OUTに接続さ
れた図示しないローパスフイルタを介してスピー
カを駆動する。
アンプ部１において増幅され、コンパレータ部７
において三角波発振部２から入力される三角波信
号と比較される。これにより、コンパレータユニ
ツト７ａの出力には入力信号のレベルに比例した
パルス幅を有するPWM信号が出力され、この
PWM信号がトランジスタＱ３によつて反転され
て同相ドライバ８に入力される。同相ドライバ８
は例えばエミツタホロワ回路等によつて構成さ
れ、各出力トランジスタＱ１，Ｑ２のベースに入
力と同相の信号を印加するものである。これによ
り、各出力トランジスタＱ１，Ｑ２はコンパレー
タ部７から出力されるPWM信号によつて交互に
オンまたはオフとされ、出力端子OUTに接続さ
れた図示しないローパスフイルタを介してスピー
カを駆動する。
上述の動作において、各出力トランジスタＱ
１，Ｑ２のベースには抵抗Ｒ４，Ｒ３を介して
DC−DCコンバータ９から負電圧−VCC1が印加さ
れているからこれらのトランジスタＱ１，Ｑ２の
ベースに印加される駆動信号の負方向のレベルは
グランド電位以下とすることができ、各トランジ
スタＱ１，Ｑ２のベース蓄積キヤリアを充分に引
き抜くことができる。また、出力端子OUTから
ブートストラツプコンデンサＣ１を介してコンパ
レータ部７の負荷抵抗Ｒ１およびＲ２の接続点に
正帰還がかけられており、いわゆるブートストラ
ツプ回路が形成されているから、コンパレータ部
７の出力したがつて各出力トランジスタＱ１，Ｑ
２のベースにおける駆動信号の正電圧方向のレベ
ルも電源電圧VCC以上とすることが可能である。
すなわち、第１図の回路においては出力トランジ
スタＱ１，Ｑ２が共に充分にオーバドライブさ
れ、出力信号の立上りおよび立下り時間を短縮し
かつ出力トランジスタＱ１，Ｑ２を充分飽和させ
ることができる。
１，Ｑ２のベースには抵抗Ｒ４，Ｒ３を介して
DC−DCコンバータ９から負電圧−VCC1が印加さ
れているからこれらのトランジスタＱ１，Ｑ２の
ベースに印加される駆動信号の負方向のレベルは
グランド電位以下とすることができ、各トランジ
スタＱ１，Ｑ２のベース蓄積キヤリアを充分に引
き抜くことができる。また、出力端子OUTから
ブートストラツプコンデンサＣ１を介してコンパ
レータ部７の負荷抵抗Ｒ１およびＲ２の接続点に
正帰還がかけられており、いわゆるブートストラ
ツプ回路が形成されているから、コンパレータ部
７の出力したがつて各出力トランジスタＱ１，Ｑ
２のベースにおける駆動信号の正電圧方向のレベ
ルも電源電圧VCC以上とすることが可能である。
すなわち、第１図の回路においては出力トランジ
スタＱ１，Ｑ２が共に充分にオーバドライブさ
れ、出力信号の立上りおよび立下り時間を短縮し
かつ出力トランジスタＱ１，Ｑ２を充分飽和させ
ることができる。
第１図の回路におけるDC−DCコンバータ９と
しては小電力用のものでよく、DC−DCコンバー
タの使用によるパワーアンプの効率低下は非常に
少なくなる。例えば、出力が20Wから40W程度の
パワーアンプを想定すると、各出力トランジスタ
Ｑ１，Ｑ２のコレクタ電流ICは数アンペアオーダ
の電流となる。出力トランジスタＱ１，Ｑ２は飽
和スイツチング動作にて使用するものとすると、
直流電流増幅率は10程度と考える必要がありした
がつてベース電流としては数100mAオーダの値
となる。以上のことは、出力トランジスタＱ１，
Ｑ２としてFETを使用した場合でもほぼ同様に
考えることができる。DC−DCコンバータの出力
電圧−VCC1は例えば−2Vから−5V程度あれば各
抵抗Ｒ３，Ｒ４を通して充分にベースの電荷を引
き抜くことが可能である。したがつて、DC−DC
コンバータとしてはパワーアンプ１チヤンネルに
つき1W程度の出力を取り出すことができるもの
を使用するだけで終段素子のドライブ能力を向上
させることができる。この程度の出力のDC−DC
コンバータであれば回路規模も小さくかつそれ自
体の効率も充分に高いものが容易に製作できるか
ら、パワーアンプ全体としての回路規模および効
率に悪影響を与えることはない。
しては小電力用のものでよく、DC−DCコンバー
タの使用によるパワーアンプの効率低下は非常に
少なくなる。例えば、出力が20Wから40W程度の
パワーアンプを想定すると、各出力トランジスタ
Ｑ１，Ｑ２のコレクタ電流ICは数アンペアオーダ
の電流となる。出力トランジスタＱ１，Ｑ２は飽
和スイツチング動作にて使用するものとすると、
直流電流増幅率は10程度と考える必要がありした
がつてベース電流としては数100mAオーダの値
となる。以上のことは、出力トランジスタＱ１，
Ｑ２としてFETを使用した場合でもほぼ同様に
考えることができる。DC−DCコンバータの出力
電圧−VCC1は例えば−2Vから−5V程度あれば各
抵抗Ｒ３，Ｒ４を通して充分にベースの電荷を引
き抜くことが可能である。したがつて、DC−DC
コンバータとしてはパワーアンプ１チヤンネルに
つき1W程度の出力を取り出すことができるもの
を使用するだけで終段素子のドライブ能力を向上
させることができる。この程度の出力のDC−DC
コンバータであれば回路規模も小さくかつそれ自
体の効率も充分に高いものが容易に製作できるか
ら、パワーアンプ全体としての回路規模および効
率に悪影響を与えることはない。
第２図は、本発明の他の実施例に係わるパワー
アンプを示す。同図の回路は、入力プリアンプ部
１０、三角波発振部１１、コンパレータ部１２、
ドライバ部１３、DC−DCコンバータ１４、およ
び終段の出力トランジスタＱ１，Ｑ２を具備す
る。
アンプを示す。同図の回路は、入力プリアンプ部
１０、三角波発振部１１、コンパレータ部１２、
ドライバ部１３、DC−DCコンバータ１４、およ
び終段の出力トランジスタＱ１，Ｑ２を具備す
る。
第２図のパワーアンプにおいては、各出力トラ
ンジスタＱ１，Ｑ２は単一の電源VCCによつて駆
動されており、これらの出力トランジスタＱ１，
Ｑ２の前段の各回路はDC−DCコンバータ１４に
よつて作成される＋V1および−V1の正負の電源
電圧によつて駆動されている。なお、電源電圧＋
V1および−V1の絶対値は必ずしも同じである必
要はないが、正電圧＋V1は主電源VCCの電圧より
高くかつ負電圧−V1はグランド電位より低いこ
とが要求される。
ンジスタＱ１，Ｑ２は単一の電源VCCによつて駆
動されており、これらの出力トランジスタＱ１，
Ｑ２の前段の各回路はDC−DCコンバータ１４に
よつて作成される＋V1および−V1の正負の電源
電圧によつて駆動されている。なお、電源電圧＋
V1および−V1の絶対値は必ずしも同じである必
要はないが、正電圧＋V1は主電源VCCの電圧より
高くかつ負電圧−V1はグランド電位より低いこ
とが要求される。
上述のような構成により、第３図に示すよう
に、各出力トランジスタＱ１，Ｑ２のベースに印
加される駆動信号e1およびe2の振幅を従来の回路
に比較して充分に大きくすることが可能となり各
出力トランジスタＱ１，Ｑ２が正負両方向に充分
にオーバドライブされる。
に、各出力トランジスタＱ１，Ｑ２のベースに印
加される駆動信号e1およびe2の振幅を従来の回路
に比較して充分に大きくすることが可能となり各
出力トランジスタＱ１，Ｑ２が正負両方向に充分
にオーバドライブされる。
DC−DCコンバータ１４の出力電圧＋V1およ
び−V1の具体的な値はパワーアンプの入力段か
ら終段直前のドライブ段までの回路構成によつて
異なるが例えば車載用のパワーアンプのように
VCC＝13.2Vとすると、正電圧＋V1および負電圧
−V1は両者ともそれぞれ電源電圧VCCおよびグラ
ンド電位0Vに対して数ボルトのマージンがあれ
ばよいものと考えられる。すなわち、出力電圧e3
の振幅を最大限に大きくするためには、各トラン
ジスタＱ１，Ｑ２の飽和電圧VCES1およびVCES2を
最小とする必要がある。例えば、理想的にVCES1
＝VCES2＝０とすると、終段ドライブ電圧e1，e2
は各トランジスタＱ１，Ｑ２がオンとなる条件、
すなわちVBE＝0.7VまたはVBE＝−0.7Vを満たす
値であればよい。すなわち、 ＋V1＝VCC＋0.7 （） −V1＝０−0.7 （） となる。実際の値としては、前述のように数Ｖ程
度のマージンを取るのが望ましい。例えば、前述
のようにVCC＝13.2Vとした場合、＋V1＝15V，−
V1＝−3V程度とされる。
び−V1の具体的な値はパワーアンプの入力段か
ら終段直前のドライブ段までの回路構成によつて
異なるが例えば車載用のパワーアンプのように
VCC＝13.2Vとすると、正電圧＋V1および負電圧
−V1は両者ともそれぞれ電源電圧VCCおよびグラ
ンド電位0Vに対して数ボルトのマージンがあれ
ばよいものと考えられる。すなわち、出力電圧e3
の振幅を最大限に大きくするためには、各トラン
ジスタＱ１，Ｑ２の飽和電圧VCES1およびVCES2を
最小とする必要がある。例えば、理想的にVCES1
＝VCES2＝０とすると、終段ドライブ電圧e1，e2
は各トランジスタＱ１，Ｑ２がオンとなる条件、
すなわちVBE＝0.7VまたはVBE＝−0.7Vを満たす
値であればよい。すなわち、 ＋V1＝VCC＋0.7 （） −V1＝０−0.7 （） となる。実際の値としては、前述のように数Ｖ程
度のマージンを取るのが望ましい。例えば、前述
のようにVCC＝13.2Vとした場合、＋V1＝15V，−
V1＝−3V程度とされる。
第２図のパワーアンプにおいても、DC−DCコ
ンバータ１４は終段回路直前までの回路段に電源
を供給するだけでよいから、終段素子以外の回路
電流IDは終段素子に流れる電流ICに比較して約１
桁低いオーダとなり、上述の例においては数Ｗ程
度の出力を供給できるものであればよく、パワー
アンプ全体の効率を低下させることはない。
ンバータ１４は終段回路直前までの回路段に電源
を供給するだけでよいから、終段素子以外の回路
電流IDは終段素子に流れる電流ICに比較して約１
桁低いオーダとなり、上述の例においては数Ｗ程
度の出力を供給できるものであればよく、パワー
アンプ全体の効率を低下させることはない。
（発明の効果）
以上のように、本発明によれば、小出力のDC
−DCコンバータを使用するのみでPWM方式パ
ワーアンプの出力トランジスタを充分にオーバド
ライブすることが可能となり、パワーアンプ全体
の効率を大幅に低下させることなく終段素子のド
ライブ効率を上昇させ、それによつてパワーアン
プの応答速度と効率を向上させることができる。
−DCコンバータを使用するのみでPWM方式パ
ワーアンプの出力トランジスタを充分にオーバド
ライブすることが可能となり、パワーアンプ全体
の効率を大幅に低下させることなく終段素子のド
ライブ効率を上昇させ、それによつてパワーアン
プの応答速度と効率を向上させることができる。
第１図および第２図はそれぞれ本発明の実施例
に係わるPWM方式パワーアンプを示すブロツク
回路図、第３図は第２図のパワーアンプの動作を
示す波形図、第４図は従来形のPWM方式パワー
アンプを示すブロツク回路図、第５図は第４図の
回路の動作を示す波形図、第６図は出力段の構成
を示す電気回路図、そして第７図は第６図に示す
出力段の動作を示す波形図である。 １，１０……入力プリアンプ部、２，１１……
三角波発振部、３，７，１２……コンパレータ
部、４……スイツチングアンプ部、５……ローパ
スフイルタ部、６……スピーカ、７ａ……コンパ
レータユニツト、８……同相ドライバ、９，１４
……DC−DCコンバータ、Ｑ１，Ｑ２，Ｑ３……
トランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４……抵
抗。
に係わるPWM方式パワーアンプを示すブロツク
回路図、第３図は第２図のパワーアンプの動作を
示す波形図、第４図は従来形のPWM方式パワー
アンプを示すブロツク回路図、第５図は第４図の
回路の動作を示す波形図、第６図は出力段の構成
を示す電気回路図、そして第７図は第６図に示す
出力段の動作を示す波形図である。 １，１０……入力プリアンプ部、２，１１……
三角波発振部、３，７，１２……コンパレータ
部、４……スイツチングアンプ部、５……ローパ
スフイルタ部、６……スピーカ、７ａ……コンパ
レータユニツト、８……同相ドライバ、９，１４
……DC−DCコンバータ、Ｑ１，Ｑ２，Ｑ３……
トランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４……抵
抗。
Claims (1)
- 【特許請求の範囲】 １ 入力信号をパルス幅変調するパルス幅変調部
と、出力トランジスタ素子と、該出力トランジス
タ素子の単電源回路と、前記パルス幅変調部の出
力にもとづき前記出力トランジスタ素子をスイツ
チング駆動するドライブ回路部とからなり、前記
出力トランジスタ素子より前段の回路部にも前記
単電源回路の電源電圧が供給されるPWM方式パ
ワーアンプにおいて、 前記単電源回路の電源電圧を変換して該電源電
圧範囲外のバイアス電圧を発生し、該バイアス電
圧を前記ドライブ回路部から出力される駆動信号
に印加するDC−DCコンバータを設けたことを特
徴とするPWM方式パワーアンプ。 ２ 入力信号をパルス幅変調するパルス幅変調部
と、出力トランジスタ素子と、該出力トランジス
タ素子の単電源回路と、前記パルス幅変調部の出
力にもとづき前記出力トランジスタ素子をスイツ
チング駆動するドライブ回路部とからなるPWM
方式パワーアンプにおいて、 前記単電源回路の電源電圧を変換して該電源電
圧範囲外の電圧を発生し、前記ドライブ回路部の
電源として前記電源電圧範囲外の電圧を供給する
DC−DCコンバータを設けたことを特徴とする
PWM方式パワーアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60011030A JPS61171209A (ja) | 1985-01-25 | 1985-01-25 | Ｐｗｍ方式パワ−アンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60011030A JPS61171209A (ja) | 1985-01-25 | 1985-01-25 | Ｐｗｍ方式パワ−アンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61171209A JPS61171209A (ja) | 1986-08-01 |
| JPH0435085B2 true JPH0435085B2 (ja) | 1992-06-10 |
Family
ID=11766684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60011030A Granted JPS61171209A (ja) | 1985-01-25 | 1985-01-25 | Ｐｗｍ方式パワ−アンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61171209A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247581A (en) * | 1991-09-27 | 1993-09-21 | Exar Corporation | Class-d bicmos hearing aid output amplifier |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56162514A (en) * | 1980-05-20 | 1981-12-14 | Pioneer Electronic Corp | Pulse-width modulating and amplifying circuit |
-
1985
- 1985-01-25 JP JP60011030A patent/JPS61171209A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61171209A (ja) | 1986-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4115739A (en) | Power amplifier | |
| JP4434557B2 (ja) | 電力増幅回路 | |
| KR100435182B1 (ko) | Ｐｗｍ 부궤환에 의한 디지털 ｐｗｍ 입력 ｄ급 음향 증폭기 | |
| EP0557032B1 (en) | Pulse-width modulator for class D amplifier | |
| US5767740A (en) | Switching amplifier closed loop dual comparator modulation technique | |
| US4249136A (en) | PWM Signal power amplifier | |
| US4087759A (en) | Power amplifier devices | |
| US7106135B2 (en) | Amplifier system and method | |
| JP2578096B2 (ja) | スイツチング装置 | |
| US3384838A (en) | Phase reversible switching power amplifier | |
| JPH06303049A (ja) | Ｐｗｍ増幅器 | |
| US4134076A (en) | Pulse width modulated signal amplifier | |
| JPH11136039A (ja) | 電力増幅装置 | |
| JPH0744403B2 (ja) | 低歪率ｄ級電力増幅器 | |
| JPS6040018Y2 (ja) | 電力増幅回路 | |
| US3999143A (en) | Pulse width modulated signal amplifier | |
| JP2007209038A (ja) | 電力増幅回路 | |
| JPS61171209A (ja) | Ｐｗｍ方式パワ−アンプ | |
| JPH0335846B2 (ja) | ||
| JP2812744B2 (ja) | 三角波発生器 | |
| US20240243704A1 (en) | Self-Oscillating Class D Audio Amplifier With Voltage Limiting Circuit | |
| JPS6040728B2 (ja) | パルス幅変調スイツチング増幅トランジスタのベ−ス駆動回路 | |
| JP3462579B2 (ja) | 増幅回路 | |
| KR790001825Y1 (ko) | 펄스폭 변조증폭기의 보호회로 | |
| JPS6119169B2 (ja) |