JPH04350937A - 銅配線の処理方法 - Google Patents
銅配線の処理方法Info
- Publication number
- JPH04350937A JPH04350937A JP12416791A JP12416791A JPH04350937A JP H04350937 A JPH04350937 A JP H04350937A JP 12416791 A JP12416791 A JP 12416791A JP 12416791 A JP12416791 A JP 12416791A JP H04350937 A JPH04350937 A JP H04350937A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- wiring
- copper wiring
- layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造プロ
セスで用いられる銅配線の処理方法に関する。
セスで用いられる銅配線の処理方法に関する。
【０００２】
【従来の技術】近年、ＵＬＳＩの高集積化に伴い、電極
配線は微細化傾向にある。電極配線材料としてはアルミ
ニウムあるいはアルミニウム系合金が多用されてきたが
、配線の線幅が減少するにつれて、エレクトロマイグレ
ーションが厳しく、信頼性を保証することが難しくなっ
てきている。そこで、アルミニウムに代る配線材料とし
てモリブデン（Ｍｏ），タングステン（Ｗ）などの高融
点金属が試されているが、その抵抗はバルクでアルミニ
ウムの２倍以上と高く、薄膜ではさらに高い。従ってエ
レクトロマイグレーションに強く、低抵抗な材料が求め
られている。そこで、アルミニウムに代わる配線材料と
して銅（Ｃｕ）を用いることが考えられている（月刊Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ １９８８
．６ 第８９頁〜第９３頁参照）。銅は、低抵抗でエ
レクトロマイグレーションに強く、微細デバイスへの形
成を可能にする。
配線は微細化傾向にある。電極配線材料としてはアルミ
ニウムあるいはアルミニウム系合金が多用されてきたが
、配線の線幅が減少するにつれて、エレクトロマイグレ
ーションが厳しく、信頼性を保証することが難しくなっ
てきている。そこで、アルミニウムに代る配線材料とし
てモリブデン（Ｍｏ），タングステン（Ｗ）などの高融
点金属が試されているが、その抵抗はバルクでアルミニ
ウムの２倍以上と高く、薄膜ではさらに高い。従ってエ
レクトロマイグレーションに強く、低抵抗な材料が求め
られている。そこで、アルミニウムに代わる配線材料と
して銅（Ｃｕ）を用いることが考えられている（月刊Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ １９８８
．６ 第８９頁〜第９３頁参照）。銅は、低抵抗でエ
レクトロマイグレーションに強く、微細デバイスへの形
成を可能にする。
【０００３】しかしながら、銅配線がこれまでにデバイ
スに適用されなかった理由は、Ｃｕが酸素を数％でも含
む雰囲気において、２００℃程度の温度で酸化されるた
めであった。即ち、ウエハプロセスにおいては、ＣＶＤ
法による絶縁膜形成・アニール等、Ｃｕ膜が高温で酸素
雰囲気に晒される工程を経るため、そこで酸化されてし
まうという問題を生じていた。例えば、Ｃｕ配線形成後
に絶縁膜としてＣＶＤ法によりＳｉＯ２膜を形成する場
合には、ウエハは例えばＳｉＨ４＋Ｎ２Ｏガス中で基板
温度３００℃〜４００℃に晒される。このとき、反応ガ
スに含まれる酸素によってＣｕは酸化される。また、Ｃ
ｕ配線形成後にアニールを行なう場合は、通常の電気炉
でＮ２を流して４００℃〜７００℃で行なわれるが、炉
内に存在する微量の残留酸素やＳｉＯ２膜中の酸素（Ｏ
）でＣｕは酸化されてしまう。Ｃｕは、Ａｌと異なり表
面に安定な酸化膜を作らないため、表面が酸素と反応す
ると膜中に酸素が拡散し、酸化銅となって電気抵抗は急
激に上昇し配線とし実用に適さないものとなってしまう
。
スに適用されなかった理由は、Ｃｕが酸素を数％でも含
む雰囲気において、２００℃程度の温度で酸化されるた
めであった。即ち、ウエハプロセスにおいては、ＣＶＤ
法による絶縁膜形成・アニール等、Ｃｕ膜が高温で酸素
雰囲気に晒される工程を経るため、そこで酸化されてし
まうという問題を生じていた。例えば、Ｃｕ配線形成後
に絶縁膜としてＣＶＤ法によりＳｉＯ２膜を形成する場
合には、ウエハは例えばＳｉＨ４＋Ｎ２Ｏガス中で基板
温度３００℃〜４００℃に晒される。このとき、反応ガ
スに含まれる酸素によってＣｕは酸化される。また、Ｃ
ｕ配線形成後にアニールを行なう場合は、通常の電気炉
でＮ２を流して４００℃〜７００℃で行なわれるが、炉
内に存在する微量の残留酸素やＳｉＯ２膜中の酸素（Ｏ
）でＣｕは酸化されてしまう。Ｃｕは、Ａｌと異なり表
面に安定な酸化膜を作らないため、表面が酸素と反応す
ると膜中に酸素が拡散し、酸化銅となって電気抵抗は急
激に上昇し配線とし実用に適さないものとなってしまう
。
【０００４】そこで、従来、銅配線の酸化防止方法とし
て特開昭６３−２９９２５０号公報記載の技術が知られ
ている。この従来技術は、配線上にシリコンを堆積させ
、酸素雰囲気中で熱処理を施して銅−二酸化シリコン（
Ｃｕ−ＳｉＯ２）合金とする方法であり、Ｃｕ配線の酸
化の防止を図ったものである。
て特開昭６３−２９９２５０号公報記載の技術が知られ
ている。この従来技術は、配線上にシリコンを堆積させ
、酸素雰囲気中で熱処理を施して銅−二酸化シリコン（
Ｃｕ−ＳｉＯ２）合金とする方法であり、Ｃｕ配線の酸
化の防止を図ったものである。
【０００５】また、この他に、特開平２−１２５４４７
号公報記載の従来方法が知られている。この方法は、銅
膜上面に数分子層のベンゾトリアゾールでなる酸化防止
膜を形成した後、その上にレジストパターンを形成して
イオンビームエッチングを行ない、その後加工された銅
膜の側面にもベンゾトリアゾールでなる酸化防止膜を形
成するという方法である。
号公報記載の従来方法が知られている。この方法は、銅
膜上面に数分子層のベンゾトリアゾールでなる酸化防止
膜を形成した後、その上にレジストパターンを形成して
イオンビームエッチングを行ない、その後加工された銅
膜の側面にもベンゾトリアゾールでなる酸化防止膜を形
成するという方法である。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来方法の前者にあっては、Ｃｕ配線中にＳｉＯ２
が含まれる構造となることや、Ｃｕ配線上に堆積させた
シリコンを酸素雰囲気中で熱処理するため、Ｃｕは酸素
と反応する機会が多くなり、完全にＣｕの酸化を防止し
得るものではなかった。
うな従来方法の前者にあっては、Ｃｕ配線中にＳｉＯ２
が含まれる構造となることや、Ｃｕ配線上に堆積させた
シリコンを酸素雰囲気中で熱処理するため、Ｃｕは酸素
と反応する機会が多くなり、完全にＣｕの酸化を防止し
得るものではなかった。
【０００７】また、従来方法の後者にあっては、Ｃｕ配
線表面に被着された数分子層のベンゾトリアゾールでな
る酸化防止膜は、有機物膜であるため、ＣＶＤ法による
絶縁膜の成長工程やアニール工程等の高温処理を経ると
部分的に膜が損なわれ易く、安定性を欠くため、有効な
酸化防止策となり得ないという問題点があった。
線表面に被着された数分子層のベンゾトリアゾールでな
る酸化防止膜は、有機物膜であるため、ＣＶＤ法による
絶縁膜の成長工程やアニール工程等の高温処理を経ると
部分的に膜が損なわれ易く、安定性を欠くため、有効な
酸化防止策となり得ないという問題点があった。
【０００８】本発明は、このような従来の問題点に着目
して創案されたものであって、銅配線の酸化を確実に防
止すると共に、銅配線中の銅原子が絶縁膜中に入ること
による絶縁膜の誘電率の劣化並びにリーク電流発生を防
止する銅配線の処理方法を得んとするものである。
して創案されたものであって、銅配線の酸化を確実に防
止すると共に、銅配線中の銅原子が絶縁膜中に入ること
による絶縁膜の誘電率の劣化並びにリーク電流発生を防
止する銅配線の処理方法を得んとするものである。
【０００９】
【課題を解決するための手段】そこで、本発明は、基板
上に選択的に形成された銅配線を、炭素を含むガス中で
処理し、前記銅配線表面に銅炭化物を形成することを、
その解決方法としている。
上に選択的に形成された銅配線を、炭素を含むガス中で
処理し、前記銅配線表面に銅炭化物を形成することを、
その解決方法としている。
【００１０】
【作用】基板上に選択的に形成された銅配線を、炭素を
含むガス中で処理することにより銅配線表面に薄く形成
された銅炭化物（炭化銅；ＣｕＣｘ）層は、銅配線の酸
化を防止する作用を有する。即ち、次工程で行なわれる
ＣＶＤ法による絶縁膜形成あるいはアニール工程を経て
も、銅配線表面の炭化銅層が酸素と銅の反応を防止する
銅配線は酸化されることはない。また、炭化銅層は、銅
配線中の銅が、銅配線を覆う絶縁膜中へ拡散するのを防
ぐ作用がある。このため、絶縁膜の誘電率劣化やリーク
電流の発生を防止することが可能となる。
含むガス中で処理することにより銅配線表面に薄く形成
された銅炭化物（炭化銅；ＣｕＣｘ）層は、銅配線の酸
化を防止する作用を有する。即ち、次工程で行なわれる
ＣＶＤ法による絶縁膜形成あるいはアニール工程を経て
も、銅配線表面の炭化銅層が酸素と銅の反応を防止する
銅配線は酸化されることはない。また、炭化銅層は、銅
配線中の銅が、銅配線を覆う絶縁膜中へ拡散するのを防
ぐ作用がある。このため、絶縁膜の誘電率劣化やリーク
電流の発生を防止することが可能となる。
【００１１】
【実施例】以下、本発明に係る銅配線の処理方法の詳細
を図面に示す実施例に基づいて説明する。
を図面に示す実施例に基づいて説明する。
【００１２】（第１実施例）本実施例は、銅配線を炭素
を含む雰囲気中に晒す工程においてプラズマ処理を用い
た例であり、図１〜図４を用いて説明する。
を含む雰囲気中に晒す工程においてプラズマ処理を用い
た例であり、図１〜図４を用いて説明する。
【００１３】炭素を含む雰囲気中に晒す工程において、
プラズマに晒す工程を用いた実施例を図１〜図４を参照
して説明する。まず、図１に示すように、絶縁膜１０上
に設けられているオーミック接触をとるための金属層１
１上に拡散バリアメタル層１２を形成する。ここでオミ
ック接触をとるための金属層１１としては、Ｔｉ，Ａｌ
，Ｐｔ，Ｗ，Ｃｏ，Ｈｆ，Ｚｒ，Ｍｏ及びそれらのシリ
サイドから選ばれる。また、拡散バリアメタル層１２と
してはＴｉ，Ｗ，Ｔａ，Ｚｒ，Ｈｆの窒化物・炭化物・
ホウ化物あるいはＷ，Ｔａから選ばれる。さらに拡散バ
リアメタル層１２上に銅配線としてのＣｕ合金層１３を
形成する。Ｃｕ合金の形成方法は、Ｃｕ合金をターゲッ
トとするＤＣマグネトロンスパッタにより行われる。 Ｃｕに添加する元素はＴｉ，Ｗ，Ｚｒ，Ａｇ，Ａｕ，Ａ
ｌ，Ｈｆ，Ｔａ，Ｍｏから選ばれ、二種以上の元素を組
み合わせてもよい。あるいは添加元素を含まない純銅で
もよい。
プラズマに晒す工程を用いた実施例を図１〜図４を参照
して説明する。まず、図１に示すように、絶縁膜１０上
に設けられているオーミック接触をとるための金属層１
１上に拡散バリアメタル層１２を形成する。ここでオミ
ック接触をとるための金属層１１としては、Ｔｉ，Ａｌ
，Ｐｔ，Ｗ，Ｃｏ，Ｈｆ，Ｚｒ，Ｍｏ及びそれらのシリ
サイドから選ばれる。また、拡散バリアメタル層１２と
してはＴｉ，Ｗ，Ｔａ，Ｚｒ，Ｈｆの窒化物・炭化物・
ホウ化物あるいはＷ，Ｔａから選ばれる。さらに拡散バ
リアメタル層１２上に銅配線としてのＣｕ合金層１３を
形成する。Ｃｕ合金の形成方法は、Ｃｕ合金をターゲッ
トとするＤＣマグネトロンスパッタにより行われる。 Ｃｕに添加する元素はＴｉ，Ｗ，Ｚｒ，Ａｇ，Ａｕ，Ａ
ｌ，Ｈｆ，Ｔａ，Ｍｏから選ばれ、二種以上の元素を組
み合わせてもよい。あるいは添加元素を含まない純銅で
もよい。
【００１４】以下に例としてオーミック接触をとるため
の金属層１１、拡散バリアメタル層１２、Ｃｕ合金層１
３の好ましい膜種，膜厚及び条件を記す。
の金属層１１、拡散バリアメタル層１２、Ｃｕ合金層１
３の好ましい膜種，膜厚及び条件を記す。
【００１５】まず、オーミック接触をとるための金属層
１１は、チタン膜を膜厚１５０Åに形成する。その形成
方法は、ＤＣマグネトロンスパッタ法を用いる。その条
件は、スパッタガスにアルゴン（Ａｒ）を用い、その流
量を４０ＳＣＣＭとし、出力１ｋＷ，圧力５ｍＴｏｒｒ
に設定する。
１１は、チタン膜を膜厚１５０Åに形成する。その形成
方法は、ＤＣマグネトロンスパッタ法を用いる。その条
件は、スパッタガスにアルゴン（Ａｒ）を用い、その流
量を４０ＳＣＣＭとし、出力１ｋＷ，圧力５ｍＴｏｒｒ
に設定する。
【００１６】次に、拡散バリアメタル層１２は、上記金
属層と同様に、ＤＣマグネトロンスパッタ法を用いて、
窒化チタン膜を１０００Åの膜厚に形成する。その条件
は、スパッタガスとしてＡｒ−６０％Ｎ２を５０ＳＣＣ
Ｍで流し、出力５ｋＷ，圧力５ｍＴｏｒｒに設定する。
属層と同様に、ＤＣマグネトロンスパッタ法を用いて、
窒化チタン膜を１０００Åの膜厚に形成する。その条件
は、スパッタガスとしてＡｒ−６０％Ｎ２を５０ＳＣＣ
Ｍで流し、出力５ｋＷ，圧力５ｍＴｏｒｒに設定する。
【００１７】また、Ｃｕ合金層１３は、やはりＤＣマグ
ネトロンスパッタ法を用いて、Ｃｕ膜を４０００Åの膜
厚に形成する。その条件は、スパッタガスとしアルゴン
（Ａｒ）を４０ＳＣＣＭで流し、出力５ｋＷ，圧力５ｍ
Ｔｏｒｒに設定する。
ネトロンスパッタ法を用いて、Ｃｕ膜を４０００Åの膜
厚に形成する。その条件は、スパッタガスとしアルゴン
（Ａｒ）を４０ＳＣＣＭで流し、出力５ｋＷ，圧力５ｍ
Ｔｏｒｒに設定する。
【００１８】次にフォトリソグラフィー技術を用いてＣ
ｕ合金層１３上に所定のレジストパターン１４を形成す
る。続いて図２に示す様に反応性イオンエッチング技術
を用いて前記オーミック接触をとるための金属層１１、
拡散バリアメタル層１２、Ｃｕ合金層１３を配線の形成
に加工する。Ｃｕのエッチング条件としては例えば、反
応ガスにＣＣｌ４−５０％Ｃｌ２を用いて圧力０．０２
Ｔｏｒｒ，ＲＦパワー２００Ｗ，基板温度３５０℃で行
なう。続いてレジスト剥離工程でレジスト１４を剥離す
ると図３に示すようになる。レジスト剥離工程ではＣｕ
の酸化を防ぐために低温でレジスト剥離が可能なダウン
フローアッシャーあるいはＲＩＥ装置を用いる。レジス
トアッシング条件として例えばダウンフローアッシャー
を用いて、Ｏ２流量２００ＳＣＣＭ，圧力１Ｔｏｒｒ，
μ波電力１．５ｋＷ，基板温度１２０℃で行なう。次に
、炭素雰囲気でプラズマに晒す工程を図５を参照して説
明する。
ｕ合金層１３上に所定のレジストパターン１４を形成す
る。続いて図２に示す様に反応性イオンエッチング技術
を用いて前記オーミック接触をとるための金属層１１、
拡散バリアメタル層１２、Ｃｕ合金層１３を配線の形成
に加工する。Ｃｕのエッチング条件としては例えば、反
応ガスにＣＣｌ４−５０％Ｃｌ２を用いて圧力０．０２
Ｔｏｒｒ，ＲＦパワー２００Ｗ，基板温度３５０℃で行
なう。続いてレジスト剥離工程でレジスト１４を剥離す
ると図３に示すようになる。レジスト剥離工程ではＣｕ
の酸化を防ぐために低温でレジスト剥離が可能なダウン
フローアッシャーあるいはＲＩＥ装置を用いる。レジス
トアッシング条件として例えばダウンフローアッシャー
を用いて、Ｏ２流量２００ＳＣＣＭ，圧力１Ｔｏｒｒ，
μ波電力１．５ｋＷ，基板温度１２０℃で行なう。次に
、炭素雰囲気でプラズマに晒す工程を図５を参照して説
明する。
【００１９】図５は、炭素雰囲気でプラズマを晒す工程
を行なうための装置である。図５において２１は真空室
、２２はウェーハ、２３は対向電極、２４は試料台、２
５はガス導入管、２６はターボ分子ポンプ、２７はＲＦ
電源、２８はヒータを示す。図３の基板（ウェーハ２２
）を真空室２１の試料台２４にセットし真空排気を行な
い、ガスを導入し所定の圧力に設定した後、ＲＦ電源２
７をＯＮにし対向電極２３と試料台２４の間にプラズマ
を発生する。このときの詳細な条件は一例として以下の
ようにする。
を行なうための装置である。図５において２１は真空室
、２２はウェーハ、２３は対向電極、２４は試料台、２
５はガス導入管、２６はターボ分子ポンプ、２７はＲＦ
電源、２８はヒータを示す。図３の基板（ウェーハ２２
）を真空室２１の試料台２４にセットし真空排気を行な
い、ガスを導入し所定の圧力に設定した後、ＲＦ電源２
７をＯＮにし対向電極２３と試料台２４の間にプラズマ
を発生する。このときの詳細な条件は一例として以下の
ようにする。
【００２０】（プラズマ生成条件）
○導入ガス及びその流量
メタン（ＣＨ４）…１００ＳＣＣＭ
○圧力…１Ｔｏｒｒ
○ＲＦパワー…４００Ｗ
○基板温度…２５０℃
上記条件で約３分の処理を行なうと図４に示すようにＣ
ｕ電線の表面はＣｕが炭素と反応し表面に炭化銅層１５
（ＣｕＣｘ）を約１５０Å形成する。ここで表面に形成
したＣｕＣｘの厚さは処理時間とともに増加する。
ｕ電線の表面はＣｕが炭素と反応し表面に炭化銅層１５
（ＣｕＣｘ）を約１５０Å形成する。ここで表面に形成
したＣｕＣｘの厚さは処理時間とともに増加する。
【００２１】（第２実施例）次に炭素を含む雰囲気中に
晒す工程において、加熱を行う第２実施例の説明をする
。図３に示したウェーハを真空アニール炉に導入し真空
ポンプで１×１０−７Ｔｏｒｒまで排気した後、以下の
条件で加熱処理を行なう。
晒す工程において、加熱を行う第２実施例の説明をする
。図３に示したウェーハを真空アニール炉に導入し真空
ポンプで１×１０−７Ｔｏｒｒまで排気した後、以下の
条件で加熱処理を行なう。
【００２２】（加熱条件）
○導入ガス…ＣＨ４
○圧力…３Ｔｏｒｒ
○温度…７００℃
上記条件で約３０分の加熱を行なうと第１実施例と同じ
く図４のようにＣｕ電線の表面はＣｕが炭素と反応し表
面に炭化銅（ＣｕＣｘ）層を約１５０Å形成する。ここ
で表面に形成したＣｕＣｘの厚さは加熱時間とともに増
加する。加熱温度としては４００℃〜９００℃の範囲で
あればよいが、７００℃位が好ましい。
く図４のようにＣｕ電線の表面はＣｕが炭素と反応し表
面に炭化銅（ＣｕＣｘ）層を約１５０Å形成する。ここ
で表面に形成したＣｕＣｘの厚さは加熱時間とともに増
加する。加熱温度としては４００℃〜９００℃の範囲で
あればよいが、７００℃位が好ましい。
【００２３】なお、本実施例においては、熱処理手段と
して真空アニール炉を用いたが、このような炉加熱の他
ＲＴＡ，ＥＬＡ等の手段を用いることも可能である。
して真空アニール炉を用いたが、このような炉加熱の他
ＲＴＡ，ＥＬＡ等の手段を用いることも可能である。
【００２４】以上、第１，第２実施例について説明した
が、本発明は、これに限定されるものではなく、構成の
要旨に付随する各種の設計変更が可能である。
が、本発明は、これに限定されるものではなく、構成の
要旨に付随する各種の設計変更が可能である。
【００２５】
【発明の効果】以上の説明より明らかなように、本発明
に係る銅配線の処理方法によれば、銅配線の表面に銅炭
化物である炭化銅層が形成されるため、銅配線の酸化を
防止できる効果がある。また、形成された炭化銅層によ
り、銅配線から絶縁膜側へ銅原子が拡散するのを防止で
き、絶縁膜の誘電率劣化やリーク電流の発生を防止する
効果がある。
に係る銅配線の処理方法によれば、銅配線の表面に銅炭
化物である炭化銅層が形成されるため、銅配線の酸化を
防止できる効果がある。また、形成された炭化銅層によ
り、銅配線から絶縁膜側へ銅原子が拡散するのを防止で
き、絶縁膜の誘電率劣化やリーク電流の発生を防止する
効果がある。
【００２６】このため、銅配線を超ＬＳＩの配線に適用
することが達成できる効果がある。
することが達成できる効果がある。
【図１】本発明の第１実施例の工程を示す断面図。
【図２】本発明の第１実施例の工程を示す断面図。
【図３】本発明の第１実施例の工程を示す断面図。
【図４】本発明の第１実施例の工程を示す断面図。
【図５】本発明の第１実施例に用いたプラズマ処理装置
の説明図。
の説明図。
１０…絶縁膜、１１…金属層、１２…拡散バリアメタル
、１３…Ｃｕ合金層、１４…レジストパターン、１５…
炭化銅層。
、１３…Ｃｕ合金層、１４…レジストパターン、１５…
炭化銅層。
Claims (3)
- 【請求項１】 基板上に選択的に形成された銅配線を
、炭素を含むガス中で処理し、前記銅配線表面に銅炭化
物を形成することを特徴とする銅配線の処理方法。 - 【請求項２】 前記処理は熱処理である請求項１記載
に係る銅配線の処理方法。 - 【請求項３】 前記処理はプラズマ処理である請求項
１記載に係る銅配線の処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12416791A JPH04350937A (ja) | 1991-05-29 | 1991-05-29 | 銅配線の処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12416791A JPH04350937A (ja) | 1991-05-29 | 1991-05-29 | 銅配線の処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04350937A true JPH04350937A (ja) | 1992-12-04 |
Family
ID=14878610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12416791A Pending JPH04350937A (ja) | 1991-05-29 | 1991-05-29 | 銅配線の処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04350937A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2795746A1 (fr) * | 1999-07-01 | 2001-01-05 | Commissariat Energie Atomique | Procede de depot d'un materiau dielectrique a base de silicium sur du cuivre |
| US6482741B1 (en) | 1997-06-25 | 2002-11-19 | Nec Corporation | Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method fabricating the same |
| US6566261B2 (en) | 2000-09-07 | 2003-05-20 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2012531519A (ja) * | 2009-06-24 | 2012-12-10 | サード ミレニアム メタルズ エル エル シー | 銅−炭素組成物 |
| CN105432154A (zh) * | 2013-07-29 | 2016-03-23 | 费罗公司 | 形成导电迹线的方法 |
-
1991
- 1991-05-29 JP JP12416791A patent/JPH04350937A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482741B1 (en) | 1997-06-25 | 2002-11-19 | Nec Corporation | Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method fabricating the same |
| US6486559B1 (en) | 1997-06-25 | 2002-11-26 | Nec Corporation | Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method of fabricating the same |
| FR2795746A1 (fr) * | 1999-07-01 | 2001-01-05 | Commissariat Energie Atomique | Procede de depot d'un materiau dielectrique a base de silicium sur du cuivre |
| US6566261B2 (en) | 2000-09-07 | 2003-05-20 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6828684B2 (en) | 2000-09-07 | 2004-12-07 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| CN100416817C (zh) * | 2000-09-07 | 2008-09-03 | 株式会社东芝 | 半导体装置及其制造方法 |
| JP2012531519A (ja) * | 2009-06-24 | 2012-12-10 | サード ミレニアム メタルズ エル エル シー | 銅−炭素組成物 |
| CN105432154A (zh) * | 2013-07-29 | 2016-03-23 | 费罗公司 | 形成导电迹线的方法 |
| JP2016535924A (ja) * | 2013-07-29 | 2016-11-17 | フエロ コーポレーション | 導電トレースを形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3584054B2 (ja) | 半導体装置及びその製造方法 | |
| KR0172772B1 (ko) | 반도체 장치의 확산장벽용 산화루테늄막 형성 방법 | |
| US6554914B1 (en) | Passivation of copper in dual damascene metalization | |
| JP4302231B2 (ja) | 銅相互接続構造の形成方法 | |
| US5766379A (en) | Passivated copper conductive layers for microelectronic applications and methods of manufacturing same | |
| US6255733B1 (en) | Metal-alloy interconnections for integrated circuits | |
| US6319842B1 (en) | Method of cleansing vias in semiconductor wafer having metal conductive layer | |
| JPH0581664B2 (ja) | ||
| JP4355039B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0587173B2 (ja) | ||
| US6174823B1 (en) | Methods of forming a barrier layer | |
| JPH06216263A (ja) | 半導体装置の配線層形成方法 | |
| JPH04259242A (ja) | 半導体装置の製造方法 | |
| CN100416817C (zh) | 半导体装置及其制造方法 | |
| US5494860A (en) | Two step annealing process for decreasing contact resistance | |
| JPH04354133A (ja) | 銅配線の形成方法 | |
| US7939421B2 (en) | Method for fabricating integrated circuit structures | |
| CN1125484C (zh) | 在半导体芯片上形成保护层的方法 | |
| Colgan | Selective CVD-W for capping damascene Cu lines | |
| JPH06232098A (ja) | 酸化防止方法およびドライエッチング方法 | |
| KR100365061B1 (ko) | 반도체소자및반도체소자제조방법 | |
| JPH10321606A (ja) | 配線形成方法 | |
| CN101036230A (zh) | 在形成硅化镍之前对硅进行的处理 | |
| JPH03132022A (ja) | 半導体装置の製造方法およびその装置 | |
| JPH07273120A (ja) | 半導体基板の処理方法 |