JPH0435099B2 - - Google Patents
Info
- Publication number
- JPH0435099B2 JPH0435099B2 JP59185115A JP18511584A JPH0435099B2 JP H0435099 B2 JPH0435099 B2 JP H0435099B2 JP 59185115 A JP59185115 A JP 59185115A JP 18511584 A JP18511584 A JP 18511584A JP H0435099 B2 JPH0435099 B2 JP H0435099B2
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- memory
- character
- line
- character code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Facsimiles In General (AREA)
- Facsimile Image Signal Circuits (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、フアクシミリ変換装置に関する。特
に、文字コードで表現されている文書を白黒二値
のパタン画信号に変換し、このパタン画信号を符
号化してフアクシミリ端末に出力するフアクシミ
リ応答変換装置に関する。
に、文字コードで表現されている文書を白黒二値
のパタン画信号に変換し、このパタン画信号を符
号化してフアクシミリ端末に出力するフアクシミ
リ応答変換装置に関する。
フアクシミリ応答変換装置は、例えば
JISC6226のような文字コードで表現されている
文書（コード化画信号）を、白黒二値のドツトマ
トリクスで表されたパタン画信号に変換し、さら
にこのパタン画信号を符号化して、フアクシミリ
端末に出力する。これにより、文書による情報を
フアクシミリ端末に出力することができる。
JISC6226のような文字コードで表現されている
文書（コード化画信号）を、白黒二値のドツトマ
トリクスで表されたパタン画信号に変換し、さら
にこのパタン画信号を符号化して、フアクシミリ
端末に出力する。これにより、文書による情報を
フアクシミリ端末に出力することができる。
従来のフアクシミリ応答変換装置は、以下のよ
うにしてコード化画信号をパタン画信号に変換し
ている。まず、文字パタンメモリが文字パタンを
記憶し、入力された文字コードに対応する文字パ
タンを出力する。この文字パタンは、コード化画
信号の行単位で行メモリに記憶される。この行メ
モリに記憶された内容は、フアクシミリの走査線
単位で、モデイフアイドハフマン符号化によりフ
アクシミリ信号に変換される。
うにしてコード化画信号をパタン画信号に変換し
ている。まず、文字パタンメモリが文字パタンを
記憶し、入力された文字コードに対応する文字パ
タンを出力する。この文字パタンは、コード化画
信号の行単位で行メモリに記憶される。この行メ
モリに記憶された内容は、フアクシミリの走査線
単位で、モデイフアイドハフマン符号化によりフ
アクシミリ信号に変換される。
このような従来のフアクシミリ応答変換装置で
は、符号化の処理時間を短縮する目的で、一走査
線のパタン画信号が空白である場合に、これに対
応する符号化画信号（白ライン符号）を出力して
いる。
は、符号化の処理時間を短縮する目的で、一走査
線のパタン画信号が空白である場合に、これに対
応する符号化画信号（白ライン符号）を出力して
いる。
しかし、従来のフアクシミリ応答変換装置は、
一行分の文字コードが全て空白であることを検出
することができなかつた。このため、符号化の処
理速度を短縮できる白ライン符号化を、一走査線
毎に符号化しなければならず、空白行の符号化に
有効に利用できない欠点があつた。
一行分の文字コードが全て空白であることを検出
することができなかつた。このため、符号化の処
理速度を短縮できる白ライン符号化を、一走査線
毎に符号化しなければならず、空白行の符号化に
有効に利用できない欠点があつた。
本発明は、以上の欠点を解決し、符号化の処理
速度を短縮することのできるフアクシミリ応答変
換装置を提供することを目的とする。
速度を短縮することのできるフアクシミリ応答変
換装置を提供することを目的とする。
本発明フアクシミリ応答変換装置は、外部から
文字コードを入力する手段と、この手段により入
力された文字コードがアドレス入力に与えられ、
そのアドレスには文字コードに対応する白黒二値
のパタン画信号があらかじめ記録された文字パタ
ンメモリと、この文字パタンメモリが出力したパ
タン画信号を文字コードの行単位で記憶する行メ
モリと、この行メモリに記憶されたパタン画信号
をフアクシミリの走査線単位に読み出して符号化
する符号化回路と、上記文字パタンメモリと上記
行メモリと上記符号化回路とを制御する制御回路
とを備えたフアクシミリ応答変換装置において、
上記制御回路は、上記入力する手段から入力され
た文字コードの一行分が全て空白であることを検
出する手段を含み、上記符号化回路は、上記検出
する手段の出力により、一行分の走査線数分が空
白であることに対応する符号化画信号を出力する
手段を含むことを特徴とする。
文字コードを入力する手段と、この手段により入
力された文字コードがアドレス入力に与えられ、
そのアドレスには文字コードに対応する白黒二値
のパタン画信号があらかじめ記録された文字パタ
ンメモリと、この文字パタンメモリが出力したパ
タン画信号を文字コードの行単位で記憶する行メ
モリと、この行メモリに記憶されたパタン画信号
をフアクシミリの走査線単位に読み出して符号化
する符号化回路と、上記文字パタンメモリと上記
行メモリと上記符号化回路とを制御する制御回路
とを備えたフアクシミリ応答変換装置において、
上記制御回路は、上記入力する手段から入力され
た文字コードの一行分が全て空白であることを検
出する手段を含み、上記符号化回路は、上記検出
する手段の出力により、一行分の走査線数分が空
白であることに対応する符号化画信号を出力する
手段を含むことを特徴とする。
本発明フアクシミリ応答変換装置は、制御回路
が空白コードの検出を行い、一行分の文字コード
が全て空白の場合には、符号化回路に白ライン符
号化を指示する。
が空白コードの検出を行い、一行分の文字コード
が全て空白の場合には、符号化回路に白ライン符
号化を指示する。
〔実施例〕
次に、実施例を参照して本発明を詳細に説明す
る。
る。
第１図は、本発明実施例フアクシミリ応答変換
装置の要部ブロツク構成図である。
装置の要部ブロツク構成図である。
入出力端子１は入出力インタフエース２に接続
される。入出力インタフエース２、文字パタンメ
モリ３、行メモリ４、制御回路５および符号化回
路６は、バス７に接続される。
される。入出力インタフエース２、文字パタンメ
モリ３、行メモリ４、制御回路５および符号化回
路６は、バス７に接続される。
入出力端子１には、文字コードを含むコード化
画信号が入力される。入出力インタフエース２
は、このコード化画信号をバス７に送出する。文
字パタンメモリ３は、あらかじめ文字コードに対
応する白黒二値のドツトマトリクスで表されたパ
タン画信号を記憶しており、アドレス入力に与え
られた文字コードに対応するパタン画信号をバス
７に出力する。行メモリ４は、文字パタンメモリ
３が出力したパタン画信号を、行単位で記憶す
る。符号化回路６は、行メモリ４に記憶されたパ
タン画信号を、フアクシミリの走査線単位で読み
出し、モデイフアイドハフマン符号に変換する。
制御回路５は、入出力インタフエース２、文字パ
タンメモリ３、行メモリ４および符号化回路６を
制御する。バス７は、各部への制御信号の伝達や
データ転送を行う。
画信号が入力される。入出力インタフエース２
は、このコード化画信号をバス７に送出する。文
字パタンメモリ３は、あらかじめ文字コードに対
応する白黒二値のドツトマトリクスで表されたパ
タン画信号を記憶しており、アドレス入力に与え
られた文字コードに対応するパタン画信号をバス
７に出力する。行メモリ４は、文字パタンメモリ
３が出力したパタン画信号を、行単位で記憶す
る。符号化回路６は、行メモリ４に記憶されたパ
タン画信号を、フアクシミリの走査線単位で読み
出し、モデイフアイドハフマン符号に変換する。
制御回路５は、入出力インタフエース２、文字パ
タンメモリ３、行メモリ４および符号化回路６を
制御する。バス７は、各部への制御信号の伝達や
データ転送を行う。
第２図は、制御回路５による動作を示す流れ図
である。この図は、一行分のコード化画信号をパ
タン画信号に変換する動作を示す。
である。この図は、一行分のコード化画信号をパ
タン画信号に変換する動作を示す。
制御回路５は、一行分のコード化画信号のパタ
ン画信号への変換を開始するときに、行メモリ４
をクリアし、空白コード数を「０」にする。
ン画信号への変換を開始するときに、行メモリ４
をクリアし、空白コード数を「０」にする。
この後に制御回路５は、入出力インタフエース
２を介してコード化画信号を入力する。コード化
画信号の文字コードが空白コードでない場合に
は、この文字コードを文字パタンメモリ３に送出
してパタン画信号を読み出し、このパタン画信号
を行メモリ４に書き込む。この書き込みのアドレ
ス指定は、フアクシミリの走査方向の順に行われ
る。コード化画信号が空白コードの場合には、制
御回路５は、このコード化画信号を文字パタンメ
モリ３に送出せず、行メモリ４のアドレスポイン
タを一つ分だけ進め、空白コード数を計数する。
以上の動作を、一行分のコード化画信号について
実行する。
２を介してコード化画信号を入力する。コード化
画信号の文字コードが空白コードでない場合に
は、この文字コードを文字パタンメモリ３に送出
してパタン画信号を読み出し、このパタン画信号
を行メモリ４に書き込む。この書き込みのアドレ
ス指定は、フアクシミリの走査方向の順に行われ
る。コード化画信号が空白コードの場合には、制
御回路５は、このコード化画信号を文字パタンメ
モリ３に送出せず、行メモリ４のアドレスポイン
タを一つ分だけ進め、空白コード数を計数する。
以上の動作を、一行分のコード化画信号について
実行する。
一行分の変換動作が終了すると、この一行のコ
ード化画信号の文字コード数と、空白コード数と
を比較する。これらの数が一致した場合には、符
号化回路６に一行分の走査線数の白ライン符号化
を指示する。一致しない場合には、行メモリ４か
らフアクシミリの走査線単位でパタン画信号を読
み出し、符号化回路６に符号化を指示する。
ード化画信号の文字コード数と、空白コード数と
を比較する。これらの数が一致した場合には、符
号化回路６に一行分の走査線数の白ライン符号化
を指示する。一致しない場合には、行メモリ４か
らフアクシミリの走査線単位でパタン画信号を読
み出し、符号化回路６に符号化を指示する。
フアクシミリの走査線あたり1728ビツト（216
バイト）のパタン画信号を符号化する場合に、従
来例のフアクシミリ応答変換装置でパタン画信号
を符号化すると、符号化回路６は、行メモリ４か
らこのパタン画信号を読み出し、空白のランレン
グスを計数し、この後にモデイフアイドハフマン
符号に変換する必要があつた。これに対して、本
発明のフアクシミリ応答変換装置は、制御回路５
が符号化回路６に白ライン符号化の指示を行うだ
けでよい。
バイト）のパタン画信号を符号化する場合に、従
来例のフアクシミリ応答変換装置でパタン画信号
を符号化すると、符号化回路６は、行メモリ４か
らこのパタン画信号を読み出し、空白のランレン
グスを計数し、この後にモデイフアイドハフマン
符号に変換する必要があつた。これに対して、本
発明のフアクシミリ応答変換装置は、制御回路５
が符号化回路６に白ライン符号化の指示を行うだ
けでよい。
〔発明の効果〕
以上説明したように、本発明のフアクシミリ応
答変換装置は、一行の文字コードが全て空白コー
ドである場合の符号化処理を、大幅に短縮するこ
とができる効果がある。したがつて、文書による
情報を高速でフアクシミリ端末に出力することが
可能となり、フアクシミリのデータ通信への応用
に大きな効果がある。
答変換装置は、一行の文字コードが全て空白コー
ドである場合の符号化処理を、大幅に短縮するこ
とができる効果がある。したがつて、文書による
情報を高速でフアクシミリ端末に出力することが
可能となり、フアクシミリのデータ通信への応用
に大きな効果がある。
第１図は本発明実施例フアクシミリ応答変換装
置の要部ブロツク構成図。第２図は制御回路によ
る一行分のコード化画信号をパタン画信号に変換
する動作の流れ図。 １……入出力端子、２……入出力インタフエー
ス、３……文字パタンメモリ、４……行メモリ、
５……制御回路、６……符号化回路、７……バ
ス。
置の要部ブロツク構成図。第２図は制御回路によ
る一行分のコード化画信号をパタン画信号に変換
する動作の流れ図。 １……入出力端子、２……入出力インタフエー
ス、３……文字パタンメモリ、４……行メモリ、
５……制御回路、６……符号化回路、７……バ
ス。
Claims (1)
- 【特許請求の範囲】 １ 外部から文字コードを入力する手段と、 この手段により入力された文字コードがアドレ
ス入力に与えられ、そのアドレスには文字コード
に対応する白黒二値のパタン画信号があらかじめ
記録された文字パタンメモリと、 この文字パタンメモリが出力したパタン画信号
を文字コードの行単位で記憶する行メモリと、 この行メモリに記憶されたパタン画信号をフア
クシミリの走査線単位に読み出して符号化する符
号化回路と、 上記文字パタンメモリと上記行メモリと上記符
号化回路とを制御する制御回路と を備えたフアクシミリ応答変換装置において、 上記制御回路は、上記入力する手段から入力さ
れた文字コードの一行分が全て空白であることを
検出する手段を含み、 上記符号化回路は、上記検出する手段の出力に
より、文字コードで一行分に対応する複数の走査
線が空白であることに対応する符号化画信号を出
力する手段を含む ことを特徴とするフアクシミリ応答変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59185115A JPS6163147A (ja) | 1984-09-04 | 1984-09-04 | ファクシミリ応答変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59185115A JPS6163147A (ja) | 1984-09-04 | 1984-09-04 | ファクシミリ応答変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6163147A JPS6163147A (ja) | 1986-04-01 |
| JPH0435099B2 true JPH0435099B2 (ja) | 1992-06-10 |
Family
ID=16165121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59185115A Granted JPS6163147A (ja) | 1984-09-04 | 1984-09-04 | ファクシミリ応答変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6163147A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58205365A (ja) * | 1982-05-25 | 1983-11-30 | Fujitsu Ltd | フアイル転送方式 |
-
1984
- 1984-09-04 JP JP59185115A patent/JPS6163147A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6163147A (ja) | 1986-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59178077A (ja) | ２値画像のデ−タ圧縮方法 | |
| GB2175769A (en) | Processing image data | |
| JPH0435099B2 (ja) | ||
| KR940011392B1 (ko) | G4 팩시밀리의 화상 입력부 장치 | |
| JPS6163148A (ja) | フアクシミリ応答変換装置 | |
| JPS586345B2 (ja) | フクゴウカソウチ | |
| JP2917367B2 (ja) | 文字認識装置 | |
| JPS6131886B2 (ja) | ||
| JPS59127462A (ja) | フアクシミリ装置 | |
| JPS6329333Y2 (ja) | ||
| JPS61173528A (ja) | モデイフアイドハフマン符号の符号化装置 | |
| US4623875A (en) | Coding device for image processing apparatus | |
| JPS5970074A (ja) | フアクシミリ送信機 | |
| JPH03136575A (ja) | ファクシミリ符号器 | |
| JP2689745B2 (ja) | 符号化データの伝送処理方法 | |
| JPS61208371A (ja) | 画像デ−タの圧縮符号化回路 | |
| JP2790755B2 (ja) | ファクシミリ装置 | |
| JPS6294077A (ja) | 画像デ−タの伝送装置 | |
| JP2995740B2 (ja) | ファクシミリ画像密度変換装置 | |
| JP2868214B2 (ja) | 画線付加装置 | |
| JPH02119463A (ja) | データ転送制御装置 | |
| JPS6162274A (ja) | 適応形バツフアメモリ制御装置 | |
| JPH02129784A (ja) | Ｉｃカード | |
| JPS6028429B2 (ja) | フアクシミリ信号分割符号化装置 | |
| JPH031868B2 (ja) |