JPH04351007A - 寄生容量に依存しない発振回路 - Google Patents
寄生容量に依存しない発振回路Info
- Publication number
- JPH04351007A JPH04351007A JP3307131A JP30713191A JPH04351007A JP H04351007 A JPH04351007 A JP H04351007A JP 3307131 A JP3307131 A JP 3307131A JP 30713191 A JP30713191 A JP 30713191A JP H04351007 A JPH04351007 A JP H04351007A
- Authority
- JP
- Japan
- Prior art keywords
- node
- output
- voltage
- circuit
- comparator circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 37
- 230000003071 parasitic effect Effects 0.000 title abstract description 49
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 38
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は発振回路に関し、さらに
特定すれば、寄生容量の存在によって変更されない動作
周波数を有する発振回路に関する。
特定すれば、寄生容量の存在によって変更されない動作
周波数を有する発振回路に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】発振
回路には多数の応用があり、あらゆる産業において広く
使用されている。発振回路の発振周波数（ＦＯＳＣ ）
は、通例、その発振回路において使用される発振用コ
ンデンサの関数である。ただし、全部ではないにしても
大部分の発振回路の発振周波数も、通例、発振用コンデ
ンサの一方または両方の端子に存在する寄生容量の関数
である。 さらに、そのような寄生容量は、通例、発振用コンデン
サと並列に結合されるので、発振用コンデンサの容量に
直接に加えられる。このように、寄生容量が発振回路の
発振周波数を実質的に変更させることがある。
回路には多数の応用があり、あらゆる産業において広く
使用されている。発振回路の発振周波数（ＦＯＳＣ ）
は、通例、その発振回路において使用される発振用コ
ンデンサの関数である。ただし、全部ではないにしても
大部分の発振回路の発振周波数も、通例、発振用コンデ
ンサの一方または両方の端子に存在する寄生容量の関数
である。 さらに、そのような寄生容量は、通例、発振用コンデン
サと並列に結合されるので、発振用コンデンサの容量に
直接に加えられる。このように、寄生容量が発振回路の
発振周波数を実質的に変更させることがある。
【０００３】このため、寄生容量に依存しない発振周波
数を有する発振回路を求める必要性が存在する。
数を有する発振回路を求める必要性が存在する。
【０００４】したがって、本発明の目的は、改良された
発振回路を提供することである。
発振回路を提供することである。
【０００５】本発明の別の目的は、寄生容量に依存しな
い発振周波数を有する発振回路を提供することである。
い発振周波数を有する発振回路を提供することである。
【０００６】本発明の別の目的は、発振回路中における
寄生容量の存在によって実質的に変更されない発振周波
数を有する発振回路を提供することである。
寄生容量の存在によって実質的に変更されない発振周波
数を有する発振回路を提供することである。
【０００７】
【課題を解決するための手段】本発明の上記およびその
他の目的を達成するために、ノードに結合される第１入
力、基準電圧が与えられる端子に結合される第２入力、
および、出力を有する比較器回路；比較器回路の第１入
力と比較器回路の出力との間に結合されるコンデンサ；
および、比較器回路の出力が第１論理状態であるときは
ノードに電流を流し込むことによってコンデンサを充電
し、また、比較器回路の出力が第２論理状態であるとき
はノードから電流を引出すことによってコンデンサを放
電するために比較器回路の出力に応答する切換え可能な
電流回路から構成される発振回路が提供される。
他の目的を達成するために、ノードに結合される第１入
力、基準電圧が与えられる端子に結合される第２入力、
および、出力を有する比較器回路；比較器回路の第１入
力と比較器回路の出力との間に結合されるコンデンサ；
および、比較器回路の出力が第１論理状態であるときは
ノードに電流を流し込むことによってコンデンサを充電
し、また、比較器回路の出力が第２論理状態であるとき
はノードから電流を引出すことによってコンデンサを放
電するために比較器回路の出力に応答する切換え可能な
電流回路から構成される発振回路が提供される。
【０００８】
【実施例】図１を参照して、ノード１３に結合される第
１入力を有する比較器回路１２から構成される本発明の
発振回路１０の部分概略図が示されている。ノード１３
は、動作電位ＶＣＣが与えられる第１供給電圧端子に、
電流源１４を介して結合される。さらに、ノード１３は
、また、容量１６の第１端子とスイッチ１８の第１端子
とに結合される。比較器回路１２の第２入力は、基準電
圧ＶＲＥＦ が与えられる端子１９に結合される。最後
に、比較器回路１２の出力は、容量１６の第２端子とバ
ッファ回路２０の入力とに結合される。バッファ回路２
０の出力はスイッチ１８の制御入力に結合され、スイッ
チ１８の第２端子は、電流源２２を介して接地される。 さらに、容量１６に結合された寄生容量２４， ２６が
示される。特に、寄生容量２４はコンデンサ１６の第１
端子と接地との間に結合され、一方、寄生容量２６はコ
ンデンサ１６の第２端子と接地との間に結合される。
１入力を有する比較器回路１２から構成される本発明の
発振回路１０の部分概略図が示されている。ノード１３
は、動作電位ＶＣＣが与えられる第１供給電圧端子に、
電流源１４を介して結合される。さらに、ノード１３は
、また、容量１６の第１端子とスイッチ１８の第１端子
とに結合される。比較器回路１２の第２入力は、基準電
圧ＶＲＥＦ が与えられる端子１９に結合される。最後
に、比較器回路１２の出力は、容量１６の第２端子とバ
ッファ回路２０の入力とに結合される。バッファ回路２
０の出力はスイッチ１８の制御入力に結合され、スイッ
チ１８の第２端子は、電流源２２を介して接地される。 さらに、容量１６に結合された寄生容量２４， ２６が
示される。特に、寄生容量２４はコンデンサ１６の第１
端子と接地との間に結合され、一方、寄生容量２６はコ
ンデンサ１６の第２端子と接地との間に結合される。
【０００９】解析に際しては、先ず、寄生容量２４，
２６が存在しないと仮定し、ノード１３における電圧が
電圧ＶＲＥＦ より実質的に低いため、比較器回路１２
の出力が論理低の状態であることが確認される初期始動
点を仮定する。したがって、バッファ回路２０の出力は
スイッチ１８の制御出力において論理低状態になり、そ
の結果、スイッチ１８が開放状態にあり、電流源２２が
ノード１３との結合から切離されていることが理解され
る。電流源１４は、電流をノード１３中へ流し込むこと
によってコンデンサ１６を充電する役を果たす。さらに
、電流源１４によるコンデンサ１６の充電は、時間の経
過とともにノード１３における電圧を直線状に上昇させ
、図２に示された通りセグメント３０を作る。図２にお
いて、細い線の波形は、寄生容量が存在しないと仮定し
た場合に発振回路１０のノード１３において発生する電
圧波形のグラフである。図２の太い線の電圧波形は、寄
生容量がコンデンサ１６と実質的に等しい場合にノード
１３において発生する波形を示す。図２の太い線の電圧
波形については後で説明する。
２６が存在しないと仮定し、ノード１３における電圧が
電圧ＶＲＥＦ より実質的に低いため、比較器回路１２
の出力が論理低の状態であることが確認される初期始動
点を仮定する。したがって、バッファ回路２０の出力は
スイッチ１８の制御出力において論理低状態になり、そ
の結果、スイッチ１８が開放状態にあり、電流源２２が
ノード１３との結合から切離されていることが理解され
る。電流源１４は、電流をノード１３中へ流し込むこと
によってコンデンサ１６を充電する役を果たす。さらに
、電流源１４によるコンデンサ１６の充電は、時間の経
過とともにノード１３における電圧を直線状に上昇させ
、図２に示された通りセグメント３０を作る。図２にお
いて、細い線の波形は、寄生容量が存在しないと仮定し
た場合に発振回路１０のノード１３において発生する電
圧波形のグラフである。図２の太い線の電圧波形は、寄
生容量がコンデンサ１６と実質的に等しい場合にノード
１３において発生する波形を示す。図２の太い線の電圧
波形については後で説明する。
【００１０】ノード１３における電圧がＶＲＥＦ を超
過する電圧まで充電すると、比較器回路１２の出力は初
期論理低電圧レベルＶＬから論理高電圧レベルＶＨ に
切換わる。 ＶＬは比較器回路１２に関する論理低電圧レベルを示し
、一方、ＶＨ は比較器回路１２に関する論理高電圧レ
ベルを示す。したがって、コンデンサ１６の第２端子の
電圧は電圧差（ＶＨ −ＶＬ ）に実質的に等しい電圧
まで上昇し終わっている。さらに、コンデンサ１６両端
の電圧は瞬時に変化することができないのであるから、
ノード１３における電圧も電圧差（ＶＨ −ＶＬ ）に
実質的に等しい電位だけ上昇する。別の方法で説明する
と、ノード１３における電圧は、初期電圧ＶＲＥＦ か
ら、電圧｛ＶＲＥＦ ＋（ＶＨ −ＶＬ ）｝に実質的
に等しい電圧まで上昇する。ノード１３において発生す
るこの鋭い電圧上昇が、図２のセグメント３２によって
示される。さらに、比較器回路１２の出力において生じ
る論理高電圧レベルはバッファ回路２０を介して伝えら
れ、スイッチ１８の制御入力に論理高を提供することに
より、スイッチ１８を導通させる。スイッチ１８が導通
すると、電流源２２はノード１３に結合される。望まし
い実施例として、電流源２２は、電流源１４が提供する
電流よりも実質的に大きい電流を提供する。したがって
、電流源２２がノード１３に結合されると、電流源２２
，１４は、ともに、ノード１３から電流を引き出す役を
果たすことによってコンデンサ１６を放電し、その場合
の電流は、電流源２２が提供する電流から電流源１４が
提供する電流を減じた電流、すなわち、（Ｉ２２−Ｉ１
４）に実質的に等しい。故に、図２に示されている通り
、ノード１３は電圧を直線状に低下させることにより、
セグメント３４を作る。
過する電圧まで充電すると、比較器回路１２の出力は初
期論理低電圧レベルＶＬから論理高電圧レベルＶＨ に
切換わる。 ＶＬは比較器回路１２に関する論理低電圧レベルを示し
、一方、ＶＨ は比較器回路１２に関する論理高電圧レ
ベルを示す。したがって、コンデンサ１６の第２端子の
電圧は電圧差（ＶＨ −ＶＬ ）に実質的に等しい電圧
まで上昇し終わっている。さらに、コンデンサ１６両端
の電圧は瞬時に変化することができないのであるから、
ノード１３における電圧も電圧差（ＶＨ −ＶＬ ）に
実質的に等しい電位だけ上昇する。別の方法で説明する
と、ノード１３における電圧は、初期電圧ＶＲＥＦ か
ら、電圧｛ＶＲＥＦ ＋（ＶＨ −ＶＬ ）｝に実質的
に等しい電圧まで上昇する。ノード１３において発生す
るこの鋭い電圧上昇が、図２のセグメント３２によって
示される。さらに、比較器回路１２の出力において生じ
る論理高電圧レベルはバッファ回路２０を介して伝えら
れ、スイッチ１８の制御入力に論理高を提供することに
より、スイッチ１８を導通させる。スイッチ１８が導通
すると、電流源２２はノード１３に結合される。望まし
い実施例として、電流源２２は、電流源１４が提供する
電流よりも実質的に大きい電流を提供する。したがって
、電流源２２がノード１３に結合されると、電流源２２
，１４は、ともに、ノード１３から電流を引き出す役を
果たすことによってコンデンサ１６を放電し、その場合
の電流は、電流源２２が提供する電流から電流源１４が
提供する電流を減じた電流、すなわち、（Ｉ２２−Ｉ１
４）に実質的に等しい。故に、図２に示されている通り
、ノード１３は電圧を直線状に低下させることにより、
セグメント３４を作る。
【００１１】ノード１３における電圧は、ノード１３の
電圧が電圧ＶＲＥＦ 未満に低下することによって比較
器回路１２の出力を論理高状態（ＶＨ ）から論理低状
態（ＶＬ ）に切換えるまで低下する。故に、コンデン
サ１６の第２端子の電圧は、電圧差（ＶＨ −ＶＬ ）
に実質的に等しい電圧まで低下する。上述の通り、コン
デンサ１６両端の電圧は瞬時に変化することができない
ので、ノード１３における電圧も電圧差（ＶＨ −ＶＬ
）に実質的に等しい電位だけ低下する。別の方法で説
明すると、ノード１３における電圧は、初期電圧ＶＲＥ
Ｆ から、電圧｛ＶＲＥＦ −（ＶＨ −ＶＬ ）｝に
実質的に等しい電圧まで低下する。ノード１３において
生じるこの鋭い瞬間的な電圧低下は、図２のセグメント
３６によって示される。その上、比較器回路１２の出力
に存在する論理低はバッファ回路２０を介して伝えられ
、スイッチ１８の制御入力において論理低を提供するこ
とにより、スイッチ１８を再び開放する。スイッチ１８
が開放すると電流源２２とノード１３の結合は再び解除
され、上記サイクルが再び開始される。すなわち、電流
源１４が再び電流をノード１３に流し込むことによって
ノード１３を充電し、図２に示されている通り、セグメ
ント３８を作る。 図２に示されている通り、セグメント３０， ３２，
３４，３６は、ノード１３において発生する電圧波形の
１期間を構成する。さらに、セグメント３８は、図示さ
れている通り、時間的に実質的に１期間後に発生するこ
とを除き、セグメント３０と同一である。
電圧が電圧ＶＲＥＦ 未満に低下することによって比較
器回路１２の出力を論理高状態（ＶＨ ）から論理低状
態（ＶＬ ）に切換えるまで低下する。故に、コンデン
サ１６の第２端子の電圧は、電圧差（ＶＨ −ＶＬ ）
に実質的に等しい電圧まで低下する。上述の通り、コン
デンサ１６両端の電圧は瞬時に変化することができない
ので、ノード１３における電圧も電圧差（ＶＨ −ＶＬ
）に実質的に等しい電位だけ低下する。別の方法で説
明すると、ノード１３における電圧は、初期電圧ＶＲＥ
Ｆ から、電圧｛ＶＲＥＦ −（ＶＨ −ＶＬ ）｝に
実質的に等しい電圧まで低下する。ノード１３において
生じるこの鋭い瞬間的な電圧低下は、図２のセグメント
３６によって示される。その上、比較器回路１２の出力
に存在する論理低はバッファ回路２０を介して伝えられ
、スイッチ１８の制御入力において論理低を提供するこ
とにより、スイッチ１８を再び開放する。スイッチ１８
が開放すると電流源２２とノード１３の結合は再び解除
され、上記サイクルが再び開始される。すなわち、電流
源１４が再び電流をノード１３に流し込むことによって
ノード１３を充電し、図２に示されている通り、セグメ
ント３８を作る。 図２に示されている通り、セグメント３０， ３２，
３４，３６は、ノード１３において発生する電圧波形の
１期間を構成する。さらに、セグメント３８は、図示さ
れている通り、時間的に実質的に１期間後に発生するこ
とを除き、セグメント３０と同一である。
【００１２】発振回路１０の発振周波数（ＦＯＳＣ ）
は、下記の通り計算することができる：
は、下記の通り計算することができる：
【００１３】
【数１】
数式１ において、Ｔ１ は、図２に示された通り、セ
グメント３０， ３２を作るための時間であり、Ｔ２
は、図２に示された通り、セグメント３４， ３６を作
るための時間である。
グメント３０， ３２を作るための時間であり、Ｔ２
は、図２に示された通り、セグメント３４， ３６を作
るための時間である。
【００１４】さらに、Ｔ１ ，Ｔ２ は、下記の通り、
コンデンサ両端の電圧と電流に関する一般方程式を利用
して計算することができる：
コンデンサ両端の電圧と電流に関する一般方程式を利用
して計算することができる：
【００１５】
【数２】
【００１６】
【数３】
数式２、数式３において、Ｃ１６はコンデンサ１６の容
量値、（ＶＨ −ＶＬ ）は、比較器回路１２の出力の
切換えによりノード１３において生じる電圧差、Ｉ１４
は電流源１４が提供する電流値、Ｉ２２は電流源２２が
提供する電流値である。
量値、（ＶＨ −ＶＬ ）は、比較器回路１２の出力の
切換えによりノード１３において生じる電圧差、Ｉ１４
は電流源１４が提供する電流値、Ｉ２２は電流源２２が
提供する電流値である。
【００１７】数式２、数式３を数式１ に代入すると、
実質的に下記に等しい発振周波数を得ることができる：
実質的に下記に等しい発振周波数を得ることができる：
【００１８】
【数４】
このように、発振周波数はコンデンサ１６、電圧差（Ｖ
Ｈ −ＶＬ ）の関数であり、また、電流源１４， ２
２の関数である。発振周波数が電圧ＶＲＥＦ の関数、
または、比較器回路１２内のいずれかの内部相殺（オフ
セット）電圧の関数でないことは注目に値する。
Ｈ −ＶＬ ）の関数であり、また、電流源１４， ２
２の関数である。発振周波数が電圧ＶＲＥＦ の関数、
または、比較器回路１２内のいずれかの内部相殺（オフ
セット）電圧の関数でないことは注目に値する。
【００１９】前記の説明は寄生容量２４， ２６が存在
しないと仮定した説明である。しかし、本発明に従うと
、寄生容量２４， ２６が存在する場合においてさえ発
振回路１０の発振周波数が変化しないことが示される。
しないと仮定した説明である。しかし、本発明に従うと
、寄生容量２４， ２６が存在する場合においてさえ発
振回路１０の発振周波数が変化しないことが示される。
【００２０】第１に、寄生容量２６の効果の解析に際し
ては、寄生容量２６が比較器回路１２の低インピーダン
ス出力から駆動されることを理解しなければならない。 したがって、比較器回路１２の出力は、寄生容量２６を
所要の電圧まで充電するために必要とされる所要の電流
を供給することになる。したがって、寄生容量２６は、
比較器回路１２の出力が到達する最終電圧に影響も及ぼ
さないことを理解しなければならない。寄生容量２６の
値が増大するにつれ、比較器回路１２の出力において論
理の変化（ＶＨ からＶｌ へ、または、ＶＬ からＶ
Ｈ へ）を完了するために必要な時間が増大することは
注目に値する。ただし、寄生容量２６の値に課せられる
唯一の制約は、比較器回路１２の出力の切換えを遅れさ
せることによって、発振用コンデンサ１６が電圧ＶＲＥ
Ｆ への充電または放電をそれぞれ終える時間内に比較
器回路１２が出力の完全な論理状態変化を完成させるこ
とを妨げるほど大きすぎてはいけないことであることを
理解しなければならない。この事実は、比較器回路１２
の出力が実際に第１論理状態に到達す前に、比較器回路
１２が第１論理状態から第２論理状態への切換を行おう
とするはずであることを意味しているはずである。
ては、寄生容量２６が比較器回路１２の低インピーダン
ス出力から駆動されることを理解しなければならない。 したがって、比較器回路１２の出力は、寄生容量２６を
所要の電圧まで充電するために必要とされる所要の電流
を供給することになる。したがって、寄生容量２６は、
比較器回路１２の出力が到達する最終電圧に影響も及ぼ
さないことを理解しなければならない。寄生容量２６の
値が増大するにつれ、比較器回路１２の出力において論
理の変化（ＶＨ からＶｌ へ、または、ＶＬ からＶ
Ｈ へ）を完了するために必要な時間が増大することは
注目に値する。ただし、寄生容量２６の値に課せられる
唯一の制約は、比較器回路１２の出力の切換えを遅れさ
せることによって、発振用コンデンサ１６が電圧ＶＲＥ
Ｆ への充電または放電をそれぞれ終える時間内に比較
器回路１２が出力の完全な論理状態変化を完成させるこ
とを妨げるほど大きすぎてはいけないことであることを
理解しなければならない。この事実は、比較器回路１２
の出力が実際に第１論理状態に到達す前に、比較器回路
１２が第１論理状態から第２論理状態への切換を行おう
とするはずであることを意味しているはずである。
【００２１】簡単にするため、寄生容量２４の解析に際
しては、寄生容量２４の値が発振用コンデンサ１６の値
に実質的に等しいと仮定する。寄生容量２６が実質的に
ゼロに等しいと仮定した前記の考察を参照すると、ノー
ド１３における電圧が電圧ＶＲＥＦ を超過したとき、
比較器回路１２の出力は論理低電圧レベル（ＶＬ ）か
ら論理高電圧レベル（ＶＨ ）に切換わった。さらに、
すでに説明した通り、ノード１３における電圧は、初期
電圧ＶＲＥＦ から、電圧｛ＶＲＥＦ ＋（ＶＨ −Ｖ
Ｌ ）｝に実質的に等しい電圧まで上昇した。ただし、
寄生容量２４がコンデンサ１６に実質的に等しいと、図
２においてセグメント４０で示されている通り、ノード
１３における電圧は、実質的に、｛ＶＲＥＦ ＋（１／
２） ｘ（ＶＨ −ＶＬ ）｝に等しい電圧までしか上
昇しないことになる。寄生容量２４が実質的にゼロに等
しい場合と比較して、ノード１３における電圧がＶＲＥ
Ｆ 上の電圧差の半分しか上昇しない主な理由は、比較
器回路１２の出力と直列に２個の容量が存在することで
ある。故に、コンデンサ１６と寄生容量２６との間に充
電を分担する効果が存在する。この時点において、寄生
容量２６が、比較器回路１２の出力において表れる論理
高電圧レベルに実質的に等しい電圧まで充電するだけで
あることは注目に値する。
しては、寄生容量２４の値が発振用コンデンサ１６の値
に実質的に等しいと仮定する。寄生容量２６が実質的に
ゼロに等しいと仮定した前記の考察を参照すると、ノー
ド１３における電圧が電圧ＶＲＥＦ を超過したとき、
比較器回路１２の出力は論理低電圧レベル（ＶＬ ）か
ら論理高電圧レベル（ＶＨ ）に切換わった。さらに、
すでに説明した通り、ノード１３における電圧は、初期
電圧ＶＲＥＦ から、電圧｛ＶＲＥＦ ＋（ＶＨ −Ｖ
Ｌ ）｝に実質的に等しい電圧まで上昇した。ただし、
寄生容量２４がコンデンサ１６に実質的に等しいと、図
２においてセグメント４０で示されている通り、ノード
１３における電圧は、実質的に、｛ＶＲＥＦ ＋（１／
２） ｘ（ＶＨ −ＶＬ ）｝に等しい電圧までしか上
昇しないことになる。寄生容量２４が実質的にゼロに等
しい場合と比較して、ノード１３における電圧がＶＲＥ
Ｆ 上の電圧差の半分しか上昇しない主な理由は、比較
器回路１２の出力と直列に２個の容量が存在することで
ある。故に、コンデンサ１６と寄生容量２６との間に充
電を分担する効果が存在する。この時点において、寄生
容量２６が、比較器回路１２の出力において表れる論理
高電圧レベルに実質的に等しい電圧まで充電するだけで
あることは注目に値する。
【００２２】さらに、すでに説明した通り、比較器回路
１２の出力において表れる論理高電圧レベルがバッファ
回路２０を介してスイッチ１８の制御入力に伝えられる
ことにより、スイッチ１８を導通し、電流源２２をノー
ド１３に結合する。したがって、寄生容量２４が実質的
にゼロに等しかったときにコンデンサ１６を放電させた
同じ電流が、コンデンサ１６と寄生容量２４も放電させ
る。交流の見地から見ると、発振用コンデンサ１６の右
側は比較器回路１２の出力によって接地に結合されてい
るのであるから、ノード１３において放電される等価キ
ャパシタンスが寄生容量２４と並列である発振用コンデ
ンサ１６に実質的に等しいことを理解することが非常に
重要である。したがって、すでに説明した通り、電流源
２２， １４は、一緒になって、ノード１３において生
じる容量、すなわち、発振用コンデンサ１６の容量と寄
生容量２４の容量の和である容量を、前記の例の場合は
、発振用コンデンサ１６の容量の２倍に実質的に等しい
容量を放電させる役を果たす。その結果、ノード１３に
おける電圧は、寄生容量２４が実質的にゼロに等しい場
合の半分の速度でしか低下しない。このことが、セグメ
ント３４と比較すると実質的に半分の速度であるセグメ
ント４２によって図２において示される。その結果、こ
の事実は、寄生容量２４がノード１３における電圧の上
昇を｛ＶＲＥＦ ＋（１／２） ｘ（ＶＨ −ＶＬ ）
｝のピーク電圧レベルまでしか許さなかった事実を補償
する。要約すると、寄生容量２４が発振用コンデンサ１
６に実質的に等しい場合、ノード１３における電圧は、
寄生容量２４が実質的にゼロに等しい場合と比較して、
ＶＲＥＦ 上半分の電圧差までしか上昇することができ
なかった。ただし、ノード１３における電圧は、寄生容
量２４が実質的にゼロに等しかったときの半分の速度で
低下する。したがって、波形は、ＶＲＥＦ に実質的に
等しい点において出発し、周波数に関しては基本的に有
意でないある点まで上昇した後、寄生容量２４の値とは
無関係な、実質的に同じ時間内に電圧ＶＲＥＦ に戻る
。
１２の出力において表れる論理高電圧レベルがバッファ
回路２０を介してスイッチ１８の制御入力に伝えられる
ことにより、スイッチ１８を導通し、電流源２２をノー
ド１３に結合する。したがって、寄生容量２４が実質的
にゼロに等しかったときにコンデンサ１６を放電させた
同じ電流が、コンデンサ１６と寄生容量２４も放電させ
る。交流の見地から見ると、発振用コンデンサ１６の右
側は比較器回路１２の出力によって接地に結合されてい
るのであるから、ノード１３において放電される等価キ
ャパシタンスが寄生容量２４と並列である発振用コンデ
ンサ１６に実質的に等しいことを理解することが非常に
重要である。したがって、すでに説明した通り、電流源
２２， １４は、一緒になって、ノード１３において生
じる容量、すなわち、発振用コンデンサ１６の容量と寄
生容量２４の容量の和である容量を、前記の例の場合は
、発振用コンデンサ１６の容量の２倍に実質的に等しい
容量を放電させる役を果たす。その結果、ノード１３に
おける電圧は、寄生容量２４が実質的にゼロに等しい場
合の半分の速度でしか低下しない。このことが、セグメ
ント３４と比較すると実質的に半分の速度であるセグメ
ント４２によって図２において示される。その結果、こ
の事実は、寄生容量２４がノード１３における電圧の上
昇を｛ＶＲＥＦ ＋（１／２） ｘ（ＶＨ −ＶＬ ）
｝のピーク電圧レベルまでしか許さなかった事実を補償
する。要約すると、寄生容量２４が発振用コンデンサ１
６に実質的に等しい場合、ノード１３における電圧は、
寄生容量２４が実質的にゼロに等しい場合と比較して、
ＶＲＥＦ 上半分の電圧差までしか上昇することができ
なかった。ただし、ノード１３における電圧は、寄生容
量２４が実質的にゼロに等しかったときの半分の速度で
低下する。したがって、波形は、ＶＲＥＦ に実質的に
等しい点において出発し、周波数に関しては基本的に有
意でないある点まで上昇した後、寄生容量２４の値とは
無関係な、実質的に同じ時間内に電圧ＶＲＥＦ に戻る
。
【００２３】同様に、セグメント４４， ４６は、セグ
メント４４が｛ＶＲＥＦ −（１／２）ｘ （ＶＨ−Ｖ
Ｌ ）｝の最低電圧までしか低下しないことと、セグメ
ント４６が寄生容量２６が実質的にゼロに等しいときの
半分の速度で低下することを除き、セグメント３６，３
８についてすでに説明した方法と類似した方法で作られ
る。その原因は、もちろん、寄生容量２４がいまでは発
振用コンデンサ１６に実質的に等しいという事実であり
、セグメント４４， ４６の生成は、それぞれ、セグメ
ント４０， ４２に関する前述の類似の方法で説明する
ことができる。したがって、波形は、ＶＲＥＦ に実質
的に等しい点において出発し、周波数に関しては基本的
に有意でないある点まで上昇した後、寄生容量２４の値
とは無関係な、実質的に同じ時間内に電圧ＶＲＥＦ に
戻る。故に、ノード１３において発生する電圧波形の期
間（および周波数）は寄生容量２４の値とは無関係であ
ることを理解しなければならない。
メント４４が｛ＶＲＥＦ −（１／２）ｘ （ＶＨ−Ｖ
Ｌ ）｝の最低電圧までしか低下しないことと、セグメ
ント４６が寄生容量２６が実質的にゼロに等しいときの
半分の速度で低下することを除き、セグメント３６，３
８についてすでに説明した方法と類似した方法で作られ
る。その原因は、もちろん、寄生容量２４がいまでは発
振用コンデンサ１６に実質的に等しいという事実であり
、セグメント４４， ４６の生成は、それぞれ、セグメ
ント４０， ４２に関する前述の類似の方法で説明する
ことができる。したがって、波形は、ＶＲＥＦ に実質
的に等しい点において出発し、周波数に関しては基本的
に有意でないある点まで上昇した後、寄生容量２４の値
とは無関係な、実質的に同じ時間内に電圧ＶＲＥＦ に
戻る。故に、ノード１３において発生する電圧波形の期
間（および周波数）は寄生容量２４の値とは無関係であ
ることを理解しなければならない。
【００２４】寄生容量２４が発振用コンデンサ１６の値
の１／１０に実質的に等しい場合、ノード１３における
電圧は｛ＶＲＥＦ ＋（１０／１１ ）ｘ（ＶＨ −Ｖ
Ｌ ）｝に実質的に等しいピーク電圧までしか上昇しな
いはずであることを当業者は理解しなければならない。 ただし、ノード１３における電圧は、寄生容量２４が実
質的にゼロに等しいときの１／１１の速度で低下するは
ずである。故に、発振回路１０のノード１３における波
形の期間は、寄生容量２４の値にかかわらず変化しない
。さらに、すでに説明した通り、寄生容量２６も波形の
期間に影響を及ぼさない。寄生容量２４， ２６の値が
未知であるか時の経過とともに変動する場合であっても
、発振回路１０が所定の周波数の信号を提供することに
なることを理解しなければならない。
の１／１０に実質的に等しい場合、ノード１３における
電圧は｛ＶＲＥＦ ＋（１０／１１ ）ｘ（ＶＨ −Ｖ
Ｌ ）｝に実質的に等しいピーク電圧までしか上昇しな
いはずであることを当業者は理解しなければならない。 ただし、ノード１３における電圧は、寄生容量２４が実
質的にゼロに等しいときの１／１１の速度で低下するは
ずである。故に、発振回路１０のノード１３における波
形の期間は、寄生容量２４の値にかかわらず変化しない
。さらに、すでに説明した通り、寄生容量２６も波形の
期間に影響を及ぼさない。寄生容量２４， ２６の値が
未知であるか時の経過とともに変動する場合であっても
、発振回路１０が所定の周波数の信号を提供することに
なることを理解しなければならない。
【００２５】ここまでの考察によって、実質的に、寄生
容量とは無関係である発振周波数を有する新規な発振回
路が提供されたことが明白であるに違いない。
容量とは無関係である発振周波数を有する新規な発振回
路が提供されたことが明白であるに違いない。
【図１】本発明の発振回路を示す部分概略図。
【図２】図１の発振回路中のノードにおいて発生する波
形のグラフ。
形のグラフ。
１０ 発信回路
１２ 比較器回路
１３ ノード
１４ 電流源
１６ 発信用コンデンサ
１８ スイッチ
２０ バッファ回路
２２ 電流源
２４， ２６ 寄生容量
Claims (4)
- 【請求項１】 ノード（１３）に結合される第１入力
、基準電圧が与えられる端子（１９）に結合される第２
入力および出力を有する比較器回路（１２）；前記比較
器回路の前記第１入力と前記比較器回路の前記出力との
間に結合される容量手段（１６）；および前記比較器回
路の前記出力に応答し、前記比較器回路の前記出力が第
１論理状態にあるときは電流を前記ノード中へ流し込む
に押込むことによって前記容量手段を充電し、前記比較
器回路の前記出力が第２論理状態にあるときはノードか
ら電流を引出すことによって前記容量手段を放電する切
換え可能な電流手段（１４，１８，２２）；から構成さ
れることを特徴とする発振回路。 - 【請求項２】 前記切換え可能な電流手段は：第１供
給電圧端子に結合される第１端子および前記ノードに結
合される第２端子を有する第１電流源（１４）；第１端
子および第２供給電圧端子に結合される第２端子を有す
る第２電流源（２２）；および前記ノードに結合される
第１端子、前記第２電流源の前記第１端子に結合される
第２端子、および、前記比較器回路の前記出力に結合さ
れる制御入力を有し、前記第２電流源と前記ノードとを
交互に結合させ、結合を解かせるスイッチ（１８）；を
含むことを特徴とする請求項１記載の発振回路。 - 【請求項３】 前記第２電流源は、前記第１電流源が
供給する電流より実質的に大きい電流を提供することを
特徴とする請求項２記載の発振回路。 - 【請求項４】 前記比較器回路の前記出力と前記切換
え可能な電流手段の前記スイッチの前記制御入力との間
に結合されるバッファ回路（２０）から構成されること
を特徴とする請求項３記載の発振回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US604278 | 1990-10-29 | ||
| US07/604,278 US5128634A (en) | 1990-10-29 | 1990-10-29 | Oscillator cirucit independent or parasitic capacitors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04351007A true JPH04351007A (ja) | 1992-12-04 |
Family
ID=24418960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3307131A Pending JPH04351007A (ja) | 1990-10-29 | 1991-10-28 | 寄生容量に依存しない発振回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5128634A (ja) |
| JP (1) | JPH04351007A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100976890B1 (ko) * | 2002-09-06 | 2010-08-18 | 프리스케일 세미컨덕터, 인크. | 레이아웃 면적이 감소되고 전원 과도 현상이 적은 발진기회로 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3567747B2 (ja) * | 1998-07-31 | 2004-09-22 | 富士通株式会社 | 電圧制御発振器及び周波数−電圧変換器 |
| GB2351619A (en) | 1999-07-01 | 2001-01-03 | Ericsson Telefon Ab L M | A frequency trimmable oscillator with insensitivity to power supply variations and parasitic capacitance |
| CN103368500B (zh) | 2012-04-06 | 2018-04-10 | 恩智浦美国有限公司 | 用于生成时钟信号的振荡器电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5033754A (ja) * | 1973-06-01 | 1975-04-01 | ||
| JPS58215817A (ja) * | 1982-06-09 | 1983-12-15 | Yokogawa Hokushin Electric Corp | 無安定マルチバイブレ−タ |
| JPS647426B2 (ja) * | 1982-10-28 | 1989-02-08 | Nippon Denki Hoomu Erekutoronikusu Kk |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61107810A (ja) * | 1984-10-31 | 1986-05-26 | Toshiba Corp | 電圧制御発振回路 |
-
1990
- 1990-10-29 US US07/604,278 patent/US5128634A/en not_active Expired - Fee Related
-
1991
- 1991-10-28 JP JP3307131A patent/JPH04351007A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5033754A (ja) * | 1973-06-01 | 1975-04-01 | ||
| JPS58215817A (ja) * | 1982-06-09 | 1983-12-15 | Yokogawa Hokushin Electric Corp | 無安定マルチバイブレ−タ |
| JPS647426B2 (ja) * | 1982-10-28 | 1989-02-08 | Nippon Denki Hoomu Erekutoronikusu Kk |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100976890B1 (ko) * | 2002-09-06 | 2010-08-18 | 프리스케일 세미컨덕터, 인크. | 레이아웃 면적이 감소되고 전원 과도 현상이 적은 발진기회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5128634A (en) | 1992-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3594631B2 (ja) | 電源に対して補償されたｍｏｓ発振回路 | |
| EP0735677B1 (en) | Oscillator circuit having oscillation frequency independent from the supply voltage value | |
| EP1049256A1 (en) | Low supply voltage oscillator circuit, particularly of the CMOS type | |
| US4920282A (en) | Dynamic latch circuit for preventing short-circuit current from flowing during absence of clock pulses when under test | |
| EP0180084A2 (en) | Voltage controlled oscillator | |
| US6085327A (en) | Area-efficient integrated self-timing power start-up reset circuit with delay of the start-up reset until the system clock is stabilized | |
| US5151620A (en) | CMOS input buffer with low power consumption | |
| KR0126849B1 (ko) | 공진 소자와 외부 클락 신호에 대한 응답으로 발진 신호를 생성하는 발진기 회로 | |
| US5612641A (en) | Circuit for covering initial conditions when starting-up an integrated circuit device | |
| US4785262A (en) | Pulse generator producing pulses having a width free from a power voltage and a threshold voltage of an inverter used therein | |
| EP0856935B1 (en) | Charge pump circuit | |
| US4714900A (en) | Current output circuit having well-balanced output currents of opposite polarities | |
| EP0395146A1 (en) | Control circuit for at least one clock electrode of an integrated circuit | |
| US6646513B1 (en) | Oscillator circuit having an improved capacitor discharge circuit | |
| US5760655A (en) | Stable frequency oscillator having two capacitors that are alternately charged and discharged | |
| JP3163712B2 (ja) | インバータ装置 | |
| JPH04351007A (ja) | 寄生容量に依存しない発振回路 | |
| EP0434898B1 (en) | Semiconductor integrated circuit | |
| US5384554A (en) | Voltage controlled oscillator circuit employing integrated circuit component ratios | |
| US20020053951A1 (en) | External oscillator resistor detection circuit | |
| US4264879A (en) | Interval timer circuit relaxation oscillator | |
| JPH0832428A (ja) | リセット回路 | |
| WO2002015382A2 (en) | Oscillator having reduced sensitivity to supply voltage changes | |
| JP3692737B2 (ja) | チャージポンプ回路 | |
| KR100446276B1 (ko) | 펄스 신호 발생기 |