JPH04351016A - 故障検出回路および故障検出方法 - Google Patents
故障検出回路および故障検出方法Info
- Publication number
- JPH04351016A JPH04351016A JP3278954A JP27895491A JPH04351016A JP H04351016 A JPH04351016 A JP H04351016A JP 3278954 A JP3278954 A JP 3278954A JP 27895491 A JP27895491 A JP 27895491A JP H04351016 A JPH04351016 A JP H04351016A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- circuit
- coupled
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 3
- 238000001514 detection method Methods 0.000 claims abstract description 19
- 230000007547 defect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/007—Fail-safe circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は検出回路に関するもので
あり、特に、故障が発生したとき、ＥＣＬ 論理回路か
らのプルダウン電流を読み取ることにより、ＥＣＬ 論
理回路の出力を既知の論理状態にする検出回路に関する
ものである。
あり、特に、故障が発生したとき、ＥＣＬ 論理回路か
らのプルダウン電流を読み取ることにより、ＥＣＬ 論
理回路の出力を既知の論理状態にする検出回路に関する
ものである。
【０００２】
【従来の技術および発明が解決しようとする課題】大部
分のＥＣＬ 回路は、出力において適切な論理高電圧レ
ベルと論理低電圧レベルを提供するためにプルダウン回
路を利用する。さらに、ＥＣＬ 回路は、故障カバレッ
ジ試験における従来の検索方法の下では検索されないの
が一般的なＡＣに関連するタイプの故障を起こしやすい
。ＡＣの故障は、任意の処理上の欠陥がＥＣＬ回路内の
プルダウン回路を開かせる原因となるときに発生するこ
とがある。そのような欠陥は、隔離されている接点、通
路、金属の相互接続、抵抗器とトランジスタの構造に関
連することがある。現在の技術水準にあるＶＬ５Ｉ Ｅ
ＣＬ回路の場合、このタイプのＡＣ欠陥が発生する確率
が１０，０００ ｐｐｍに達することがある。したがっ
て、検出されないでいる場合、そのような欠陥が、ＥＣ
Ｌ 回路を内蔵する集積回路の動作に深刻な問題を課す
ことがある。しかし、そのような欠陥のいずれか１つが
発生する度に、ＥＣＬ 回路の出力を強制して既知の論
理状態にすると、ＥＣＬ 回路の試験性と信頼性は大幅
に増大されるはずである。
分のＥＣＬ 回路は、出力において適切な論理高電圧レ
ベルと論理低電圧レベルを提供するためにプルダウン回
路を利用する。さらに、ＥＣＬ 回路は、故障カバレッ
ジ試験における従来の検索方法の下では検索されないの
が一般的なＡＣに関連するタイプの故障を起こしやすい
。ＡＣの故障は、任意の処理上の欠陥がＥＣＬ回路内の
プルダウン回路を開かせる原因となるときに発生するこ
とがある。そのような欠陥は、隔離されている接点、通
路、金属の相互接続、抵抗器とトランジスタの構造に関
連することがある。現在の技術水準にあるＶＬ５Ｉ Ｅ
ＣＬ回路の場合、このタイプのＡＣ欠陥が発生する確率
が１０，０００ ｐｐｍに達することがある。したがっ
て、検出されないでいる場合、そのような欠陥が、ＥＣ
Ｌ 回路を内蔵する集積回路の動作に深刻な問題を課す
ことがある。しかし、そのような欠陥のいずれか１つが
発生する度に、ＥＣＬ 回路の出力を強制して既知の論
理状態にすると、ＥＣＬ 回路の試験性と信頼性は大幅
に増大されるはずである。
【０００３】したがって、論理回路中にＡＣ故障が発生
したときを検出することにより、論理回路の出力を強制
して既知の論理状態にする回路が必要である。
したときを検出することにより、論理回路の出力を強制
して既知の論理状態にする回路が必要である。
【０００４】本発明の目的は、改良された論理回路を提
供することである。
供することである。
【０００５】本発明の他の目的は、故障が発生したとき
を検出するための改良型論理回路を提供することである
。
を検出するための改良型論理回路を提供することである
。
【０００６】本発明の他の目的は、故障に応答し、論理
回路の出力を強制して既知の論理状態にするための改良
型論理回路を提供することである。
回路の出力を強制して既知の論理状態にするための改良
型論理回路を提供することである。
【０００７】
【課題を解決するための手段】本発明の前記およびその
他の目的の達成において、入力と出力を有しており、回
路の出力において出力信号を提供するため回路の入力に
供給される論理信号に応答する入力段、回路の出力にお
いて出力論理信号を提供するため入力段階の出力論理信
号に応答する出力段階；および、回路の出力を強制して
出力段階において発生した故障状態に応答する所定の論
理状態にするため、入力段階と出力段階の両方に結合さ
れた検出回路から成る回路が提供される。
他の目的の達成において、入力と出力を有しており、回
路の出力において出力信号を提供するため回路の入力に
供給される論理信号に応答する入力段、回路の出力にお
いて出力論理信号を提供するため入力段階の出力論理信
号に応答する出力段階；および、回路の出力を強制して
出力段階において発生した故障状態に応答する所定の論
理状態にするため、入力段階と出力段階の両方に結合さ
れた検出回路から成る回路が提供される。
【０００８】
【実施例】図１は、動作電位ＶＣＣ が与えられる第１
電圧供給端末に抵抗器１４を介して結合されたコレクタ
を有するトランジスタ１２から成るＡＣ故障検出回路を
内蔵したＥＣＬ論理回路を示す、詳細な概略図である。 トランジスタ１２のベースは、電圧電位ＶＩＮ が与え
られる端末１６に結合され、トランジスタ１２のエミッ
タはトランジスタ１８のエミッタに結合される。さらに
、トランジスタ１２， １８のエミッタは、電流源２０
により、動作電位ＶＥＥ が与えられる第２電圧供給端
末に結合される。トランジスタ１８のベースは電圧電位
ＶＢＢ が与えられる端末２２に結合され、トランジス
タ１８のコレクタは、抵抗器２４により、動作電位ＶＣ
Ｃ に結合される。トランジスタ２６のコレクタは動作
電位ＶＣＣ に結合され、ベースはトランジスタ１８の
コレクタに結合され、エミッタは、電圧電位Ｖｏｕｔを
提供するため、出力端末２８に結合される。トランジス
タ２６のエミッタは、さらに、トランジスタ３０のコレ
クタに結合される。トランジスタ３０のエミッタは、抵
抗器３２によって動作電位ＶＥＥ に結合される。図１
の故障検出回路は、トランジスタ３４と抵抗器３６で構
成される。抵抗器３６は、トランジスタ３０のベースと
、電圧電位ＶＣＳ が与えられる端末３８との間に結合
される。トランジスタ３４のコレクタはトランジスタ１
８のコレクタに結合され、トランジスタ３４のベースは
、電圧電位Ｖ２が与えられる端末４０に結合される。最
後に、トランジスタ３４のエミッタは、トランジスタ３
０のエミッタに結合される。
電圧供給端末に抵抗器１４を介して結合されたコレクタ
を有するトランジスタ１２から成るＡＣ故障検出回路を
内蔵したＥＣＬ論理回路を示す、詳細な概略図である。 トランジスタ１２のベースは、電圧電位ＶＩＮ が与え
られる端末１６に結合され、トランジスタ１２のエミッ
タはトランジスタ１８のエミッタに結合される。さらに
、トランジスタ１２， １８のエミッタは、電流源２０
により、動作電位ＶＥＥ が与えられる第２電圧供給端
末に結合される。トランジスタ１８のベースは電圧電位
ＶＢＢ が与えられる端末２２に結合され、トランジス
タ１８のコレクタは、抵抗器２４により、動作電位ＶＣ
Ｃ に結合される。トランジスタ２６のコレクタは動作
電位ＶＣＣ に結合され、ベースはトランジスタ１８の
コレクタに結合され、エミッタは、電圧電位Ｖｏｕｔを
提供するため、出力端末２８に結合される。トランジス
タ２６のエミッタは、さらに、トランジスタ３０のコレ
クタに結合される。トランジスタ３０のエミッタは、抵
抗器３２によって動作電位ＶＥＥ に結合される。図１
の故障検出回路は、トランジスタ３４と抵抗器３６で構
成される。抵抗器３６は、トランジスタ３０のベースと
、電圧電位ＶＣＳ が与えられる端末３８との間に結合
される。トランジスタ３４のコレクタはトランジスタ１
８のコレクタに結合され、トランジスタ３４のベースは
、電圧電位Ｖ２が与えられる端末４０に結合される。最
後に、トランジスタ３４のエミッタは、トランジスタ３
０のエミッタに結合される。
【０００９】動作時、トランジスタ１２，１８、抵抗器
１４， ２４と電流源２０から成る入力段は、端末１６
に表れる電圧レベルの関数である電圧をトランジスタ１
８のコレクタにおいて提供するため、周知の方法で機能
する。トランジスタ１８のコレクタにおける電圧は、そ
の後、出力トランジスタ２６を介して、出力端末２８に
出力電圧Ｖｏｕｔを提供する。さらに明瞭に示すため、
電圧ＶＩＮ が電圧ＶＢＢより高くなると仮定すると、
電流源２０が提供する電流の事実上全部がトランジスタ
１２と抵抗器１４を通して流れ、トランジスタ１８と抵
抗器２４を通して流れる電流はゼロになる。 それ故、出力トランジスタ２６のベースにおける電圧は
、事実上動作電位ＶＣＣ に等しくなり、それに応じて
、電圧Ｖｏｕｔは、事実上、ＶＣＣ −Ｖｂｅ（ｔｒａ
ｎ．２６）に等しくなる。さらに簡潔に説明すると、ト
ランジスタ１２のベースに論理高電圧レベルが与えられ
ると、トランジスタ２６のエミッタと出力端末２８にお
いて論理高電圧レベルが提供される。
１４， ２４と電流源２０から成る入力段は、端末１６
に表れる電圧レベルの関数である電圧をトランジスタ１
８のコレクタにおいて提供するため、周知の方法で機能
する。トランジスタ１８のコレクタにおける電圧は、そ
の後、出力トランジスタ２６を介して、出力端末２８に
出力電圧Ｖｏｕｔを提供する。さらに明瞭に示すため、
電圧ＶＩＮ が電圧ＶＢＢより高くなると仮定すると、
電流源２０が提供する電流の事実上全部がトランジスタ
１２と抵抗器１４を通して流れ、トランジスタ１８と抵
抗器２４を通して流れる電流はゼロになる。 それ故、出力トランジスタ２６のベースにおける電圧は
、事実上動作電位ＶＣＣ に等しくなり、それに応じて
、電圧Ｖｏｕｔは、事実上、ＶＣＣ −Ｖｂｅ（ｔｒａ
ｎ．２６）に等しくなる。さらに簡潔に説明すると、ト
ランジスタ１２のベースに論理高電圧レベルが与えられ
ると、トランジスタ２６のエミッタと出力端末２８にお
いて論理高電圧レベルが提供される。
【００１０】他方、電圧ＶＢＢ が電圧ＶＩＮ より高
くなると仮定すると、電流源２０が提供する電流の事実
上全部がトランジスタ１８と抵抗器２４を通して流れ、
トランジスタ１２と抵抗器１４を通して流れる電流はゼ
ロになる。それ故、出力トランジスタ２６のベースにお
ける電圧は、事実上、ＶＣＣ −（Ｉ２０ ｘ Ｒ２４
）に等しくなる。さらに、電圧Ｖｏｕｔは方程式（１）
で計算することができる：
くなると仮定すると、電流源２０が提供する電流の事実
上全部がトランジスタ１８と抵抗器２４を通して流れ、
トランジスタ１２と抵抗器１４を通して流れる電流はゼ
ロになる。それ故、出力トランジスタ２６のベースにお
ける電圧は、事実上、ＶＣＣ −（Ｉ２０ ｘ Ｒ２４
）に等しくなる。さらに、電圧Ｖｏｕｔは方程式（１）
で計算することができる：
【００１１】
【数１】
方程式（１） において、Ｖｏｕｔは出力端末２８にお
ける電圧値である。
ける電圧値である。
【００１２】Ｉ２０ は電流源２０が提供する電流値で
ある。
ある。
【００１３】Ｒ２４ は抵抗器２４の抵抗値である。
【００１４】Ｖｂｅ（ｔｒａｎ．２６）はトランジスタ
２６のベース−エミッタ電圧である。
２６のベース−エミッタ電圧である。
【００１５】さらに簡潔に説明すると、トランジスタ１
２のベースに論理低電圧レベルが与えられると、トラン
ジスタ２６のエミッタと出力端末２８において論理低電
圧レベルが提供される。所定の電流Ｉ２によってトラン
ジスタ２６にバイアスを与えるため、および、出力末２
８における出力論理電圧レベルを適切にするためには、
トランジスタ３０と抵抗器３２から成る能動プルダウン
回路が必要である。
２のベースに論理低電圧レベルが与えられると、トラン
ジスタ２６のエミッタと出力端末２８において論理低電
圧レベルが提供される。所定の電流Ｉ２によってトラン
ジスタ２６にバイアスを与えるため、および、出力末２
８における出力論理電圧レベルを適切にするためには、
トランジスタ３０と抵抗器３２から成る能動プルダウン
回路が必要である。
【００１６】通常の動作時、トランジスタ３４と抵抗器
３６から成る故障検出回路は、ＥＣＬ 論理回路に対し
て透明であり、出力を事実上増加させず、サイズと性能
に及ぼす影響は無視することができる。その理由は、電
圧Ｖ１が、通常の動作の間トランジスタ３４を非動作状
態にするために十分なだけ大きくなるからである。さら
に、適切な動作時におけるトランジスタ３０のベース電
流は例によって小さいので、抵抗器３６上の電圧降下は
無視することができる。
３６から成る故障検出回路は、ＥＣＬ 論理回路に対し
て透明であり、出力を事実上増加させず、サイズと性能
に及ぼす影響は無視することができる。その理由は、電
圧Ｖ１が、通常の動作の間トランジスタ３４を非動作状
態にするために十分なだけ大きくなるからである。さら
に、適切な動作時におけるトランジスタ３０のベース電
流は例によって小さいので、抵抗器３６上の電圧降下は
無視することができる。
【００１７】しかし、トランジスタ３０と抵抗器３２か
ら成る能動プルダウン回路の動作を異常にさせる故障状
態が発生すると、トランジスタ３４は動作状態になり、
トランジスタ３４を通して電流Ｉ１が流れ、出力電圧Ｖ
ｏｕｔは強制されて既知の論理状態にされることになる
。このような故障状態は、以下に説明する少なくとも２
つのタイプの欠陥の結果として発生することがある。最
初に、ベース開放、エミッタを開放あるいはベースーエ
ミッタ間の短絡状態となる第一のタイプの欠陥を設定す
ると、ＩＢ（ｔｒａｎ．３０） またはＩＥ（ｔｒａｎ
．３０）は事実上ゼロに等しくなる。この欠陥が存在す
ると、トランジスタ３０が本質的に非動作状態になるの
で、トランジスタ３４は動作状態になり、電圧Ｖ２は電
圧Ｖ１より大きくなる。その後、トランジスタ３４は動
作電位ＶＣＣ から所定の電流（Ｉ１）を引き出す役を
果たすことにより、抵抗器２４上の電圧降下を介して、
トランジスタ２６のベースを所定の電圧にするので、出
力端末２８に既知の論理状態、例えば論理低状態が提供
される。
ら成る能動プルダウン回路の動作を異常にさせる故障状
態が発生すると、トランジスタ３４は動作状態になり、
トランジスタ３４を通して電流Ｉ１が流れ、出力電圧Ｖ
ｏｕｔは強制されて既知の論理状態にされることになる
。このような故障状態は、以下に説明する少なくとも２
つのタイプの欠陥の結果として発生することがある。最
初に、ベース開放、エミッタを開放あるいはベースーエ
ミッタ間の短絡状態となる第一のタイプの欠陥を設定す
ると、ＩＢ（ｔｒａｎ．３０） またはＩＥ（ｔｒａｎ
．３０）は事実上ゼロに等しくなる。この欠陥が存在す
ると、トランジスタ３０が本質的に非動作状態になるの
で、トランジスタ３４は動作状態になり、電圧Ｖ２は電
圧Ｖ１より大きくなる。その後、トランジスタ３４は動
作電位ＶＣＣ から所定の電流（Ｉ１）を引き出す役を
果たすことにより、抵抗器２４上の電圧降下を介して、
トランジスタ２６のベースを所定の電圧にするので、出
力端末２８に既知の論理状態、例えば論理低状態が提供
される。
【００１８】次に、ＩＣ（ｔｒａｎ．３０） が事実上
ゼロであり、したがって、ＩＢ（ｔｒａｎ．３０） ＝
ＩＥ（ｔｒａｎ．３０）であるトランジスタ３０のコレ
クタを開放状態となる第２のタイプの欠陥が存在すると
仮定しよう。この状態は、トランジスタ２６のエミッタ
をトランジスタ３０のコレクタに接続する金属接点中の
破損からもたらされることがある。この状態の場合、典
型的には、トランジスタ３０のベース電流は、通常の動
作状態の場合のトランジスタ３０のベース電流のβ倍で
ある。したがって、抵抗器３６の値は、トランジスタ３
０、３４のエミッタにおける電圧（Ｖ１）がトランジス
タ３４を順バイアスさせるために十分であるだけ負とな
るように選定しなければならない。第１のタイプの欠陥
の場合と同様に、トランジスタ３４は、動作電位ＶＣＣ
から所定の電流を引き出す役を果たすことにより、抵
抗器２４上の電圧降下を介してトランジスタ２６のベー
スを所定の電圧にし、その結果、出力端末２８において
既知の論理状態、例えば論理低状態が提供されることに
なる。抵抗器３６の値は、通常の動作状態において、Ｉ
Ｂ（ｔｒａｎ．３０） が抵抗器３６上の電圧降下を無
視することができるようにするように選定されることに
注目しなければならない。しかし、ＩＢ（ｔｒａｎ．３
０） ＝ＩＥ（ｔｒａｎ．３０） である第２のタイプ
の欠陥の場合、ＩＢ（ｔｒａｎ．３０）が増大すると、
抵抗器３６上の電圧降下はトランジスタ３０のエミッタ
に電圧（Ｖ１）を作るために十分なだけ大きくなり、そ
の結果、差動電圧（Ｖ２ −Ｖ１） は、トランジスタ
３４を動作状態にするためのトランジスタ３４のベース
−エミッタ・ターンオン電圧より大きくなる。
ゼロであり、したがって、ＩＢ（ｔｒａｎ．３０） ＝
ＩＥ（ｔｒａｎ．３０）であるトランジスタ３０のコレ
クタを開放状態となる第２のタイプの欠陥が存在すると
仮定しよう。この状態は、トランジスタ２６のエミッタ
をトランジスタ３０のコレクタに接続する金属接点中の
破損からもたらされることがある。この状態の場合、典
型的には、トランジスタ３０のベース電流は、通常の動
作状態の場合のトランジスタ３０のベース電流のβ倍で
ある。したがって、抵抗器３６の値は、トランジスタ３
０、３４のエミッタにおける電圧（Ｖ１）がトランジス
タ３４を順バイアスさせるために十分であるだけ負とな
るように選定しなければならない。第１のタイプの欠陥
の場合と同様に、トランジスタ３４は、動作電位ＶＣＣ
から所定の電流を引き出す役を果たすことにより、抵
抗器２４上の電圧降下を介してトランジスタ２６のベー
スを所定の電圧にし、その結果、出力端末２８において
既知の論理状態、例えば論理低状態が提供されることに
なる。抵抗器３６の値は、通常の動作状態において、Ｉ
Ｂ（ｔｒａｎ．３０） が抵抗器３６上の電圧降下を無
視することができるようにするように選定されることに
注目しなければならない。しかし、ＩＢ（ｔｒａｎ．３
０） ＝ＩＥ（ｔｒａｎ．３０） である第２のタイプ
の欠陥の場合、ＩＢ（ｔｒａｎ．３０）が増大すると、
抵抗器３６上の電圧降下はトランジスタ３０のエミッタ
に電圧（Ｖ１）を作るために十分なだけ大きくなり、そ
の結果、差動電圧（Ｖ２ −Ｖ１） は、トランジスタ
３４を動作状態にするためのトランジスタ３４のベース
−エミッタ・ターンオン電圧より大きくなる。
【００１９】図２は、故障検出回路の別の実施例を内蔵
したＥＣＬ 論理回路を示す詳細な概略図である。図１
の部品と類似した部品は同じ参照番号で示されている。 図２の回路は、さらに、トランジスタ２６，３４のエミ
ッタと動作電位ＶＥＥ との間に結合された抵抗器４４
から成る受動プルダウン回路から成っている。また、図
２の故障検出回路はトランジスタ３４から成っており、
図１の故障検出回路はトランジスタ３４と抵抗器３６と
から成っている。
したＥＣＬ 論理回路を示す詳細な概略図である。図１
の部品と類似した部品は同じ参照番号で示されている。 図２の回路は、さらに、トランジスタ２６，３４のエミ
ッタと動作電位ＶＥＥ との間に結合された抵抗器４４
から成る受動プルダウン回路から成っている。また、図
２の故障検出回路はトランジスタ３４から成っており、
図１の故障検出回路はトランジスタ３４と抵抗器３６と
から成っている。
【００２０】動作時、電圧Ｖ２は、通常の動作の間トラ
ンジスタ３４が非動作状態になることを保証するように
選定される。したがって、トランジスタ３６と抵抗器４
４と通して流れる電流は抵抗器４４上に十分な電圧降下
を提供するので、差動電圧（Ｖ２ −Ｖ１） は、トラ
ンジスタ３４を非動作状態にするためのトランジスタ３
４のベース−エミッタ・ターンオン電圧より大きくなる
。しかし、電圧Ｖ２は、また、トランジスタ２６のエミ
ッタと抵抗器４４との間に回路状態が存在すると、トラ
ンジスタ３４を動作状態にさせることができるように選
定される。したがって、差動電圧（Ｖ２ −Ｖ１） は
、トランジスタ３４を動作状態にするための、トランジ
スタ３４のベース−エミッタ・ターンオン電圧より大き
くなる。さらに、上述の通り、トランジスタ３４は、動
作電位ＶＣＣ から所定の電流（Ｉ１）を引き出すこと
により、抵抗器２４上の電圧降下を介してトランジスタ
２６のベースを所定の電圧にし、その結果、出力端末２
８に既知の論理状態、例えば論理低が提供される様にす
る役を果たすことになる。
ンジスタ３４が非動作状態になることを保証するように
選定される。したがって、トランジスタ３６と抵抗器４
４と通して流れる電流は抵抗器４４上に十分な電圧降下
を提供するので、差動電圧（Ｖ２ −Ｖ１） は、トラ
ンジスタ３４を非動作状態にするためのトランジスタ３
４のベース−エミッタ・ターンオン電圧より大きくなる
。しかし、電圧Ｖ２は、また、トランジスタ２６のエミ
ッタと抵抗器４４との間に回路状態が存在すると、トラ
ンジスタ３４を動作状態にさせることができるように選
定される。したがって、差動電圧（Ｖ２ −Ｖ１） は
、トランジスタ３４を動作状態にするための、トランジ
スタ３４のベース−エミッタ・ターンオン電圧より大き
くなる。さらに、上述の通り、トランジスタ３４は、動
作電位ＶＣＣ から所定の電流（Ｉ１）を引き出すこと
により、抵抗器２４上の電圧降下を介してトランジスタ
２６のベースを所定の電圧にし、その結果、出力端末２
８に既知の論理状態、例えば論理低が提供される様にす
る役を果たすことになる。
【００２１】これをもって、前記の考察から、故障状態
が発生した時、論理回路の出力を強制して既知の論理状
態にするための新規な故障検出回路が提供されたことは
明らかである。
が発生した時、論理回路の出力を強制して既知の論理状
態にするための新規な故障検出回路が提供されたことは
明らかである。
【図１】本発明に従った故障検出回路を内蔵するＥＣＬ
論理回路を示す詳細な概略図である。
論理回路を示す詳細な概略図である。
【図２】本発明に従った故障検出回路の別の実施例を内
蔵するＥＣＬ 論理回路を示す詳細な概略図である。
蔵するＥＣＬ 論理回路を示す詳細な概略図である。
Claims (6)
- 【請求項１】 入力と出力を有する回路であって、回
路の出力において出力論理信号を提供するため、回路の
入力に供給される論理信号に応答する入力段階；回路の
出力において出力論理信号を提供するため、前記入力段
階の前記出力論理信号に応答する出力段階；および前記
出力段階において発生する故障状態に応答し、回路の出
力を強制して所定の論理状態にするため、前記入力段階
と前記出力段階の両方に結合された検出手段；から構成
されることを特徴とする回路。 - 【請求項２】 前記検出手段は、コレクタ，ベースと
エミッタを有し、前記コレクタは前記入力段階の前記出
力に結合されており、前記ベースは第１基準電位が与え
られる第１端末に結合されており、前記エミッタは第１
電圧供給端末に結合されているトランジスタ（３４）；
および前記出力段階と、第２基準電圧が与えられる第２
端末との間に結合された抵抗器（３６）；を含むことを
特徴とする請求項１記載の回路。 - 【請求項３】 前記出力段階は、コレクタ，ベースと
エミッタを有しており、 前記コレクタは第２電圧供
給端末に結合されており、前記ベースは前記第１入力段
階の前記出力に結合されており、前記エミッタは回路の
出力に結合されている第１トランジスタ（２６）；コレ
クタ，ベースとエミッタを有しており、前記コレクタは
前記出力段階の前記第１トランジスタの前記エミッタに
結合されており、前記ベースは前記検出手段の前記抵抗
器によって前記第２端末に結合されており、前記エミッ
タは前記第１電圧供給端末および前記検出手段の前記ト
ランジスタの前記エミッタに結合されている第２トラン
ジスタ（３０）；および前記出力段階の前記第２トラン
ジスタの前記エミッタと前記第１電圧供給端末との間に
結合されている抵抗器（３２）；を含むことを特徴とす
る請求項２記載回路。 - 【請求項４】 前記検出手段は、コレクタ，ベースと
エミッタを有しており、 前記コレクタは前記入力段
階の前記出力に結合されており、前記ベースは第１基準
電位が与えられる第１端末に結合されており、前記エミ
ッタは第１電圧供給端末に結合されているトランジスタ
（３４）を含むことを特徴とする請求項１記載の回路。 - 【請求項５】 前記出力段階は、コレクタ，ベースと
エミッタを有し、前記コレクタは第２電圧供給端末に結
合されており、前記ベースは前記入力段階の前記出力に
結合されており、前記エミッタは回路の出力、および、
前記検出手段の前記トランジスタの前記エミッタにに結
合されているトランジスタ（２６）；および前記出力段
階の前記トランジスタの前記エミッタと前記第１電圧供
給端末との間に結合されている抵抗器（４４）；を含む
ことを特徴とする請求項４記載の回路。 - 【請求項６】 回路の出力段に故障が発生したことを
検出する方法であって、 回路の結合点における電圧
を読み取る段階；回路の前記結合点における前記電圧が
所定のしきい値に到達したとき、第１トランジスタを順
バイアスする段階；および回路の出力を強制して、発生
中の故障状態を示す所定の論理状態にする段階；から構
成されることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US590997 | 1990-10-01 | ||
| US07/590,997 US5291075A (en) | 1990-10-01 | 1990-10-01 | Fault detection circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04351016A true JPH04351016A (ja) | 1992-12-04 |
Family
ID=24364609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3278954A Pending JPH04351016A (ja) | 1990-10-01 | 1991-10-01 | 故障検出回路および故障検出方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5291075A (ja) |
| EP (1) | EP0479515B1 (ja) |
| JP (1) | JPH04351016A (ja) |
| DE (1) | DE69128513T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5459411A (en) * | 1992-03-26 | 1995-10-17 | Nec Corporation | Wired-OR logic circuits each having a constant current source |
| FI97262C (fi) * | 1994-10-03 | 1996-11-11 | Nokia Mobile Phones Ltd | Tulosignaalin kynnysarvon ylityksen virtaa säästävä ilmaisu |
| US6104232A (en) * | 1998-08-27 | 2000-08-15 | Maxim Integrated Products | DC output level compensation circuit |
| US7955358B2 (en) | 2005-09-19 | 2011-06-07 | Albert Todd J | Bone screw apparatus, system and method |
| US8449578B2 (en) * | 2009-11-09 | 2013-05-28 | Ebi, Llc | Multiplanar bone anchor system |
| US9044272B2 (en) | 2009-11-09 | 2015-06-02 | Ebi, Llc | Multiplanar bone anchor system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63152221A (ja) * | 1986-12-16 | 1988-06-24 | Nec Corp | 論理回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1251959A (ja) * | 1968-02-16 | 1971-11-03 | ||
| US3906212A (en) * | 1971-08-18 | 1975-09-16 | Siemens Ag | Series-coupled emitter coupled logic (ECL) circuit having a plurality of independently controllable current paths in a lower plane |
| US4286179A (en) * | 1978-10-27 | 1981-08-25 | International Business Machines Corporation | Push pull switch utilizing two current switch circuits |
| US4471484A (en) * | 1979-10-18 | 1984-09-11 | Sperry Corporation | Self verifying logic system |
| JPS57107637A (en) * | 1980-12-25 | 1982-07-05 | Fujitsu Ltd | Ecl integrated circuit |
| US4395767A (en) * | 1981-04-20 | 1983-07-26 | Control Data Corporation | Interconnect fault detector for LSI logic chips |
| US4745304A (en) * | 1985-05-03 | 1988-05-17 | Advanced Micro Devices, Inc. | Temperature compensation for ECL circuits |
| US4703484A (en) * | 1985-12-19 | 1987-10-27 | Harris Corporation | Programmable integrated circuit fault detection apparatus |
| US4871929A (en) * | 1988-07-07 | 1989-10-03 | Motorola Inc. | ECL logic gate |
| US4980579A (en) * | 1988-08-29 | 1990-12-25 | Motorola, Inc. | ECL gate having dummy load for substantially reducing skew |
-
1990
- 1990-10-01 US US07/590,997 patent/US5291075A/en not_active Expired - Lifetime
-
1991
- 1991-09-30 EP EP91308910A patent/EP0479515B1/en not_active Expired - Lifetime
- 1991-09-30 DE DE69128513T patent/DE69128513T2/de not_active Expired - Fee Related
- 1991-10-01 JP JP3278954A patent/JPH04351016A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63152221A (ja) * | 1986-12-16 | 1988-06-24 | Nec Corp | 論理回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0479515B1 (en) | 1997-12-29 |
| DE69128513D1 (de) | 1998-02-05 |
| EP0479515A3 (en) | 1994-10-12 |
| US5291075A (en) | 1994-03-01 |
| DE69128513T2 (de) | 1998-06-25 |
| EP0479515A2 (en) | 1992-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5506457A (en) | Electronic switch for decoupling capacitor | |
| CA1188426A (en) | Identification of repaired integrated circuits | |
| US5097206A (en) | Built-in test circuit for static CMOS circuits | |
| US4716302A (en) | Identity circuit for an integrated circuit using a fuse and transistor enabled by a power-on reset signal | |
| JPH04351016A (ja) | 故障検出回路および故障検出方法 | |
| US6507929B1 (en) | System and method for diagnosing and repairing errors in complementary logic | |
| US4980792A (en) | BiCMOS power transition circuit | |
| EP0664512B1 (en) | Design for testability technique of CMOS and BiCMOS ICs | |
| EP0369921B1 (en) | Identification of defects in emitter-coupled logic circuits | |
| CA1231758A (en) | Random logic error detecting system for differential logic networks | |
| US5570036A (en) | CMOS buffer circuit having power-down feature | |
| US4967151A (en) | Method and apparatus for detecting faults in differential current switching logic circuits | |
| JP2848441B2 (ja) | Ｃｍｏｓ半導体装置 | |
| JP2579425B2 (ja) | 論理回路のテスト装置 | |
| JP2820062B2 (ja) | 半導体集積回路及びこの回路が実装されたプリント基板 | |
| KR100682750B1 (ko) | 대상회로의 내장형 온라인 테스팅장치 및 그 방법 | |
| JP3001734B2 (ja) | 高抵抗負荷型ｓｒａｍ集積回路 | |
| JP3202227B2 (ja) | 負荷回路の断線を検出する手段を備える回路装置 | |
| US4604531A (en) | Imbalance circuits for DC testing | |
| JPH11142462A (ja) | オープン検出回路 | |
| JP2778067B2 (ja) | 電流切換型論理回路 | |
| JPH0750149B2 (ja) | シフトレジスタのテスト方法 | |
| JPH07176696A (ja) | 半導体集積回路 | |
| JPH03128525A (ja) | 論理回路 | |
| Roberts et al. | Testing of domino and latched domino circuits using current sensors |