JPH04351067A - ゲインコントロール装置 - Google Patents
ゲインコントロール装置Info
- Publication number
- JPH04351067A JPH04351067A JP3124173A JP12417391A JPH04351067A JP H04351067 A JPH04351067 A JP H04351067A JP 3124173 A JP3124173 A JP 3124173A JP 12417391 A JP12417391 A JP 12417391A JP H04351067 A JPH04351067 A JP H04351067A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- analog signal
- level
- gain
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Facsimile Image Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、例えばFAX等にお
いて、実際の原稿を読み取る前に基準白原稿を読取り、
光電変換回路中のイメージセンサを構成する各画素等の
特性の相違により生ずる誤差が精度良く補正できるよう
、光電変換回路から出力されるアナログ電気信号を増幅
する際のゲインを決定するためのゲインコントロール装
置に関する。
いて、実際の原稿を読み取る前に基準白原稿を読取り、
光電変換回路中のイメージセンサを構成する各画素等の
特性の相違により生ずる誤差が精度良く補正できるよう
、光電変換回路から出力されるアナログ電気信号を増幅
する際のゲインを決定するためのゲインコントロール装
置に関する。
【0002】
【従来の技術】図4は、テレビジョン学会技術報告(1
989年9月29日 P13〜P18)に掲載されて
いるマルチチップ方式密着型イメージセンサに用いられ
ている従来のゲインコントロール装置の構成を示すブロ
ック図である。光電変換回路1からのアナログ信号はア
ナログ信号処理回路2に与えられ増幅される。アナログ
信号処理回路2はオートゲインコントロール信号AGC
に応じてアナログ信号の増幅のゲインを調整する。アナ
ログ信号処理回路2により増幅されたアナログ信号がA
D変換回路3に与えられる。AD変換回路3は、アナロ
グ信号処理回路2のゲイン設定時において、アナログ信
号に応じたオートゲインコントロール信号AGCをアナ
ログ信号処理回路2に与える。また、AD変換回路3は
アナログ信号をディジタル信号に変換し補正回路4に与
える。補正回路4はディジタル信号に後述するような不
均一補正(光電変換回路1の画素ごとの出力の不均一さ
を直す補正)を施す。
989年9月29日 P13〜P18)に掲載されて
いるマルチチップ方式密着型イメージセンサに用いられ
ている従来のゲインコントロール装置の構成を示すブロ
ック図である。光電変換回路1からのアナログ信号はア
ナログ信号処理回路2に与えられ増幅される。アナログ
信号処理回路2はオートゲインコントロール信号AGC
に応じてアナログ信号の増幅のゲインを調整する。アナ
ログ信号処理回路2により増幅されたアナログ信号がA
D変換回路3に与えられる。AD変換回路3は、アナロ
グ信号処理回路2のゲイン設定時において、アナログ信
号に応じたオートゲインコントロール信号AGCをアナ
ログ信号処理回路2に与える。また、AD変換回路3は
アナログ信号をディジタル信号に変換し補正回路4に与
える。補正回路4はディジタル信号に後述するような不
均一補正(光電変換回路1の画素ごとの出力の不均一さ
を直す補正)を施す。
【0003】図5はアナログ信号処理回路2の構成を示
す回路図である。アナログ信号処理回路2はゲインコン
トロール回路2a、パルス発生回路2b、スイッチSW
1,SW2,SW3、コンデンサC0 、抵抗R1,R
2より成る。パルス発生回路2bは一定周期のパルスP
を発生し、スイッチSW2,SW3に与える。スイッチ
SW2,SW3はパルスPが“H”レベルのときオンし
、“L”レベルのときオフする。パルスPが“H”レベ
ルになるのは各走査期間ごとである。スイッチSW2は
抵抗R2とともにゲインコントロール回路2aと電源V
ccの間に直列に接続されている。スイッチSW3はA
D変換回路3とスイッチSW1の間に接続され、パルス
Pのレベルに応じてオートゲインコントロール信号AG
Cを選択的にスイッチSW1に与える。スイッチSW1
は抵抗R1とともにゲインコントロール回路2aと接地
間に直列に接続されている。抵抗R1と抵抗R2との共
通接続点と接地間にはコンデンサC0 が接続されてい
る。ゲインコントロール回路2aはコンデンサC0 の
充電電圧に応じてゲインを調整する。
す回路図である。アナログ信号処理回路2はゲインコン
トロール回路2a、パルス発生回路2b、スイッチSW
1,SW2,SW3、コンデンサC0 、抵抗R1,R
2より成る。パルス発生回路2bは一定周期のパルスP
を発生し、スイッチSW2,SW3に与える。スイッチ
SW2,SW3はパルスPが“H”レベルのときオンし
、“L”レベルのときオフする。パルスPが“H”レベ
ルになるのは各走査期間ごとである。スイッチSW2は
抵抗R2とともにゲインコントロール回路2aと電源V
ccの間に直列に接続されている。スイッチSW3はA
D変換回路3とスイッチSW1の間に接続され、パルス
Pのレベルに応じてオートゲインコントロール信号AG
Cを選択的にスイッチSW1に与える。スイッチSW1
は抵抗R1とともにゲインコントロール回路2aと接地
間に直列に接続されている。抵抗R1と抵抗R2との共
通接続点と接地間にはコンデンサC0 が接続されてい
る。ゲインコントロール回路2aはコンデンサC0 の
充電電圧に応じてゲインを調整する。
【0004】次に図6,図7を用いて動作について説明
する。以下一走査期間について述べる。このときパルス
Pは“H”レベルである。そのため、スイッチSW2,
SW3はオンしている。実際の原稿を読む前にまず基準
白原稿を読む。光電変換回路1に含まれるイメージセン
サ(複数の画素で構成される)、レンズ、光源等の特性
のバラツキにより光電変換回路1から出力されるアナロ
グ信号A(図6)は白基準レベルVWLに一致しない。 このようなアナログ信号Aがアナログ処理回路2を介し
てAD変換回路3に与えられる。AD変換回路3は各画
素ごとのアナログ信号Aが白基準レベルVWLより大き
いか小さいかにより“H”レベルあるいは“L”レベル
のオートゲインコントロール信号AGCを出力する。
する。以下一走査期間について述べる。このときパルス
Pは“H”レベルである。そのため、スイッチSW2,
SW3はオンしている。実際の原稿を読む前にまず基準
白原稿を読む。光電変換回路1に含まれるイメージセン
サ(複数の画素で構成される)、レンズ、光源等の特性
のバラツキにより光電変換回路1から出力されるアナロ
グ信号A(図6)は白基準レベルVWLに一致しない。 このようなアナログ信号Aがアナログ処理回路2を介し
てAD変換回路3に与えられる。AD変換回路3は各画
素ごとのアナログ信号Aが白基準レベルVWLより大き
いか小さいかにより“H”レベルあるいは“L”レベル
のオートゲインコントロール信号AGCを出力する。
【0005】以下、ゲインを遂次御方法により調整する
場合について説明する。アナログ信号Aが白基準レベル
VWLより小さいうちはオートゲインコントロール信号
AGCは“L”レベルになる。この“L”レベルに応答
してスイッチSW1はオフする。一方、パルスPの“H
”レベルに応答してスイッチSW2はオンし、コンデン
サC0 は充電され始める。そのため、ゲインコントロ
ール回路2aのゲインは除々に上昇しアナログ信号Aは
白基準レベルVWLまで除々に引き上げられる。白基準
レベルVWLまで引き上げられると(点L)オートゲイ
ンコントロール信号AGCは“H”レベルとなる。する
と、スイッチSW1がオンしコンデンサC0 が放電さ
れる。放電量の方が充電量より多くなるように諸条件を
設定している。コンデンサC0 が放電されるとコンデ
ンサC0 の充電電圧が下がる。すると、ゲインが下が
り、アナログ信号Aが白基準レベルVWLより小さくな
り再びスイッチSW1がオフしコンデンサC0 が充電
される。このようにスイッチSW1がオン,オフを繰り
返してアナログ信号Aは白基準レベルVWLに補正され
る。アナログ信号Aが白基準レベルVWLより小さくな
ると(点M)オートゲインコントロール信号AGCは“
L”レベルとなりスイッチSW1はオフする。この時点
でスイッチSW2はオンしているのでコンデンサC0
は充電され、ゲインは大きくなる。そして、最後に入力
されたアナログ信号Aに対するゲイン、つまりN点にお
けるゲインをアナログ信号処理回路2に記憶させる。こ
のゲインに基づき基準白原稿を読み取ると図7に示すよ
うなアナログ信号A1がアナログ信号処理回路2から出
力される。最後に入力されたアナログ信号Aに対するゲ
インに基づきアナログ信号Aを増幅しているのでアナロ
グ信号A1の最終レベル(右端のレベル)は白基準レベ
ルVWLに一致している。 アナログ信号A1をAD変換回路3に与える。AD変換
回路3の出力は白基準レベルVWL以上の信号は白基準
レベルVWLにクランプされた信号B1(太線)のよう
になる。信号B1は補正回路4に与えられる。補正回路
4は信号B1に基づき、実際の原稿を読み取った場合の
不均一補正を行う。
場合について説明する。アナログ信号Aが白基準レベル
VWLより小さいうちはオートゲインコントロール信号
AGCは“L”レベルになる。この“L”レベルに応答
してスイッチSW1はオフする。一方、パルスPの“H
”レベルに応答してスイッチSW2はオンし、コンデン
サC0 は充電され始める。そのため、ゲインコントロ
ール回路2aのゲインは除々に上昇しアナログ信号Aは
白基準レベルVWLまで除々に引き上げられる。白基準
レベルVWLまで引き上げられると(点L)オートゲイ
ンコントロール信号AGCは“H”レベルとなる。する
と、スイッチSW1がオンしコンデンサC0 が放電さ
れる。放電量の方が充電量より多くなるように諸条件を
設定している。コンデンサC0 が放電されるとコンデ
ンサC0 の充電電圧が下がる。すると、ゲインが下が
り、アナログ信号Aが白基準レベルVWLより小さくな
り再びスイッチSW1がオフしコンデンサC0 が充電
される。このようにスイッチSW1がオン,オフを繰り
返してアナログ信号Aは白基準レベルVWLに補正され
る。アナログ信号Aが白基準レベルVWLより小さくな
ると(点M)オートゲインコントロール信号AGCは“
L”レベルとなりスイッチSW1はオフする。この時点
でスイッチSW2はオンしているのでコンデンサC0
は充電され、ゲインは大きくなる。そして、最後に入力
されたアナログ信号Aに対するゲイン、つまりN点にお
けるゲインをアナログ信号処理回路2に記憶させる。こ
のゲインに基づき基準白原稿を読み取ると図7に示すよ
うなアナログ信号A1がアナログ信号処理回路2から出
力される。最後に入力されたアナログ信号Aに対するゲ
インに基づきアナログ信号Aを増幅しているのでアナロ
グ信号A1の最終レベル(右端のレベル)は白基準レベ
ルVWLに一致している。 アナログ信号A1をAD変換回路3に与える。AD変換
回路3の出力は白基準レベルVWL以上の信号は白基準
レベルVWLにクランプされた信号B1(太線)のよう
になる。信号B1は補正回路4に与えられる。補正回路
4は信号B1に基づき、実際の原稿を読み取った場合の
不均一補正を行う。
【0006】以下灰色の原稿を読み取った場合の不均一
補正動作を説明する。光電変換回路1により灰色の原稿
を読み取った場合、光電変換回路1に含まれるイメージ
センサの各画素等の特性の相違によりAD変換回路3か
ら補正回路4へ図7に示すような信号Dが与えられる。 なお、このときオートゲインコントロール信号AGCは
発生しない。区間E(信号A1が白基準レベルVWLよ
りも小さい区間)においては(D/B1)×VWLの式
により信号Dは補正される。ここで、Dは信号Dの値、
B1は信号B1の値である。一方、区間F(信号A1が
白基準レベルVWLよりも大きい区間)においては(D
/VWL)×VWLの式により信号Dは補正される。補
正結果は図7に示す信号Z1(一点鎖線)のようになる
。図7に示すように区間Fにおいては誤差を含む信号D
がそのまま出力されている。
補正動作を説明する。光電変換回路1により灰色の原稿
を読み取った場合、光電変換回路1に含まれるイメージ
センサの各画素等の特性の相違によりAD変換回路3か
ら補正回路4へ図7に示すような信号Dが与えられる。 なお、このときオートゲインコントロール信号AGCは
発生しない。区間E(信号A1が白基準レベルVWLよ
りも小さい区間)においては(D/B1)×VWLの式
により信号Dは補正される。ここで、Dは信号Dの値、
B1は信号B1の値である。一方、区間F(信号A1が
白基準レベルVWLよりも大きい区間)においては(D
/VWL)×VWLの式により信号Dは補正される。補
正結果は図7に示す信号Z1(一点鎖線)のようになる
。図7に示すように区間Fにおいては誤差を含む信号D
がそのまま出力されている。
【0007】
【発明が解決しようとする課題】以上のように従来のゲ
インコントロール装置においては、基準白原稿を読み取
ったときに最後にアナログ信号処理回路2に入力された
アナログ信号Aのレベル(N点でのレベル)に基づきゲ
インを設定し、このゲインに基づいて増幅されたアナロ
グ信号に基づいて補正回路4によりAD変換回路3から
の信号に不均一補正を施すようにしているので、精度良
く不均一補正ができないという問題点があった。
インコントロール装置においては、基準白原稿を読み取
ったときに最後にアナログ信号処理回路2に入力された
アナログ信号Aのレベル(N点でのレベル)に基づきゲ
インを設定し、このゲインに基づいて増幅されたアナロ
グ信号に基づいて補正回路4によりAD変換回路3から
の信号に不均一補正を施すようにしているので、精度良
く不均一補正ができないという問題点があった。
【0008】この発明は上記のような問題点を解決する
ためになされたもので、精度良く不均一補正ができるゲ
インコントロール装置を得ることを目的とする。
ためになされたもので、精度良く不均一補正ができるゲ
インコントロール装置を得ることを目的とする。
【0009】
【課題を解決するための手段】この発明にかかるゲイン
コントロール装置は、複数個の画素で構成されるイメー
ジセンサを含み、該イメージセンサで光信号をアナログ
電気信号に変換する光電変換回路と、前記光電変換回路
に接続され、前記アナログ電気信号を増幅するアナログ
信号処理回路と、前記アナログ信号処理回路に接続され
、該アナログ信号処理回路から出力される前記アナログ
電気信号をディジタル信号に変換するアナログ・ディジ
タル変換回路とを備え、前記複数個の画素の各々に対応
する前記光電変換回路からの前記アナログ電気信号のう
ち、均一濃度の原稿に対し最大値となるものに基づき、
前記アナログ信号処理回路の増幅率を調整するようにし
たことを特徴とする。
コントロール装置は、複数個の画素で構成されるイメー
ジセンサを含み、該イメージセンサで光信号をアナログ
電気信号に変換する光電変換回路と、前記光電変換回路
に接続され、前記アナログ電気信号を増幅するアナログ
信号処理回路と、前記アナログ信号処理回路に接続され
、該アナログ信号処理回路から出力される前記アナログ
電気信号をディジタル信号に変換するアナログ・ディジ
タル変換回路とを備え、前記複数個の画素の各々に対応
する前記光電変換回路からの前記アナログ電気信号のう
ち、均一濃度の原稿に対し最大値となるものに基づき、
前記アナログ信号処理回路の増幅率を調整するようにし
たことを特徴とする。
【0010】
【作用】この発明においては、複数個の画素の各々に対
応する光電変換回路からのアナログ電気信号のうち、均
一濃度の原稿に対し、最大値となるものに基づき、アナ
ログ信号処理回路の増幅率を調整するようにしているの
で、アナログ・ディジタル変換回路に入力される信号の
最大値は所定値以上にならない。
応する光電変換回路からのアナログ電気信号のうち、均
一濃度の原稿に対し、最大値となるものに基づき、アナ
ログ信号処理回路の増幅率を調整するようにしているの
で、アナログ・ディジタル変換回路に入力される信号の
最大値は所定値以上にならない。
【0011】
【実施例】図1はこの発明に係るゲインコントロール装
置の一実施例を構成するアナログ信号処理回路2の一構
成例を示す回路図である。図において、図5に示した従
来のアナログ信号処理回路との相違点はスイッチSW4
を新たに設けたことである。スイッチSW4はパルス信
号発生回路2bからのパルスPと“L”レベルの信号を
スイッチSW2に選択的に与える。その他の構成は従来
と同様である。
置の一実施例を構成するアナログ信号処理回路2の一構
成例を示す回路図である。図において、図5に示した従
来のアナログ信号処理回路との相違点はスイッチSW4
を新たに設けたことである。スイッチSW4はパルス信
号発生回路2bからのパルスPと“L”レベルの信号を
スイッチSW2に選択的に与える。その他の構成は従来
と同様である。
【0012】次に動作について説明する。光電変換回路
1により基準白原稿を読み取る。そして、従来に示した
のと同様にゲインコントロールを行い、光電変換回路1
からのアナログ信号Aの最後のレベルに応じたゲインを
アナログ信号処理回路2に記憶させる。なお、スイッチ
SW4はパルス発生回路2b側に切り替えている。
1により基準白原稿を読み取る。そして、従来に示した
のと同様にゲインコントロールを行い、光電変換回路1
からのアナログ信号Aの最後のレベルに応じたゲインを
アナログ信号処理回路2に記憶させる。なお、スイッチ
SW4はパルス発生回路2b側に切り替えている。
【0013】次にスイッチSW4を“L”レベル側に切
り替える。こうすると、スイッチSW2には常に“L”
レベルが与えらるので、スイッチSW2はオフした状態
となる。つまり、コンデンサC0 は充電が行われない
ことになる。この状態で再度基準白原稿を読みとるとア
ナログ信号処理回路2から出力されるアナログ信号A1
は図2に示すように従来と同様の波形となる。アナログ
信号A1がAD変換回路3に与えられる。アナログ信号
A1が白基準レベルVWLより小さい場合、従来と同様
スイッチSW1は“L”レベルのオートゲインコントロ
ール信号AGCを受けオフする。このとき、スイッチS
W2,SW3がともにオフしているのでゲインは一定と
なる。一方、アナログ信号A1が白基準レベルVWLに
達した時点(O点)でオートゲインコントロール信号A
GCは“H”レベルとなり、スイッチSW1はこの“H
”レベルに応答してオンする。スイッチSW1がオンす
ることによりコンデンサC0 が放電される。O点から
Q点までの間(アナログ信号A1が白基準レベルVWL
より大きい区間)コンデンサC0 は放電される。その
ため、ゲインはO点からQ点の間変化し、Q点以降ゲイ
ンは変化しない。それは、Q点以降はAD変換回路3に
与えられる信号が白基準レベルVWL以下になりスイッ
チSW1がオフし、コンデンサC0 の放電が停止され
るからである。 アナログ信号処理回路2にこのようにして得られたゲイ
ン、つまりアナログ信号A1のピークに対するゲイン(
点Qにおけるゲイン)を記憶させる。その後、再度基準
白原稿を読み取るとアナログ信号処理回路2からはその
ピーク値が白基準レベルVWLに一致するようなアナロ
グ信号A2(図3)が出力され、これがAD変換回路3
に与えられる。アナログ信号A2は白基準レベルVWL
よりも小さいのでAD変換回路3からはアナログ信号A
2と同等の信号が出力され補正回路4に与えられる。補
正回路4はこの信号に基づき、実際の原稿を読み取った
際に与えられる信号の不均一補正を行う。
り替える。こうすると、スイッチSW2には常に“L”
レベルが与えらるので、スイッチSW2はオフした状態
となる。つまり、コンデンサC0 は充電が行われない
ことになる。この状態で再度基準白原稿を読みとるとア
ナログ信号処理回路2から出力されるアナログ信号A1
は図2に示すように従来と同様の波形となる。アナログ
信号A1がAD変換回路3に与えられる。アナログ信号
A1が白基準レベルVWLより小さい場合、従来と同様
スイッチSW1は“L”レベルのオートゲインコントロ
ール信号AGCを受けオフする。このとき、スイッチS
W2,SW3がともにオフしているのでゲインは一定と
なる。一方、アナログ信号A1が白基準レベルVWLに
達した時点(O点)でオートゲインコントロール信号A
GCは“H”レベルとなり、スイッチSW1はこの“H
”レベルに応答してオンする。スイッチSW1がオンす
ることによりコンデンサC0 が放電される。O点から
Q点までの間(アナログ信号A1が白基準レベルVWL
より大きい区間)コンデンサC0 は放電される。その
ため、ゲインはO点からQ点の間変化し、Q点以降ゲイ
ンは変化しない。それは、Q点以降はAD変換回路3に
与えられる信号が白基準レベルVWL以下になりスイッ
チSW1がオフし、コンデンサC0 の放電が停止され
るからである。 アナログ信号処理回路2にこのようにして得られたゲイ
ン、つまりアナログ信号A1のピークに対するゲイン(
点Qにおけるゲイン)を記憶させる。その後、再度基準
白原稿を読み取るとアナログ信号処理回路2からはその
ピーク値が白基準レベルVWLに一致するようなアナロ
グ信号A2(図3)が出力され、これがAD変換回路3
に与えられる。アナログ信号A2は白基準レベルVWL
よりも小さいのでAD変換回路3からはアナログ信号A
2と同等の信号が出力され補正回路4に与えられる。補
正回路4はこの信号に基づき、実際の原稿を読み取った
際に与えられる信号の不均一補正を行う。
【0014】以下灰色の原稿を読みとった場合の不均一
補正動作を説明する。光電変換回路1により灰色の原稿
を読み取った場合、光電変換回路1に含まれるイメージ
センサの各画素等の特性の相違によりAD変換回路3か
らの信号Dが図3に示すようになる。なお、このときオ
ートゲインコントロール信号AGCは発生しない。補正
回路4は与えられた信号A2に基づき,(A2/D)×
VWLの式で信号Dを補正する。ここで、A2は信号A
2の値である。信号Dの補正結果は、光電変換回路1で
の誤差が精度よく補正された信号Z2(一点鎖線)とな
る。
補正動作を説明する。光電変換回路1により灰色の原稿
を読み取った場合、光電変換回路1に含まれるイメージ
センサの各画素等の特性の相違によりAD変換回路3か
らの信号Dが図3に示すようになる。なお、このときオ
ートゲインコントロール信号AGCは発生しない。補正
回路4は与えられた信号A2に基づき,(A2/D)×
VWLの式で信号Dを補正する。ここで、A2は信号A
2の値である。信号Dの補正結果は、光電変換回路1で
の誤差が精度よく補正された信号Z2(一点鎖線)とな
る。
【0015】このように光電変換回路1での誤差を含む
アナログ信号A1のピーク値を白基準レベルVWLにな
るようにゲインを調整したので、光電変換回路1での誤
差を精度良く不均一補正することができる。
アナログ信号A1のピーク値を白基準レベルVWLにな
るようにゲインを調整したので、光電変換回路1での誤
差を精度良く不均一補正することができる。
【0016】なお、上記実施例では逐次制御方法により
ゲインを調整した後、再びゲインをアナログ信号Aのピ
ーク値が白基準レベルVWLになるように設定する場合
について説明したが、アナログ信号A2のピーク値が白
基準レベルVWLになるようなゲインに設定できればど
のような方法であってもよい。
ゲインを調整した後、再びゲインをアナログ信号Aのピ
ーク値が白基準レベルVWLになるように設定する場合
について説明したが、アナログ信号A2のピーク値が白
基準レベルVWLになるようなゲインに設定できればど
のような方法であってもよい。
【0017】また、上記実施例では白基準レベルVWL
とアナログ信号のピークが一致するようにゲインを設定
する場合について説明したが、濃度が均一である原稿を
読み取りアナログ信号のピーク値に基づいてゲイン設定
する場合すべてにこの発明は適用できる。
とアナログ信号のピークが一致するようにゲインを設定
する場合について説明したが、濃度が均一である原稿を
読み取りアナログ信号のピーク値に基づいてゲイン設定
する場合すべてにこの発明は適用できる。
【0018】
【発明の効果】以上のようにこの発明によれば、複数個
の画素の各々に対応する光電変換回路からのアナログ電
気信号のうち、均一濃度の原稿に対し、最大値となるも
のに基づき、アナログ信号処理回路の増幅率を調整する
ようにしているので、アナログ・ディジタル変換回路に
入力される信号の最大値は所定値以上にならない。その
結果、アナログ・ディジタル変換後に光電変換回路での
誤差を不均一補正する場合に精度良く補正ができるとい
う効果がある。
の画素の各々に対応する光電変換回路からのアナログ電
気信号のうち、均一濃度の原稿に対し、最大値となるも
のに基づき、アナログ信号処理回路の増幅率を調整する
ようにしているので、アナログ・ディジタル変換回路に
入力される信号の最大値は所定値以上にならない。その
結果、アナログ・ディジタル変換後に光電変換回路での
誤差を不均一補正する場合に精度良く補正ができるとい
う効果がある。
【図1】この発明に係るゲインコントロール装置の一実
施例に含まれるアナログ信号処理回路の一構成例を示す
図である。
施例に含まれるアナログ信号処理回路の一構成例を示す
図である。
【図2】図1の回路の動作を説明するための図である。
【図3】図1の回路の動作を説明するための図である。
【図4】従来のゲインコントロール装置を示すブロック
図である。
図である。
【図5】図4に示した回路のアナログ信号処理回路を示
す回路図である。
す回路図である。
【図6】図5に示した回路の動作を説明するための図で
ある。
ある。
【図7】図5に示した回路の動作を説明するための図で
ある。
ある。
1 光電変換回路
2 アナログ信号処理回路
3 AD変換回路
4 補正回路
Claims (1)
- 【請求項1】 複数個の画素で構成されるイメージセ
ンサを含み、該イメージセンサで光信号をアナログ電気
信号に変換する光電変換回路と、前記光電変換回路に接
続され、前記アナログ電気信号を増幅するアナログ信号
処理回路と、前記アナログ信号処理回路に接続され、該
アナログ信号処理回路から出力される前記アナログ電気
信号をディジタル信号に変換するアナログ・ディジタル
変換回路とを備え、前記複数個の画素の各々に対応する
前記光電変換回路からの前記アナログ電気信号のうち、
均一濃度の原稿に対し最大値となるものに基づき、前記
アナログ信号処理回路の増幅率を調整するようにしたこ
とを特徴とするゲインコントロール装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3124173A JPH04351067A (ja) | 1991-05-29 | 1991-05-29 | ゲインコントロール装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3124173A JPH04351067A (ja) | 1991-05-29 | 1991-05-29 | ゲインコントロール装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04351067A true JPH04351067A (ja) | 1992-12-04 |
Family
ID=14878771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3124173A Pending JPH04351067A (ja) | 1991-05-29 | 1991-05-29 | ゲインコントロール装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04351067A (ja) |
-
1991
- 1991-05-29 JP JP3124173A patent/JPH04351067A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0771290B2 (ja) | 信号処理回路 | |
| EP0542995A1 (en) | SELF-CALIBRATING DOUBLE RANGE AD CONVERTER. | |
| JP4192111B2 (ja) | 画像入力装置 | |
| JP3262609B2 (ja) | 画像読取装置 | |
| JP3147887B2 (ja) | 撮像装置の線形性測定方法および画像読み取り装置 | |
| JP2822674B2 (ja) | 画像読取装置 | |
| JPS6364112B2 (ja) | ||
| JP3286989B2 (ja) | 可変利得制御回路とビデオカメラ | |
| JPH0224066B2 (ja) | ||
| JP2018050234A (ja) | 撮像装置及び撮像装置の処理方法 | |
| JP3112962B2 (ja) | 画像読取装置 | |
| JP3027000B2 (ja) | 画像読取装置 | |
| JPS63157556A (ja) | 画像読取装置 | |
| JPH0787531B2 (ja) | 読み取り装置 | |
| JPH09307441A (ja) | 信号処理回路 | |
| JP2907244B2 (ja) | 黒レベル調整回路 | |
| JP3153716B2 (ja) | 画像読取装置 | |
| JPH057297A (ja) | 画像読取装置 | |
| JPH02261263A (ja) | 画像読取装置 | |
| JPH03270308A (ja) | 自動利得制御回路 | |
| JPS60259063A (ja) | シエ−デイング歪み補正装置 | |
| JPH0946552A (ja) | 映像信号クランプ方式 | |
| JPH02214259A (ja) | 画像読取装置 | |
| GB2226926A (en) | Maintaining colour balance for video sensors with variable integration times | |
| JP2000232579A (ja) | 読取り装置 |