JPH04354143A - 厚膜多層回路基板 - Google Patents

厚膜多層回路基板

Info

Publication number
JPH04354143A
JPH04354143A JP3128975A JP12897591A JPH04354143A JP H04354143 A JPH04354143 A JP H04354143A JP 3128975 A JP3128975 A JP 3128975A JP 12897591 A JP12897591 A JP 12897591A JP H04354143 A JPH04354143 A JP H04354143A
Authority
JP
Japan
Prior art keywords
thick film
circuit board
electrodes
multilayer circuit
conductor paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3128975A
Other languages
English (en)
Inventor
Osamu Asai
修 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3128975A priority Critical patent/JPH04354143A/ja
Publication of JPH04354143A publication Critical patent/JPH04354143A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップをワイヤ
ボンディング方式にて実装する場合に用いることができ
る電子機器実装用の厚膜多層回路基板に関する。
【０００２】
【従来の技術】図３は半導体チップを従来の厚膜回路基
板に実装したときの構造を示す平面図であり、図におい
て１はアルミナ基板、３はアルミナ基板１の上に形成さ
れている電極、４はアルミナ基板１の上に形成されてい
る半導体チップ、５は電極３と半導体チップ４のパット
６を接続されているワイヤ線である。
【０００３】図に示すように、半導体チップ４はアルミ
ナ基板１上に厚膜導体ペーストより放射状に形成された
電極３の一部を半導体チップ４のパット６とワイヤ線５
にて接続されているのが一般的であった。
【０００４】
【発明が解決しようとする課題】しかしながら上記の構
成では、厚膜導体ペーストより放射状に形成された電極
３と半導体チップ４をワイヤ線５にて接続された場合、
半導体チップ４のパット６の数の増大に伴って電極３の
数も増し、非常に面積が大きくなり基板の小型化に寄与
しないという課題があり、一方、半導体チップ４と電極
３との間のワイヤ線５が長くなり、コストが高価になる
という課題があった。
【０００５】本発明は、このような従来の課題を解決す
るものであり、厚膜導体ペーストより形成される電極を
千鳥状に２列以上配列でワイヤボンディングする場合に
用いることのできる非常に面積が小型化で優れた厚膜多
層回路基板を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために、アルミナ基板の表面に厚膜導体ペーストを
用いて形成された内部電極上に絶縁ペーストを用いて絶
縁層を形成され、且つ前記絶縁層上に厚膜導体ペースト
を用いて形成された外部電極からなるものである。
【０００７】
【作用】したがって本発明によれば、アルミナ基板上に
厚膜導体ペーストを用いて形成された内部電極上に絶縁
ペーストを用いて絶縁層を形成した後に、厚膜導体ペー
ストを用いて絶縁物上に外部電極を形成するものであり
、このようにすれば、従来と比較して非常に基板面積が
小型化になる。
【０００８】さらに本発明によれば、半導体チップと電
極の距離が短いためワイヤ線が少量しか使用しないため
に製品のコストパフォーマンスに有利であり、またワイ
ヤ線の上下または左右蛇行を少なくでき、電気的に接触
するという不良を低減するものである。
【０００９】
【実施例】以下、本発明の一実施例について、図１およ
び図２を参照しながら説明する。
【００１０】図１は本発明の一実施例の厚膜多層回路基
板に半導体チップを実装したときの平面図であり、図２
は図１に示す実施例の部分拡大断面図である。
【００１１】図に示すように、アルミナ基板１上に厚膜
導体ペーストを用いて形成された内部電極２上に絶縁ペ
ーストを用いて絶縁層７を形成した後、絶縁層７上に厚
膜導体ペーストを用いて外部電極３を形成する。
【００１２】このようにすれば、電極２，３の一部を半
導体チップ４のパット６をワイヤボンディングでワイヤ
線５を接続したときに、半導体チップ４と電極２，３の
距離が短いためワイヤ線５の上下または左右蛇行を少な
くでき、電気的に接触しないという信頼性向上に大きな
効果を得ることができ、またワイヤ線５使用量が少量で
済むことができる。また電極２，３を２列以上配列で用
いることのできるため基板の小型化ができ、製品のコス
トを低減する上においても有利である。
【００１３】
【発明の効果】本発明は上記実施例よりあきらかなよう
に、電極を２列以上配列で用いる構成とすることにより
、ワイヤ線の上下または左右蛇行を少なくでき、また電
極を２列以上配列で用いることのできるため基板の小型
化ができるため、信頼性に優れ、かつ安価な厚膜多層回
路基板を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例における厚膜多層基板に半導
体チップを実装した平面図
【図２】同実施例における部分拡大断面図
【図３】従来
の厚膜回路基板に半導体チップを実装した平面図
【符号の説明】
１　　アルミナ基板 ２　　内部電極 ３　　外部電極 ４　　半導体チップ ５　　ワイヤ線 ６　　パット ７　　絶縁層

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体チップを実装する場合に用いる厚膜
    多層回路基板であって、半導体チップを接続するワイヤ
    ボンディング用電極を千鳥状に２列以上配列したことを
    特徴とする厚膜多層回路基板。
JP3128975A 1991-05-31 1991-05-31 厚膜多層回路基板 Pending JPH04354143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3128975A JPH04354143A (ja) 1991-05-31 1991-05-31 厚膜多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3128975A JPH04354143A (ja) 1991-05-31 1991-05-31 厚膜多層回路基板

Publications (1)

Publication Number Publication Date
JPH04354143A true JPH04354143A (ja) 1992-12-08

Family

ID=14998036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3128975A Pending JPH04354143A (ja) 1991-05-31 1991-05-31 厚膜多層回路基板

Country Status (1)

Country Link
JP (1) JPH04354143A (ja)

Similar Documents

Publication Publication Date Title
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
JPH06302653A (ja) 半導体装置
JPH064595Y2 (ja) ハイブリッドｉｃ
JP3138539B2 (ja) 半導体装置及びｃｏｂ基板
JP3632024B2 (ja) チップパッケージ及びその製造方法
KR960035997A (ko) 반도체 패키지 및 그 제조방법
JPH10321791A (ja) オペアンプ装置
JPH04354143A (ja) 厚膜多層回路基板
JPS6362339A (ja) 半導体装置
JPS5849637Y2 (ja) 厚膜配線板
JPS595977Y2 (ja) 集積回路の塔載装置
JP2773762B2 (ja) 半導体装置の製造方法
KR100206975B1 (ko) 반도체 패키지
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
JP2784209B2 (ja) 半導体装置
JP2743524B2 (ja) 混成集積回路装置
JP3147165B2 (ja) 回路装置、その製造方法
JP2822446B2 (ja) 混成集積回路装置
JPH0119395Y2 (ja)
JPH041744Y2 (ja)
JPS61283137A (ja) 半導体装置
JPH04350990A (ja) 混成集積回路
JPS6151953A (ja) 半導体装置
JPS5870557A (ja) 集積回路パツケ−ジ