JPH04355671A - 電力変換器の制御回路 - Google Patents
電力変換器の制御回路Info
- Publication number
- JPH04355671A JPH04355671A JP3131158A JP13115891A JPH04355671A JP H04355671 A JPH04355671 A JP H04355671A JP 3131158 A JP3131158 A JP 3131158A JP 13115891 A JP13115891 A JP 13115891A JP H04355671 A JPH04355671 A JP H04355671A
- Authority
- JP
- Japan
- Prior art keywords
- current
- limiter
- current command
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、１サイクルの内に複
数回のスイッチングを行うスイッチング素子から構成さ
れ、出力電圧の瞬時値をを高精度で制御する瞬時波形制
御形の電力変換器の制御回路に関するものである。
数回のスイッチングを行うスイッチング素子から構成さ
れ、出力電圧の瞬時値をを高精度で制御する瞬時波形制
御形の電力変換器の制御回路に関するものである。
【０００２】
【従来の技術】図８は従来の電力変換器の制御回路であ
り、図８において、１は直流を交流に変換するインバー
タを構成する主回路であり、図９（ａ）に示すようなス
イッチング素子Ｓ１〜Ｓ２のフルブリッジ構成のインバ
ータを１〜２ＫＨｚ程度以上の三角波キャリアでパルス
幅変調（以下ＰＷＭ変調）するものなどがその例である
。２，３はフィルタ用のリアクトルとコンデンサ、５は
負荷、６ａはインバータ電流ＩＡの検出器、６ｂは負荷
電流ＩＬの検出器、６ｃはインバータ電圧Ｖｃを検出す
る電圧検出器である。
り、図８において、１は直流を交流に変換するインバー
タを構成する主回路であり、図９（ａ）に示すようなス
イッチング素子Ｓ１〜Ｓ２のフルブリッジ構成のインバ
ータを１〜２ＫＨｚ程度以上の三角波キャリアでパルス
幅変調（以下ＰＷＭ変調）するものなどがその例である
。２，３はフィルタ用のリアクトルとコンデンサ、５は
負荷、６ａはインバータ電流ＩＡの検出器、６ｂは負荷
電流ＩＬの検出器、６ｃはインバータ電圧Ｖｃを検出す
る電圧検出器である。
【０００３】図において８００番台の番号は制御回路の
構成要素であることを示す。すなわち、８０１は交流基
準電圧発生回路、８０２はこの交流基準電圧Ｖｃ＊＝Ｅ
ｓｉｎωｔに対して９０°進んだコンデンサに流すべき
電流基準の指令値Ｉｃ＊＝ωＣｐＥｃｏｓωｔの発生回
路、８０３はこれらの基準値の時間ベースとなるクロッ
ク発生回路である。８０９は電圧偏差検出回路、８１０
は電圧制御回路で制御信号Ｊｃを発生する。８０４は負
荷電流の検出値ＩＬにもとずき、負荷電流のフィードフ
ォワード制御信号ＩＬ＊を発生する回路、８１１は以上
３つの信号、Ｉｃ＊，Ｊｃ，ＩＬ＊の和ＩＡ＊を求める
加算回路である。８０５はインバータ電流指令値ＩＡ＊
をインバータの許容電流（例えば±１５０％）以下に制
限するリミッタ、８０６は電流制御増幅器、８０７はイ
ンバータ電流ＩＡのＰＷＭ変調によるリップル分を除去
するローパスフィルタである。８０８はＰＷＭ変調回路
であり、例えば図１０に示すように、比較回路８０８ａ
、搬送波発生回路８０８ｂから構成されている。
構成要素であることを示す。すなわち、８０１は交流基
準電圧発生回路、８０２はこの交流基準電圧Ｖｃ＊＝Ｅ
ｓｉｎωｔに対して９０°進んだコンデンサに流すべき
電流基準の指令値Ｉｃ＊＝ωＣｐＥｃｏｓωｔの発生回
路、８０３はこれらの基準値の時間ベースとなるクロッ
ク発生回路である。８０９は電圧偏差検出回路、８１０
は電圧制御回路で制御信号Ｊｃを発生する。８０４は負
荷電流の検出値ＩＬにもとずき、負荷電流のフィードフ
ォワード制御信号ＩＬ＊を発生する回路、８１１は以上
３つの信号、Ｉｃ＊，Ｊｃ，ＩＬ＊の和ＩＡ＊を求める
加算回路である。８０５はインバータ電流指令値ＩＡ＊
をインバータの許容電流（例えば±１５０％）以下に制
限するリミッタ、８０６は電流制御増幅器、８０７はイ
ンバータ電流ＩＡのＰＷＭ変調によるリップル分を除去
するローパスフィルタである。８０８はＰＷＭ変調回路
であり、例えば図１０に示すように、比較回路８０８ａ
、搬送波発生回路８０８ｂから構成されている。
【０００４】次に動作について説明する。図８において
、制御回路は瞬時電流制御を行う電流マイナーループと
、十分に応答が速い電圧制御ループとから構成されてい
る。インバータが正弦波交流電圧を出力するために流す
べき電流指令値ＩＡ＊を求め、この指令値に対して電流
マイナーループによりインバータ電流ＩＡを瞬時に応答
させ、交流基準電圧に追従した出力電圧を得る。すなわ
ち、この電流マイナーループの動作は次の通りである。 インバータ出力電流ＩＡは検出器６ａで検出されて検出
信号ＩＡ１となり、ローパスフィルタ８０７によってＰ
ＷＭ変調によるリップル分を除去された検出信号ＩＡ２
となる。インバータが、交流基準電圧に追従した電圧を
出力するために流すべき電流指令値ＩＡ＊とインバータ
電流ＩＡの誤差を増幅器８０６で増幅し、この増幅器８
０６ａの出力信号ＩＥ１がＰＷＭ変調回路８０８の入力
となり、これの変調出力をインバータに加えて、ＰＷＭ
制御する。この電流マイナーループは、遅れを小さくし
、ゲインを高くすることによって瞬時応答させることが
できる。
、制御回路は瞬時電流制御を行う電流マイナーループと
、十分に応答が速い電圧制御ループとから構成されてい
る。インバータが正弦波交流電圧を出力するために流す
べき電流指令値ＩＡ＊を求め、この指令値に対して電流
マイナーループによりインバータ電流ＩＡを瞬時に応答
させ、交流基準電圧に追従した出力電圧を得る。すなわ
ち、この電流マイナーループの動作は次の通りである。 インバータ出力電流ＩＡは検出器６ａで検出されて検出
信号ＩＡ１となり、ローパスフィルタ８０７によってＰ
ＷＭ変調によるリップル分を除去された検出信号ＩＡ２
となる。インバータが、交流基準電圧に追従した電圧を
出力するために流すべき電流指令値ＩＡ＊とインバータ
電流ＩＡの誤差を増幅器８０６で増幅し、この増幅器８
０６ａの出力信号ＩＥ１がＰＷＭ変調回路８０８の入力
となり、これの変調出力をインバータに加えて、ＰＷＭ
制御する。この電流マイナーループは、遅れを小さくし
、ゲインを高くすることによって瞬時応答させることが
できる。
【０００５】次に、電流指令値ＩＡ＊の求め方と電圧制
御ループの動作を説明する。インバータが流すべき電流
は、コンデンサ３に流れる電流Ｉｃと負荷電流ＩＬであ
る。従って、インバータ電流指令値ＩＡ＊は、コンデン
サ電流指令Ｉｃ＊と負荷電流指令値ＩＬ＊に電圧偏差を
最小にするための補正分Ｊｃを加えたものである。
御ループの動作を説明する。インバータが流すべき電流
は、コンデンサ３に流れる電流Ｉｃと負荷電流ＩＬであ
る。従って、インバータ電流指令値ＩＡ＊は、コンデン
サ電流指令Ｉｃ＊と負荷電流指令値ＩＬ＊に電圧偏差を
最小にするための補正分Ｊｃを加えたものである。
【０００６】コンデンサ電流指令値Ｉｃ＊は、次のよう
に求められる。コンデンサの電圧Ｖｃと電流Ｉｃの関係
は次式で表わされる。
に求められる。コンデンサの電圧Ｖｃと電流Ｉｃの関係
は次式で表わされる。
【数１】
従って、所定の正弦波電圧を得るためにコンデンサに流
すべき電流は、交流基準電圧Ｅｓｉｎωｔに対し９０°
進んだωＣｐＥｃｏｓωｔである。電流ループがこの目
標値を追従することにより、無負荷状態でインバータは
定格電圧を確立することができる。このようにして無負
荷電圧を確立させた状態では、インバータは電流源に並
列コンデンサを接続した状態で、動作しているため、通
常の正弦波インバータに要求される低インピーダンスの
電圧源としての特性を有していない。そこで、このイン
バータは、電流マイナーループを負荷の要求する電流に
高速で追従させるように構成することによって、負荷か
らみて低インピーダンスの電圧源となるようにしている
。負荷の要求する電流は、整流器負荷などでは多くの高
調波を含んだ歪電流波形となる。この歪波形をフィード
フォワード信号として与え、遅れなくインバータが出力
することによって、電流源的インバータを見かけ上、電
圧源になるように構成している。しかし、実際には電流
マイナーループの遅れや誤差により、例えば２０次以上
の高調波成分には容易に追従することができない。また
ＰＷＭの変調によるリップル成分が出力にでる。これら
の高次高調波成分はインバータのフィルタコンデンサＣ
ｐ３により供給され、正弦波出力を得るようにしている
。
すべき電流は、交流基準電圧Ｅｓｉｎωｔに対し９０°
進んだωＣｐＥｃｏｓωｔである。電流ループがこの目
標値を追従することにより、無負荷状態でインバータは
定格電圧を確立することができる。このようにして無負
荷電圧を確立させた状態では、インバータは電流源に並
列コンデンサを接続した状態で、動作しているため、通
常の正弦波インバータに要求される低インピーダンスの
電圧源としての特性を有していない。そこで、このイン
バータは、電流マイナーループを負荷の要求する電流に
高速で追従させるように構成することによって、負荷か
らみて低インピーダンスの電圧源となるようにしている
。負荷の要求する電流は、整流器負荷などでは多くの高
調波を含んだ歪電流波形となる。この歪波形をフィード
フォワード信号として与え、遅れなくインバータが出力
することによって、電流源的インバータを見かけ上、電
圧源になるように構成している。しかし、実際には電流
マイナーループの遅れや誤差により、例えば２０次以上
の高調波成分には容易に追従することができない。また
ＰＷＭの変調によるリップル成分が出力にでる。これら
の高次高調波成分はインバータのフィルタコンデンサＣ
ｐ３により供給され、正弦波出力を得るようにしている
。
【０００７】次に、補正分Ｊｃを出力する電圧制御ルー
プの目的と動作について説明する。以上説明した制御系
は、コンデンサ電流Ｉｃを予定の正弦波電流Ｉｃ＊に追
従させるフィードバック制御に、負荷電流指令値ＩＬ＊
をフィードフォワードしたものである。その外に設けた
電圧制御のメジャーループは、次のような種種の変動や
不確定要素による出力電圧の基準電圧からの乱れを修正
し、系を安定化させる働きを持たせている。 （１）負荷電流の変化率が大きすぎて、インバータが追
従しきれぬことによる出力電圧の乱れ （２）インバータの直流入力電圧の急変による電流ルー
プの偏差にもとづく出力電圧の乱れ （３）素子のスイッチング遅れとインバータアーム短絡
防止時間Ｔｄによる電流偏差
プの目的と動作について説明する。以上説明した制御系
は、コンデンサ電流Ｉｃを予定の正弦波電流Ｉｃ＊に追
従させるフィードバック制御に、負荷電流指令値ＩＬ＊
をフィードフォワードしたものである。その外に設けた
電圧制御のメジャーループは、次のような種種の変動や
不確定要素による出力電圧の基準電圧からの乱れを修正
し、系を安定化させる働きを持たせている。 （１）負荷電流の変化率が大きすぎて、インバータが追
従しきれぬことによる出力電圧の乱れ （２）インバータの直流入力電圧の急変による電流ルー
プの偏差にもとづく出力電圧の乱れ （３）素子のスイッチング遅れとインバータアーム短絡
防止時間Ｔｄによる電流偏差
【０００８】このような原因により電圧が乱れることに
よって負荷電流が本来の波形と異なるものとなるので、
それを検出しフィードフォワードすると、さらに電圧が
乱れることになり、不安定な系となる。このような原因
にもとづく出力電圧の瞬間的な乱れを修正し、系を安定
化させるために、電圧制御系には補正信号Ｊｃを高速応
答で出力し、出力電圧を基準どおりに保つ作用をする。
よって負荷電流が本来の波形と異なるものとなるので、
それを検出しフィードフォワードすると、さらに電圧が
乱れることになり、不安定な系となる。このような原因
にもとづく出力電圧の瞬間的な乱れを修正し、系を安定
化させるために、電圧制御系には補正信号Ｊｃを高速応
答で出力し、出力電圧を基準どおりに保つ作用をする。
【０００９】上記の３つの信号Ｉｃ＊，ＩＬ＊，Ｊｃの
和をリミッタに通して電流マイナーループの指令値とし
て与えることにより、出力電流は素子の許容電流以下に
制限され、インバータ自身の特性により過電流が抑制さ
れた使い易いインバータとなる。
和をリミッタに通して電流マイナーループの指令値とし
て与えることにより、出力電流は素子の許容電流以下に
制限され、インバータ自身の特性により過電流が抑制さ
れた使い易いインバータとなる。
【００１０】
【発明が解決しようとする課題】従来の変換器の制御回
路を三相出力の変換器に使用する場合、以上のような回
路三相分で構成することになる。ここで、ある相の電流
指令値がリミッタにかかったとすると、主回路ではイン
バータの出力電流の和は必ず零となるが、電流指令値の
和は零にならなくなるため、リミッタ値どおりにインバ
ータの出力電流が制限されないという問題点があった。 例えばインバータ電流指令値のリミッタが±１００Ａで
ある場合で、ある瞬間にＵ相に１１０Ａ、Ｖ相に−６０
Ａ、Ｗ相に−５０Ａの電流が流れる負荷がつながってい
るとすると、インバータ電流指令値はリミッタにより制
限されるため、Ｕ相１００Ａ，Ｖ相−６０Ａ，Ｗ相−５
０Ａとなってしまうので、インバータ電流指令値の和が
零にならない状態となる。Ｕ相のインバータはリミッタ
にかかった値１００Ａを流そうとするが、他相の影響に
より、結果的には例えばＵ相１０５Ａ，Ｖ相−５７Ａ，
Ｗ相−４８Ａという和が零になる電流が流れ、リミッタ
が効かなくなってしまう。
路を三相出力の変換器に使用する場合、以上のような回
路三相分で構成することになる。ここで、ある相の電流
指令値がリミッタにかかったとすると、主回路ではイン
バータの出力電流の和は必ず零となるが、電流指令値の
和は零にならなくなるため、リミッタ値どおりにインバ
ータの出力電流が制限されないという問題点があった。 例えばインバータ電流指令値のリミッタが±１００Ａで
ある場合で、ある瞬間にＵ相に１１０Ａ、Ｖ相に−６０
Ａ、Ｗ相に−５０Ａの電流が流れる負荷がつながってい
るとすると、インバータ電流指令値はリミッタにより制
限されるため、Ｕ相１００Ａ，Ｖ相−６０Ａ，Ｗ相−５
０Ａとなってしまうので、インバータ電流指令値の和が
零にならない状態となる。Ｕ相のインバータはリミッタ
にかかった値１００Ａを流そうとするが、他相の影響に
より、結果的には例えばＵ相１０５Ａ，Ｖ相−５７Ａ，
Ｗ相−４８Ａという和が零になる電流が流れ、リミッタ
が効かなくなってしまう。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、変換器の電流指令が、リミッタ
にかかったときでも電流指令の和を零とし電流指令のリ
ミッタどおりの電流が流れる変換器の制御回路を得るこ
とを目的とする。
ためになされたもので、変換器の電流指令が、リミッタ
にかかったときでも電流指令の和を零とし電流指令のリ
ミッタどおりの電流が流れる変換器の制御回路を得るこ
とを目的とする。
【００１２】
【課題を解決するための手段】この発明に係わる変換器
の制御回路は、三相変換器の各相の電流指令値を加算し
その結果を所定のゲイン倍し、その信号により各相それ
ぞれの電流指令値を補正するように構成したものである
。
の制御回路は、三相変換器の各相の電流指令値を加算し
その結果を所定のゲイン倍し、その信号により各相それ
ぞれの電流指令値を補正するように構成したものである
。
【００１３】
【作用】この発明における変換器の制御回路は、三相の
どれかの相の電流指令値がリミッタにかかったとき、電
流指令値の三相の和が零になるように動作する。
どれかの相の電流指令値がリミッタにかかったとき、電
流指令値の三相の和が零になるように動作する。
【００１４】
【実施例】実施例１．図１に本発明の一実施例を示す。
前述の図８と対応する機能については同じ番号をつけて
いる。図１は、図８の単相制御回路３つで構成した三相
制御回路であり、添え字がＵの番号はＵ相のインバータ
の構成要素、添え字がＶの番号はＶ相のインバータの構
成要素、添え字がＷの番号はＷ相のインバータの構成要
素を示す。１Ｕ〜Ｗは、図９ａに示す単相インバータ三
台から構成してもよいし、図９ｂに示す三相インバータ
で構成してもよい。６ｃの電圧検出回路は、各相の相電
圧を検出するように構成する。
いる。図１は、図８の単相制御回路３つで構成した三相
制御回路であり、添え字がＵの番号はＵ相のインバータ
の構成要素、添え字がＶの番号はＶ相のインバータの構
成要素、添え字がＷの番号はＷ相のインバータの構成要
素を示す。１Ｕ〜Ｗは、図９ａに示す単相インバータ三
台から構成してもよいし、図９ｂに示す三相インバータ
で構成してもよい。６ｃの電圧検出回路は、各相の相電
圧を検出するように構成する。
【００１５】８１３はリミッタ８０５Ｕ〜Ｗから出力さ
れた三相の電流指令値（ＩＡ＊Ｕ 〜Ｗ）の和を求める
ための加算器で、前記加算器の出力は８１４の増幅器で
ゲインＫ倍され、加減算器８１１によりリミッタを通る
前の三相の電流指令値から減算されている。
れた三相の電流指令値（ＩＡ＊Ｕ 〜Ｗ）の和を求める
ための加算器で、前記加算器の出力は８１４の増幅器で
ゲインＫ倍され、加減算器８１１によりリミッタを通る
前の三相の電流指令値から減算されている。
【００１６】次に、上記実施例の動作を図１を参照しな
がら説明する。電流指令値がリミッタ８０５にかからな
い状態においては、電流指令値の和を求めるための加算
器８１３の出力は常に０であるが、ある相の電流指令値
、例えば、Ｕ相の電流指令が正方向のリミッタにかかっ
た時、加算器８１３の出力は負電圧を出力する。しかし
、加算器８１３の出力に８１４てゲインＫを乗じて電流
指令値から（加減算器８１１により）減算してやれば、
リミッタにかかたＵ相の電流指令はもっとリミッタにか
かる方向に補正がかかるが、リミッタがあるのでリミッ
タ以上電流指令値は大きくならず、一方Ｖ相とＷ相の電
流指令は、電流が抑えられる方向に補正がかかる。 つまりある相の電流指令値がリミッタにかかったとき、
三相の電流指令値の和が零にならない分リミッタにかか
っていない相の電流指令を抑えるように補正をかけるこ
とによって、三相の電流指令の和を零にし、電流指令の
リミッタ値どおりの電流を、変換器に流すようにするこ
とができる。
がら説明する。電流指令値がリミッタ８０５にかからな
い状態においては、電流指令値の和を求めるための加算
器８１３の出力は常に０であるが、ある相の電流指令値
、例えば、Ｕ相の電流指令が正方向のリミッタにかかっ
た時、加算器８１３の出力は負電圧を出力する。しかし
、加算器８１３の出力に８１４てゲインＫを乗じて電流
指令値から（加減算器８１１により）減算してやれば、
リミッタにかかたＵ相の電流指令はもっとリミッタにか
かる方向に補正がかかるが、リミッタがあるのでリミッ
タ以上電流指令値は大きくならず、一方Ｖ相とＷ相の電
流指令は、電流が抑えられる方向に補正がかかる。 つまりある相の電流指令値がリミッタにかかったとき、
三相の電流指令値の和が零にならない分リミッタにかか
っていない相の電流指令を抑えるように補正をかけるこ
とによって、三相の電流指令の和を零にし、電流指令の
リミッタ値どおりの電流を、変換器に流すようにするこ
とができる。
【００１７】実施例２．上記実施例において、電圧制御
が比例積分制御等の積分制御を含む制御系の場合、電圧
制御回路は、ある相の電流指令がリミッタにかかった状
態においても、電圧指令と電圧フィードバックとの偏差
を積分しており、制御量の誤差が大きくなって、電圧制
御が不安定となる問題がある。
が比例積分制御等の積分制御を含む制御系の場合、電圧
制御回路は、ある相の電流指令がリミッタにかかった状
態においても、電圧指令と電圧フィードバックとの偏差
を積分しており、制御量の誤差が大きくなって、電圧制
御が不安定となる問題がある。
【００１８】図２の構成は、図１とほぼ同一であるが、
電流指令値の和を求めるための加算器８１３の出力に８
１４でゲインＫ１を乗じ、加減算器８０９により電圧制
御回路８１０の入力に与えている。この結果、電圧制御
回路８１０の出力である補正信号Ｊｃによって、電流指
令の和が零になるよう制御されるので、制御量の大きな
誤差を抑え、電圧制御を安定にさせ、電流指令のリミッ
タ値どおりの電流を変換器に流すように動作する。
電流指令値の和を求めるための加算器８１３の出力に８
１４でゲインＫ１を乗じ、加減算器８０９により電圧制
御回路８１０の入力に与えている。この結果、電圧制御
回路８１０の出力である補正信号Ｊｃによって、電流指
令の和が零になるよう制御されるので、制御量の大きな
誤差を抑え、電圧制御を安定にさせ、電流指令のリミッ
タ値どおりの電流を変換器に流すように動作する。
【００１９】実施例３．上記実施例において、ある相の
電流指令がリミッタにかかった時、電圧制御回路に積分
制御の応答時定数があるので、電流指令の和を０Ｖにす
る制御は高速にすることができない。
電流指令がリミッタにかかった時、電圧制御回路に積分
制御の応答時定数があるので、電流指令の和を０Ｖにす
る制御は高速にすることができない。
【００２０】図３の構成は、図１，２とはほぼ同一であ
るが、電流指令値の和を求めるための加算器８１３の出
力に８１４でゲインＫを乗じ、ＩＡ＊をもとめる加減算
器８１１により減算することによって、高速に電流指令
の和を０Ｖにするよに補正をかけるとともに、加算器８
１３の出力に８１７でゲインＫ１を乗じ、電圧偏差検出
回路８１１に与えることにより、制御量の大きな誤差を
抑え、電圧制御を安定にさせ、電流指令のリミッタ値ど
おりの電流を変換器に流すようにしたものである。
るが、電流指令値の和を求めるための加算器８１３の出
力に８１４でゲインＫを乗じ、ＩＡ＊をもとめる加減算
器８１１により減算することによって、高速に電流指令
の和を０Ｖにするよに補正をかけるとともに、加算器８
１３の出力に８１７でゲインＫ１を乗じ、電圧偏差検出
回路８１１に与えることにより、制御量の大きな誤差を
抑え、電圧制御を安定にさせ、電流指令のリミッタ値ど
おりの電流を変換器に流すようにしたものである。
【００２１】実施例４．上記実施例では、電流指令がリ
ミッタにかかっていない場合にも電流指令値の和を求め
た補正信号を制御回路に与えている。この場合、制御系
を構成する回路が理想的に動作すれば問題ないが、回路
を構成する演算増幅器等がオフセットなどで誤差をもつ
ときにはこの値は０Ｖにならず、制御が不安定になると
いう問題がある。
ミッタにかかっていない場合にも電流指令値の和を求め
た補正信号を制御回路に与えている。この場合、制御系
を構成する回路が理想的に動作すれば問題ないが、回路
を構成する演算増幅器等がオフセットなどで誤差をもつ
ときにはこの値は０Ｖにならず、制御が不安定になると
いう問題がある。
【００２２】図４の構成は、ある相の電流指令がリミッ
タにかかった時のみ、電流指令の和を０Ｖにする為の補
正信号を与える様に構成している。図において、８１５
は、８０５からの信号によりある相がリミッタにかかっ
たことを検出するリミッタ検出回路であり、例えば図５
のように構成されている。図５において、演算増幅器８
０５ａの出力ＶＯ＝±（ＶＺ／２）の電圧になるまでは
、ツェナーダイオードＺＤ１のカソード側電圧Ｖ１＝＋
（ＶＺ／２）、ツェナーダイオードＺＤ１のアノード側
電圧Ｖ２＝−（ＶＺ／２）の電圧である。但し、ＶＺ＝
ツェナーダイオードＺＤ１のツェナー電圧。
タにかかった時のみ、電流指令の和を０Ｖにする為の補
正信号を与える様に構成している。図において、８１５
は、８０５からの信号によりある相がリミッタにかかっ
たことを検出するリミッタ検出回路であり、例えば図５
のように構成されている。図５において、演算増幅器８
０５ａの出力ＶＯ＝±（ＶＺ／２）の電圧になるまでは
、ツェナーダイオードＺＤ１のカソード側電圧Ｖ１＝＋
（ＶＺ／２）、ツェナーダイオードＺＤ１のアノード側
電圧Ｖ２＝−（ＶＺ／２）の電圧である。但し、ＶＺ＝
ツェナーダイオードＺＤ１のツェナー電圧。
【００２３】次に演算増幅器８０５ａの出力ＶＯ＜−（
ＶＺ／２）もしくは、演算増幅器８０５ａの出力ＶＯ＞
＋（ＶＺ／２）の電圧になれば、ツェナーダイオードＺ
Ｄ１のカソード側電圧Ｖ１＝＋（演算増幅器８０５ａの
出力ＶＯ−ダイオード順電圧降下ＶＦ）、ツェナーダイ
オードＺＤ１のアノード側電圧Ｖ２＝（ツェナーダイオ
ードＺＤ１のカソード側電圧Ｖ１−電圧ＶＺ）の電圧と
なる。次に演算増幅器８０５ａの出力ＶＯがリミッタに
かかった場合、例えば演算増幅器８０５ａの出力ＶＯ＝
＋ＶＺとなったとき、ツェナーダイオードＺＤ１のアノ
ード側電圧Ｖ２の電位は、負側の電位から正側に上がろ
うとするが、そのときＤ３がＯＮし、ツェナーダイオー
ドＺＤ１のアノード側電圧Ｖ２＝ダイオード順電圧降下
ＶＦとなる。また演算増幅器８０５ａの出力ＶＯ＝−Ｖ
Ｚとなったとき、ツェナーダイオードＺＤ１のカソード
側電圧Ｖ１の電位は、正側の電位から負側の電位に下が
ろうとするが、そのときＤ１がＯＮしツェナーダイオー
ドＺＤ１のカソード側電圧Ｖ１＝−ダイオード順電圧降
下ＶＦとなる。リミッタ検出回路８１５は、ツェナーダ
イオードＺＤ１のカソード側電圧Ｖ１が負電圧になるか
、ツェナーダイオードＺＤ１のアノード側電圧Ｖ２が正
電圧になるかをコンパレータ８１３ａ，８１３ｂで監視
しており、８１３ａと８１３ｂとの出力を８１３ｃでＯ
Ｒをとり、各相の８１３ｃの出力を８１３ｅでＯＲをと
り、この出力をリミッタ検出回路の出力として用いれば
どれかの相がリミッタにかかれば検出することができる
。
ＶＺ／２）もしくは、演算増幅器８０５ａの出力ＶＯ＞
＋（ＶＺ／２）の電圧になれば、ツェナーダイオードＺ
Ｄ１のカソード側電圧Ｖ１＝＋（演算増幅器８０５ａの
出力ＶＯ−ダイオード順電圧降下ＶＦ）、ツェナーダイ
オードＺＤ１のアノード側電圧Ｖ２＝（ツェナーダイオ
ードＺＤ１のカソード側電圧Ｖ１−電圧ＶＺ）の電圧と
なる。次に演算増幅器８０５ａの出力ＶＯがリミッタに
かかった場合、例えば演算増幅器８０５ａの出力ＶＯ＝
＋ＶＺとなったとき、ツェナーダイオードＺＤ１のアノ
ード側電圧Ｖ２の電位は、負側の電位から正側に上がろ
うとするが、そのときＤ３がＯＮし、ツェナーダイオー
ドＺＤ１のアノード側電圧Ｖ２＝ダイオード順電圧降下
ＶＦとなる。また演算増幅器８０５ａの出力ＶＯ＝−Ｖ
Ｚとなったとき、ツェナーダイオードＺＤ１のカソード
側電圧Ｖ１の電位は、正側の電位から負側の電位に下が
ろうとするが、そのときＤ１がＯＮしツェナーダイオー
ドＺＤ１のカソード側電圧Ｖ１＝−ダイオード順電圧降
下ＶＦとなる。リミッタ検出回路８１５は、ツェナーダ
イオードＺＤ１のカソード側電圧Ｖ１が負電圧になるか
、ツェナーダイオードＺＤ１のアノード側電圧Ｖ２が正
電圧になるかをコンパレータ８１３ａ，８１３ｂで監視
しており、８１３ａと８１３ｂとの出力を８１３ｃでＯ
Ｒをとり、各相の８１３ｃの出力を８１３ｅでＯＲをと
り、この出力をリミッタ検出回路の出力として用いれば
どれかの相がリミッタにかかれば検出することができる
。
【００２４】この実施例では、図４において、どれか一
相相がリミッタにかかったことを検出するリミッタ検出
回路８１３の出力により、アナログスイッチ８１６をＯ
Ｎし、電流指令の和を零にするための補正信号をＩＡ＊
を求める加算器８１１に与えている。
相相がリミッタにかかったことを検出するリミッタ検出
回路８１３の出力により、アナログスイッチ８１６をＯ
Ｎし、電流指令の和を零にするための補正信号をＩＡ＊
を求める加算器８１１に与えている。
【００２５】実施例５．図６の実施例では８１６の出力
である電流指令の和を零にする補正信号を、電圧制御回
路８１０の入力に与えている。またこの場合、上記実施
例３と同様に補正信号を加算器８１１と電圧制御回路８
１０の入力に与えてもよい。これらの場合には、上記実
施例２または３と同様に、制御量の誤差を抑えるという
効果がある。
である電流指令の和を零にする補正信号を、電圧制御回
路８１０の入力に与えている。またこの場合、上記実施
例３と同様に補正信号を加算器８１１と電圧制御回路８
１０の入力に与えてもよい。これらの場合には、上記実
施例２または３と同様に、制御量の誤差を抑えるという
効果がある。
【００２６】実施例６．上記説明では、三相制御系の場
合について述べてきたが、三相回路の内２相だけを制御
する場合にも適用できる。インバータ主回路は三線式で
あるので、上記説明したとおり３相のインバータ電流の
合計値は常に零になる（ＩＡＵ＋ＩＡＶ＋ＩＡＷ＝０）
。従って３相の内の２相だけ制御すればよい。
合について述べてきたが、三相回路の内２相だけを制御
する場合にも適用できる。インバータ主回路は三線式で
あるので、上記説明したとおり３相のインバータ電流の
合計値は常に零になる（ＩＡＵ＋ＩＡＶ＋ＩＡＷ＝０）
。従って３相の内の２相だけ制御すればよい。
【００２７】図７の実施例では、三相のインバータ１Ｕ
〜１Ｗに対して、電圧制御回路８１０、電流制御回路８
０６がＵ，Ｖの２相にのみ設けられている。この場合、
Ｗ相の電流指令ＩＡ＊ｗはＵ相およびＶ相の電流指令値
の和として求められる。リミッタ８０５は３相分設けら
れて、上記実施例と同様の動作をする。また、Ｗ相のＰ
ＷＭ指令値は、Ｕ相Ｖ相の電流制御回路８０６Ｕ，８０
６Ｖの出力から作成される。この実施例では、検出回路
、制御回路が簡単になるという効果がある。
〜１Ｗに対して、電圧制御回路８１０、電流制御回路８
０６がＵ，Ｖの２相にのみ設けられている。この場合、
Ｗ相の電流指令ＩＡ＊ｗはＵ相およびＶ相の電流指令値
の和として求められる。リミッタ８０５は３相分設けら
れて、上記実施例と同様の動作をする。また、Ｗ相のＰ
ＷＭ指令値は、Ｕ相Ｖ相の電流制御回路８０６Ｕ，８０
６Ｖの出力から作成される。この実施例では、検出回路
、制御回路が簡単になるという効果がある。
【００２８】上記説明では制御系がアナログ制御方式で
構成された場合について説明したが、デジタルサンプル
値制御方式によって構成することもでき、上記実施例と
同様の効果を奏する。
構成された場合について説明したが、デジタルサンプル
値制御方式によって構成することもでき、上記実施例と
同様の効果を奏する。
【００２９】また、上記説明では電力変換器としてイン
バータについて説明したが、サイクロコンバータを使っ
た高周波リンク方式変換器など、瞬時波形制御方式の変
換器であればどのような形式のものにも適用できること
はあきらかで、上記実施例と同様の効果を奏する。
バータについて説明したが、サイクロコンバータを使っ
た高周波リンク方式変換器など、瞬時波形制御方式の変
換器であればどのような形式のものにも適用できること
はあきらかで、上記実施例と同様の効果を奏する。
【００３０】
【発明の効果】以上のように、この発明によれば、一つ
の相の電流指令値がリミッタにかかっても、電流指令値
の和が零になるよう補正することによって、変換器の出
力電流をリミッタ値どおりにすることができ、精度の高
いものが得られるという効果がある。
の相の電流指令値がリミッタにかかっても、電流指令値
の和が零になるよう補正することによって、変換器の出
力電流をリミッタ値どおりにすることができ、精度の高
いものが得られるという効果がある。
【図１】この発明の実施例１による電力変換器の制御回
路を示すブロック図である。
路を示すブロック図である。
【図２】この発明の実施例２による電力変換器の制御回
路を示すブロック図である。
路を示すブロック図である。
【図３】この発明の実施例３による電力変換器の制御回
路を示すブロック図である。
路を示すブロック図である。
【図４】この発明の実施例４による電力変換器の制御回
路を示すブロック図である。
路を示すブロック図である。
【図５】この発明の実施例４のリミッタ検出回路を説明
する回路図である。
する回路図である。
【図６】この発明の実施例５による電力変換器の制御回
路を示すブロック図である。
路を示すブロック図である。
【図７】この発明の実施例６による電力変換器の制御回
路を示すブロック図である。
路を示すブロック図である。
【図８】従来の電力変換器の制御回路を示すブロック図
である。
である。
【図９】従来の電力変換器の主回路図である。
【図１０】パルス幅変調回路を説明する回路図である。
１ インバータ主回路
２ リアクトル
３ コンデンサ
５ 負荷
６ 検出回路
８０１ 基準電圧発生回路
８０２ コンデンサ電流指令値発生回路８０３ ク
ロック発生回路 ８０４ フィードフォワード回路 ８０５ リミッタ ８０６ 電流制御回路 ８０７ ローパスフィルタ ８０８ ＰＷＭ変調回路 ８１０ 電圧制御回路 ８１１，８１２，８１３ 加減算回路８１４，８１７
増幅回路 ８１５ リミッタ検出回路 ８１６ アナログスイッチ
ロック発生回路 ８０４ フィードフォワード回路 ８０５ リミッタ ８０６ 電流制御回路 ８０７ ローパスフィルタ ８０８ ＰＷＭ変調回路 ８１０ 電圧制御回路 ８１１，８１２，８１３ 加減算回路８１４，８１７
増幅回路 ８１５ リミッタ検出回路 ８１６ アナログスイッチ
Claims (8)
- 【請求項１】 変換器を構成するスイッチング素子が
１サイクルの内に複数回のスイッチングを行い、多相交
流出力を発生するように構成された電力変換器の制御回
路において、上記変換器にはその出力電流の瞬時値を制
御する電流ループを備え、この電流ループに対する電流
指令値には所定の値以上にならないようにリミッタを設
け、上記電流指令値の少なくとも一つが上記リミッタに
かかったとき、それぞれの電流指令値を補正することを
特徴とする電力変換器の制御回路。 - 【請求項２】 変換器を構成するスイッチング素子が
１サイクルの内に複数回のスイッチングを行い、多相交
流出力を発生するように構成された電力変換器の制御回
路において、上記変換器にはその出力電流の瞬時値を制
御する電流ループを備え、この電流ループに対する電流
指令値には所定の値以上にならないようにリミッタを設
け、上記電流指令値の少なくとも一つが上記リミッタに
かかったとき、全ての電流指令値の和に基づく信号によ
りそれぞれの電流指令値を補正することを特徴とする電
力変換器の制御回路。 - 【請求項３】 リミッタにかかったことを検出する検
出回路を有し、上記検出回路の出力があることにより電
流指令値を補正することを特徴とする、請求項第１項ま
たは第２項記載の電力変換器の制御回路。 - 【請求項４】 変換器を構成するスイッチング素子が
１サイクルの内に複数回のスイッチングを行い、多相交
流出力を発生するように構成された電力変換器の制御回
路において、上記変換器にはその出力電流の瞬時値を制
御する電流ループと、上記電流ループに指令を与える電
圧ループとを備え、上記電流ループに対する電流指令値
には所定の値以上にならないようにリミッタを設け、上
記電流指令値の少なくとも一つが上記リミッタにかかっ
たとき、上記全ての電流指令値の和に基づく信号により
上記それぞれの電圧ループの入力信号を補正することを
特徴とする電力変換器の制御回路。 - 【請求項５】 リミッタにかかったことを検出する検
出回路を有し、上記検出回路の出力があることにより電
圧ループの入力信号を補正することを特徴とする、請求
項第４項記載の電力変換器の制御回路。 - 【請求項６】 変換器を構成するスイッチング素子が
１サイクルの内に複数回のスイッチングを行い、多相交
流出力を発生するように構成された電力変換器の制御回
路において、上記変換器にはその出力電流の瞬時値を制
御する電流ループと、上記電流ループに指令を与える電
圧ループとを備え、上記電流ループに対する電流指令値
には所定の値以上にならないようにリミッタを設け、上
記電流指令値の少なくとも一つが上記リミッタにかかっ
たとき、上記全ての電流指令値の和に基づく信号により
、上記それぞれの電流指令値とそれぞれの電圧ループの
入力信号とを補正指令値を補正することを特徴とする電
力変換器の制御回路。 - 【請求項７】 リミッタにかかったことを検出する検
出回路を有し、上記検出回路の出力があることにより電
流指令値と電圧ループの入力信号とを補正することを特
徴とする、請求項第６項記載の電力変換器の制御回路。 - 【請求項８】 変換器は三相変換器であり、電流ルー
プは三相の内の二相に設けられたことを特徴とする請求
項第１項ないし第７項記載の電力変換器の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3131158A JP2658620B2 (ja) | 1991-06-03 | 1991-06-03 | 電力変換器の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3131158A JP2658620B2 (ja) | 1991-06-03 | 1991-06-03 | 電力変換器の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04355671A true JPH04355671A (ja) | 1992-12-09 |
| JP2658620B2 JP2658620B2 (ja) | 1997-09-30 |
Family
ID=15051358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3131158A Expired - Lifetime JP2658620B2 (ja) | 1991-06-03 | 1991-06-03 | 電力変換器の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2658620B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184998A (ja) * | 2005-12-29 | 2007-07-19 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
-
1991
- 1991-06-03 JP JP3131158A patent/JP2658620B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184998A (ja) * | 2005-12-29 | 2007-07-19 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2658620B2 (ja) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212630A (en) | Parallel inverter system | |
| CA1299650C (en) | Parallel operating system for alternate current output converters | |
| US5257180A (en) | Controlling system for parallel operation of AC output inverters with restrained cross currents | |
| EP1921740B1 (en) | Power converter control | |
| JP3022063B2 (ja) | 電力変換器の制御装置 | |
| Ghosh et al. | Generalized feedforward control of single-phase PWM rectifiers using disturbance observers | |
| US6850425B2 (en) | Parallel inverter system based on tracking of system power reference | |
| CN111133667A (zh) | 电源装置 | |
| KR101887092B1 (ko) | 이중 히스테리시스 전류제어기를 사용한 무변압기형 무정전전원장치 | |
| CN114600337A (zh) | 不间断电源装置 | |
| JP2012231606A (ja) | 系統連系電力変換装置 | |
| JP2708648B2 (ja) | 並列運転制御装置 | |
| JP3488320B2 (ja) | インバータの同期切り換え回路 | |
| Kim et al. | High-performance line conditioner with output voltage regulation and power factor correction | |
| JP2674402B2 (ja) | 交流出力変換器の並列運転制御装置 | |
| JPH04355671A (ja) | 電力変換器の制御回路 | |
| Rajkumar et al. | Performance investigation of transformerless DVR based on T-type multilevel inverter with reduced switch count | |
| JPH01136568A (ja) | 電力変換装置の制御回路 | |
| JP2010011613A (ja) | Ｐｗｍコンバータ装置 | |
| JP2004120820A (ja) | 電力変換装置 | |
| JP3247252B2 (ja) | 電力変換装置の制御装置 | |
| JPS63136968A (ja) | 変換器の制御回路 | |
| JPH0744841B2 (ja) | 電力変換器の制御回路 | |
| Hasanzadeh et al. | A simplified droop method implementation in parallel UPS inverters with proportional-resonant controller | |
| JP3602229B2 (ja) | Ｐｗｍコンバータ制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |