JPH04358273A - 論理回路の故障シミュレーション装置 - Google Patents

論理回路の故障シミュレーション装置

Info

Publication number
JPH04358273A
JPH04358273A JP3133159A JP13315991A JPH04358273A JP H04358273 A JPH04358273 A JP H04358273A JP 3133159 A JP3133159 A JP 3133159A JP 13315991 A JP13315991 A JP 13315991A JP H04358273 A JPH04358273 A JP H04358273A
Authority
JP
Japan
Prior art keywords
fault
circuit
dendritic
gate
root
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3133159A
Other languages
English (en)
Inventor
▲たか▼山 浩一郎
Kouichirou Takayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3133159A priority Critical patent/JPH04358273A/ja
Publication of JPH04358273A publication Critical patent/JPH04358273A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,集積回路のテストパタ
ーン生成における論理回路の故障シミュレーション方式
に関する。集積回路の試験は複数のテストパターンを集
積回路に入力し,出力パターンを正しい出力パターンと
比較することにより行われるが,テストパターンの生成
のため,もしくは生成したテストパターンにより集積回
路中の故障をどの程度の割合で検出できるかを調べるた
め,予め計算機上で故障シミュレーションを行う必要が
ある。
【0002】そのような故障シミュレーションは,集積
回路の回路規模の増大とともに,故障シミュレーション
の対象となる論理回路のゲート数が増加し,処理に要す
る時間が長大化している。そのため,高速に論理回路の
故障シミュレーションを行う装置が求められている。
【0003】本発明は,論理回路の故障シミュレーショ
ンを高速に行う故障シミュレーション装置を提供するこ
とを目的とする。
【0004】
【従来の技術】従来の論理回路の故障シミュレーション
は大きく分けて,汎用計算機上でソフトウェアにより行
う方法とハードウェアによる論理回路の故障シミュレー
ション専用装置において行う方法とがあった。
【0005】ソフトウェアによる方法は,計算機上のソ
フトウェアにより論理回路の故障シミュレーションアル
ゴリズムを実現するもので,対象回路において,内部に
信号線の分岐を持たない樹枝状回路部分に着目し,その
樹枝状回路の根となるゲートに故障が検出されたときの
み樹枝状回路内部の故障を処理するようにして処理の高
速化を計っている。
【0006】一方,ハードウェアによる論理回路の故障
シミュレーション専用装置は,論理シミュレーション専
用装置上に,対象テスト回路を構成し,回路上に故障ア
ルゴリズムを挿入し,故障シミュレーションを行うもの
で,高速に処理を行うことができるものである。
【0007】図6は,従来のハードウェアによる故障シ
ミュレーション装置の構成を示す。図において,200
は論理回路故障シミュレーション部であって,論理回路
データに基づいて,テスト対象回路を構成し,故障デー
タに基づいて,故障を挿入し,入力テストパターンに対
する論理を表すパターンを出力するものである。201
はテストパターン生成部であって,テストパターン順次
生成し,論理回路故障シミュレーション部200に順次
入力するものである。202は故障データ入力部であっ
て,テスト対象回路のゲートに挿入する故障データを生
成し,論理回路故障シミュレーション部200に入力す
るものである。203は論理回路データ入力部であって
,論理回路故障シミュレーション部200にテスト対象
回路を構成するためのデータを入力するものである。 204は出力パターン検査部であって,論理回路故障シ
ミュレーション部200からの出力パターンに挿入した
故障を表す情報が現れたかどうかを判定するものである
【0008】210,211は樹枝状回路であって,論
理回路を内部に信号線の分岐を持たない回路に分割した
ものである。220は樹枝状回路の根となるゲートに故
障を挿入する故障挿入モジュールであって,故障挿入信
号であるキャリーを取り込み,樹枝状回路の根となるゲ
ートに故障回路を挿入するものである。221〜223
は樹枝状回路210の内部のゲートに対する故障挿入モ
ジュール,224,225は樹枝状回路211の故障挿
入モジュールである。226は樹枝状回路211の根と
なるゲートに対する故障挿入モジュールである。228
はキャリーであって,故障を故障回路220〜226に
順次故障を挿入するものである。230は樹枝状回路2
10の根となるゲートである。231は樹樹枝状回路2
11の根となるゲートである。
【0009】235は,樹枝状回路の例,236は樹枝
状回路235の根となるゲートである。図の構成の動作
を説明する。テストパターン生成部201はテストパタ
ーンを生成し、順次テストパターンをテスト対象回路に
入力する。
【0010】故障データ入力部202は故障挿入キャリ
ーを生成し,テスト対象回路に入力する。故障挿入モジ
ュールは回路中に埋め込まれていて,キャリー(例えば
,1ビットの「1」)を取り込んで順次ゲートに故障を
挿入し,出力パターンの検査終了後に,次の故障挿入モ
ジュールにキャリーを伝播させるように各故障モジュー
ルはチェーンを構成している。
【0011】キャリーに取り込んだ故障挿入モジュール
は,出力パターンの検査が終了したら次のゲートの故障
挿入モジュールにキャリーを伝播させる。例えば,キャ
リー根がとなる故障挿入モジュールF1(220)に入
力された場合を考える。
【0012】根となる故障挿入モジュールF1はゲート
G1(230)に故障挿入する。その結果,出力パター
ン検査部204は出力パターンにゲートG1の故障影響
が出力されたかどうかを判定する。そして,出力検査が
終了したら,次の故障モジュールF2にキャリーを伝播
させる。
【0013】キャリーを受け取った故障挿入モジュール
F2は,ゲートに故障を挿入し,出力パターンの検査が
終了すると,次の故障モジュールF3にキャリーを伝播
させる。同様に順次,キャリーを各故障モジュールF3
−F4−F7−F6−F5以下に伝播させ,故障シミュ
レーションを行う。
【0014】
【発明が解決しようとする課題】従来の汎用計算機上で
ソフトウェアのアルゴリズムにより行う方法は,処理が
遅く,集積回路の大規模化に対応できないものであった
。次に,従来のハードウェアによる論理回路の故障シミ
ュレーション装置の問題点について図7により説明する
【0015】図7において,240は出力パターン検査
部,241は樹枝状回路,242はテストパターン生成
部,243〜245は故障挿入モジュール,246は樹
枝状回路の根となるゲート,247,248はゲートで
ある。ゲートG1(246)の出力は1が正しく,出力
パターン検査部240には,1が伝播して出力されてい
るものとする。
【0016】この状態で故障挿入モジュールF1(24
3)によりゲートG1に故障挿入し,ゲート246(G
1)の出力を0にする。このとき,出力パターン検査部
240の出力が1から0に変われば,故障が検出できた
ことになる。しかし,出力が1のままであれば,故障が
検出できないので,その時のテストパターンはG1の故
障を検出できないパターンと判定される。
【0017】今,G1に故障を挿入した結果の出力パタ
ーンに故障情報が出力されない場合(上記の例で,G1
に故障を挿入しても,出力検査部240の出力が1のま
まで変化しない場合)を考える。G1の故障検査後に故
障挿入モジュールF2によりゲートG2に故障が挿入さ
れる。
【0018】このとき,G2に故障を挿入した結果の故
障情報はG1を通過するので,G1の出力を0に変化さ
せる。しかし,現テストパターンにおいては,G1の出
力の1から0への変化は出力パターン検査部240に伝
播しないので,G2の故障情報は出力パターン検査部2
40には伝播しない。
【0019】以上のように,G1の故障が伝播しないテ
ストパターンにおいては,G1より入力側のゲートに故
障を挿入しても出力パターン検査部240において,故
障を判定することはできない。従って,樹枝状回路の根
となるゲートG1における故障を検出できないパターン
においては,樹枝状回路の内部のゲートに対して故障シ
ミュレーションを行うことは無意味なことである。
【0020】従来のハードウェア化した論理回路の故障
シミュレーションは,樹枝状回路の根のゲートG1の故
障が検出できないパターンに対しても,樹枝状回路内部
の各ゲートに故障を挿入して故障シミュレーションを行
うという無駄な処理をしていた。
【0021】本発明は,ハードウェア化した論理回路の
故障シミュレーションにおいて,故障シミュレーション
における無駄をなくし,処理を高速化することを目的と
する。
【0022】
【課題を解決するための手段】本発明は,樹枝状回路の
根のゲートにおいて故障を検出できない場合には,樹枝
状回路の内部の故障挿入モジュールに対してシミュレー
ションを行わないで,他の樹枝状回路の根のゲートの故
障挿入モジュールにキャリーを伝播させるようにするこ
とにより高速に故障シミュレーションが行なえるように
した。
【0023】図1は本発明の基本構成を示す。図におい
て,1,2は樹枝状回路,3〜9は故障挿入部であって
,そのうち,故障挿入部F1(3)と故障挿入部F5(
7)はそれぞれ樹枝状回路の根となるゲートG1,G5
の故障挿入部,4〜6は樹枝状回路1の内部の故障挿入
部,8〜9は樹枝状回路2の内部の故障挿入部である。 10〜16はゲートであって,10は樹枝状回路10の
根となるゲートG1,11〜13は樹枝状回路内部のゲ
ート,14は樹枝状回路2の根となるゲートG5,8,
9は樹枝状回路2のゲートである。20は故障挿入部3
の故障挿入回路,22はキャリー制御部であって,F1
の検出情報が故障を検出しない情報の場合には,キャリ
ーを故障検出部F5に流すように切り替え,F1の検出
情報が故障を検出する情報の場合には,キャリーを故障
挿入部F2に流すように切り替えるものである。
【0024】
【作用】図の構成の動作を説明する。キャリーを受け取
った故障挿入部F1(3)は,故障挿入回路20に故障
挿入をする。その結果が,更にその先の回路を伝播して
出力される結果を出力パターン検査部(図示せず)が受
取り,故障が伝播されたかどうかを判定する。
【0025】その判定結果はF1の検出情報として,キ
ャリー制御部22に入力される。キャリー制御部22は
F1の故障検出情報が故障検出であれば,キャリーを樹
枝状回路1の内部に伝播するようにし,F2,F3,F
4に順次故障を挿入するようにする。
【0026】また,キャリー制御部22はF1の故障検
出情報が,故障検出せずであれば,キャリーを樹枝状回
路1には伝播させず,次の樹枝状回路2の根となるゲー
トへの故障挿入部F5に伝播させる。その結果,F5に
おいて,同様に故障シミュレーションを行い,故障を検
出すれば,キャリーを樹枝状回路2の内部に伝播させ,
故障を検出しなければ,キャリーを次の樹枝状回路の根
のゲートの故障挿入部に伝播する。本発明によれば,樹
枝状回路の根のゲートG1の故障検出をできないような
テストパターンにおいて,F2以降の故障シミュレーシ
ョンを行うという無駄な処理がなくなるので,故障シミ
ュレーションを高速化できる。
【0027】図2は,本発明の実施例(1) を示す。 図(a) は,キャリー制御部の構成である。図におい
て,30は故障挿入モジュールF1(図1の故障挿入部
F1に対応する),31は故障挿入モジュールF1の故
障挿入回路,32はキャリー制御部,33は故障挿入モ
ジュールF5(図1の故障挿入部F5に対応する),3
4は故障挿入回路,35はキャリー制御部である。
【0028】(x)はデマルチプレクサであって,キャ
リーを分岐する方向を選択するもの,(y)はマルチプ
レクサであって,キャリーを受け取る方向を選択するも
のである。キャリー(1) は,故障挿入モジュールF
1に入力されるキャリー,キャリー(2) は,樹枝状
回路内部に流れるキャリー,キャリー(3) は,デマ
ルチプレクサ(x)より直接マルチプレクサ(y)に伝
播するキャリーである。
【0029】図(b) は,キャリー制御回路における
デマルチプレクサ(x)の動作説明図である。図におい
て,aはキャリー(1) の入力端子,bはキャリー(
3) の出力端子,cはキャリ(2) の出力端子,d
はF1の検出情報入力端子である。
【0030】F1の検出情報dが,故障検出信号のとき
は,デマルチプレクサ(x)はキャリーを出力端子cに
出力する。F1の検出情報が,故障検出をしないことを
表わす信号であれば,デマルチプレクサ(x)はキャリ
ー出力端子bに出力する。図(y)はマルチプレクサ(
y)の動作説明図である。
【0031】図において,aはキャリー(4) の出力
端子,bはキャリー(3) の入力端子,cはキャリー
(2) の入力端子,dはF1の検出情報の入力端子で
ある。F1の検出情報が故障検出信号のとき,マルチプ
レクサ(y)は,入力端子cの入力信号を選択して,出
力端子aよりキャリー(4) を出力する。F1の検出
情報が故障を検出せずのときは,マクチプレクサ(y)
は入力端子bを選択する。
【0032】図3は本発明の実施例(2)を示す。例え
ば,故障挿入モジュールF1に故障挿入した結果が,出
力パターン検査部に故障を表わす情報が出力された場合
には,故障挿入モジュールF1から出力パターン検査部
までのパスは活性化されているので,樹枝状回路内部の
F2〜F4に故障挿入した結果の出力の検査は,出力パ
ターン検査部において行う必要がなく,故障挿入モジュ
ールF1内部に検査器を設け,故障挿入モジュールF1
において検査することが可能である。
【0033】図はその場合の構成をを示す。図において
,40,45は故障挿入モジュール,41,46は故障
挿入回路,42,47はラッチであって,それぞれ樹枝
状回路内部で故障を挿入した際の信号値の変化が故障挿
入モジュールF1(40),故障挿入モジュールF5(
45)から,出力に伝播しないように正常動作時の論理
信号値を保持するものである。43,48は,それぞれ
故障挿入モジュールF1,故障挿入モジュールF5の検
出情報をあらわし,検出情報を格納する格納部は必ずし
も必要としない。44,49は,それぞれ故障挿入モジ
ュールF1,F5における検査器であって,故障挿入モ
ジュールF2,F3,F4もしくは,F6,F7に故障
挿入した結果の故障情報の伝播を検査するものである。 (x)はデマルチプレクサ,(y)はマルチプレクサで
ある。
【0034】図の構成の動作を説明する。故障挿入モジ
ュールF1(40)と故障挿入モジュールF5(45)
とで動作は同じであるので故障挿入モジュールF1(4
0)について説明する。故障挿入モジュールF1に故障
挿入した結果,出力パターン検査器において,故障を検
出したとする。
【0035】ラッチ42は故障挿入モジュールF2〜F
4が挿入した故障の影響が故障挿入モジュールF1(4
0)から先に伝播しないように正常動作時の論理出力値
を保持する。次に,F1の検出情報(故障検出)に従っ
て,デマルチプレクサ(x)はキャリーを故障挿入モジ
ュールF2,F3,F4に伝播し,F2,F3,F4に
順次故障が挿入される。検査器44はF2,F3,F4
からの故障情報が故障モジュールF1まで伝播するか検
査する。
【0036】F4の故障挿入まで,検査が終了すると,
キャリーはF5に転送され,ラッチ42はスルーになる
。図4は,本発明の実施例(3) を示す。本実施例は
,各樹枝状回路の根となるゲートに対する故障挿入モジ
ュールについて,先ず故障を挿入して故障検査(故障情
報が伝播したかどうかの判定)を行い,次に故障が検出
された樹枝状回路について,内部のゲートに故障を挿入
して,各樹枝状回路について並行して故障検査をするも
のである。
【0037】図において,50は故障挿入モジュールF
1,51は故障挿入回路,52はラッチ,53はF1の
検出情報を保持するラッチ(検出情報格納部),54は
キャリー生成部であって,故障挿入モジュールF2〜F
4に流すキャリーを生成するものである。55は検査器
,60は故障挿入モジュールF5,61は故障挿入回路
,62はラッチ,63はF5の検出情報を保持するラッ
チ(検出情報格納部),64はキャリー生成部であって
,故障挿入モジュールF6,F7に流すキャリーを生成
するものである。
【0038】図の構成の動作を説明する。F1はキャリ
ー(1) は取り込んで,故障検査を行い,検査の結果
をラッチ53に保持する。次にキャリー(1) はF5
に伝播して,F5で故障検査を行い,検査結果をラッチ
63に保持する。そして,次の樹枝状回路の根のゲート
に故障挿入をする故障挿入モジュールにキャリーを伝播
させる。
【0039】以下,各樹枝状回路における根のゲートに
対する故障検査が終了したら,故障を検出した各故障挿
入モジュールにおいて,樹枝状回路内部のゲートに故障
挿入して,故障検査を行う。その場合の各樹枝状回路に
おける動作は同じであるので,故障挿入モジュールF1
について説明する。
【0040】故障挿入モジュールF1に  おける故障
が,出力パターン検査部(図示せず)において,検出さ
れたとする。故障を検出したという情報がF1に保持さ
れる。例えば,故障を検出した場合を1,検出しない場
合を0とすると,1がラッチ53に保持される。
【0041】キャリー生成部54は,ラッチ53の保持
データが1のときキャリーを発生し,0のときキャリー
を発生しないようにモード選択して,キャリーを発生す
るものである。あるいは,ラッチに保持したデータ1を
キャリーとしてF2〜F4に伝播させる構成としてもよ
い。
【0042】今,ラッチ53の保持データが1であるの
で,キャリー生成部54はキャリーを発生し,故障挿入
モジュールF2〜F4に故障を挿入する。ラッチ52は
F2〜F4からの故障を挿入した論理信号が故障挿入モ
ジュールF1より外には出力されないように正常動作時
の論理信号値を保持する。
【0043】検査器55は,F2〜F4の故障が検出さ
れるかどうかを検査する。図5は本発明の実施例(4)
 を示す。上記の説明においては,樹枝状回路の内部に
は,分岐が全くないことを前提として説明したが,ある
樹枝状回路の根となるゲートから分岐した信号線が全て
他の一つの樹枝状回路に入力している場合には,その二
つの樹枝状回路を一つの樹枝状回路とみなすことができ
る。
【0044】図において,70は樹枝状回路T2であっ
て,G2は根となるゲートである。71は樹枝状回路T
2の内部のゲートG1を根とする樹枝状回路T1,73
は樹枝状回路70と樹枝状回路71により構成される樹
枝状回路である。図において,T1内部の故障の影響は
,T2の根となるゲートG2を通過するので,T2のG
2における故障が検出されなければ,T1内部における
故障は検出されない。
【0045】従って,T1,T2を一つの樹枝状回路7
3とみなし,上記の故障検査を行うことができる。本発
明においては,オープン故障,短絡故障等の複数種類の
故障のうち,検出済の故障については,その後の検査対
象から削除する機能をもたせることもできる。樹枝状回
路の故障検査において,任意の故障が検出できたときは
,モジュール内部に検出フラグをセットし,その検査に
ついては次回からキャリーを受け取らない(次のモジュ
ールにスルーにする)ことで,その後の検査対象から除
くことができる。
【0046】但し,根となるゲートの故障挿入モジュー
ルについては,対応する樹枝状回路の内部の故障が全て
検出されるまでは検出フラグはセットしないようにする
【0047】
【発明の効果】本発明によれば,論理回路の故障シミュ
レーション装置において,シミュレーションを行う意味
のない無駄な動作を省略し,有効なシミュレーションの
みを行うようにしたので,処理を高速化できる。
【図面の簡単な説明】
【図1】本発明の基本構成を示す図である。
【図2】本発明の実施例(1) を示す図である。
【図3】本発明の実施例(2) を示す図である。
【図4】本発明の実施例(3) を示す図である。
【図5】本発明の実施例(4) を示す図である。
【図6】従来の論理回路の故障シミュレーション装置の
構成を示す図である。
【図7】発明が解決しようとする課題の説明図である。
【符号の説明】
1,2:樹枝状回路 3    :樹枝状回路の根のゲートに対する故障挿入
部4〜6:樹枝状回路の内部のゲートに対する故障挿入
部7    :樹枝状回路の根のゲートに対する故障挿
入部8,9:樹枝状回路の内部のゲートに対する故障挿
入部10,14:樹枝状回路の根のゲート 11〜13:樹枝状回路の内部のゲート15〜16:樹
枝状回路の内部のゲート20  :故障挿入回路 22  :キャリー制御部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  論理回路データに基づいて論理回路を
    構成し,ゲートに順次故障を挿入し,挿入した故障の影
    響が出力パターンに出力されるかどうかを判定する故障
    シミュレーション装置において,故障挿入信号であるキ
    ャリーを受け取りゲートに故障を挿入する故障挿入部(
    3) を各ゲートに備え,信号が流れる方向において信
    号が分岐しない樹枝状回路(1) ,(2) に論理回
    路を分割し,樹枝状回路(1) ,(2) における論
    理の結果を表す信号が必ず通過する樹枝状回路の根とな
    るゲート(10)に故障を挿入する故障挿入部(3) 
    は,キャリーを自身の樹枝状回路内部の故障挿入部(4
    ) 〜(6) と他の樹枝状回路の根となるゲートに対
    する故障挿入部(7) に接続され,樹枝状回路の内部
    の故障挿入回路(4) 〜(6) は内部のゲートに故
    障を順次挿入するようにそれぞれ接続され,樹枝状回路
    (1) の根のゲート(10)に故障を挿入する故障挿
    入部(3) は,該ゲートの故障の影響が出力パターン
    に出力されたときキャリーを該樹枝状回路(1) の内
    部に分岐し,出力パターンに故障の影響が出力されない
    ときは他の樹枝状回路の根となるゲートに対する故障挿
    入部(7) にキャリーを分岐するキャリー制御部(2
    2)を備えることを特徴とする論理回路の故障シミュレ
    ーション装置。
  2. 【請求項2】  請求項1の論理回路の故障シミュレー
    ション装置において,樹枝状回路(1)の根となるゲー
    ト(10)に故障を挿入する故障挿入部(3) は,該
    故障挿入部(3) の樹枝状回路内のゲートに対して故
    障挿入した結果の故障情報が,該故障挿入部(3) に
    伝播したかを検査する検査器を備え,該故障挿入部(3
    ) に対するゲート(10)に故障を挿入した結果の故
    障情報が出力されると判定される場合には,該故障挿入
    部(3) の樹枝状回路(1) の内部のゲートに対す
    る故障の伝播の判定は,状記検査部において行うことを
    特徴とする請求項1に記載の論理回路の故障シミュレー
    ション装置。
  3. 【請求項3】  請求項1の論理回路の故障シミュレー
    ション装置において,故障挿入部(3) は,出力パタ
    ーンに故障情報が出力されたかどうかの判定結果を格納
    する,検出情報格納部を備え,各樹枝状回路の根となる
    ゲートに故障挿入して,出力パターンの検査を行い,各
    樹枝状回路の故障検出情報を,それぞれの検出情報格納
    部に格納し,各樹枝状回路の根となるゲートに対する故
    障シミュレーションの終了後に,故障検出を表す検出情
    報を格納した樹枝状回路については,各樹枝状回路につ
    いて並行して,内部のゲートに故障挿入して,故障シミ
    ュレーションを行うことを特徴とする論理回路の故障シ
    ミュレーション装置。
  4. 【請求項4】  請求項1の論理回路の故障シミュレー
    ション装置において,テスト対象回路を,樹枝状回路に
    分割した結果,二つの樹枝状回路に対して,一方の樹枝
    状回路の論理結果を表す信号がかならず他方の樹枝状回
    路の根となるゲートを通過する場合には,その二つの樹
    枝状回路を一つの樹枝状回路とみなして構成することを
    特徴とする論理回路の故障シミュレーション装置。
JP3133159A 1991-06-05 1991-06-05 論理回路の故障シミュレーション装置 Withdrawn JPH04358273A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3133159A JPH04358273A (ja) 1991-06-05 1991-06-05 論理回路の故障シミュレーション装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3133159A JPH04358273A (ja) 1991-06-05 1991-06-05 論理回路の故障シミュレーション装置

Publications (1)

Publication Number Publication Date
JPH04358273A true JPH04358273A (ja) 1992-12-11

Family

ID=15098076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3133159A Withdrawn JPH04358273A (ja) 1991-06-05 1991-06-05 論理回路の故障シミュレーション装置

Country Status (1)

Country Link
JP (1) JPH04358273A (ja)

Similar Documents

Publication Publication Date Title
EP0006328B1 (en) System using integrated circuit chips with provision for error detection
EP0663092B1 (en) Robust delay fault built-in self-testing method and apparatus
US4862399A (en) Method for generating efficient testsets for a class of digital circuits
US5189365A (en) Method of locating a fault in a logic IC device
Abramovici et al. Fault diagnosis based on effect-cause analysis: An introduction
JPH0643218A (ja) 環境エミュレーションによるテスト発生
US9383409B2 (en) Method of diagnosable scan chain
KR980010844A (ko) 고장 지점을 식별하는 방법 및 시스템
US5896401A (en) Fault simulator for digital circuitry
US5499249A (en) Method and apparatus for test generation and fault simulation for sequential circuits with embedded random access memories (RAMs)
JP2715956B2 (ja) Iddqを用いたCMOS論理回路の故障箇所の絞り込み方法
EP0198568A2 (en) Data capture logic system
JP4636989B2 (ja) 遅延解析装置、遅延解析方法、遅延解析プログラム、および記録媒体
US20060075297A1 (en) Systems and methods for controlling clock signals during scan testing integrated circuits
JPH04358273A (ja) 論理回路の故障シミュレーション装置
JP2715989B2 (ja) Iddqを用いたCMOS論理回路の故障箇所の絞り込み方法
Karimi et al. Testing of clock-domain crossing faults in multi-core system-on-chip
JP2669968B2 (ja) 回路故障擬似試験装置及び回路故障擬似試験方法
US11768239B1 (en) Method and apparatus for timing-annotated scan-chain testing using parallel testbench
JP2773148B2 (ja) テスト容易化回路設計方法
JP2861861B2 (ja) 故障診断システム
JPH09127199A (ja) 論理回路及びその試験方法
JP2595029B2 (ja) 診断容易化回路を有するlsi
JPH04128661A (ja) 線路ディレイ試験装置
JPH0829492A (ja) 故障シミュレーション方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980903