JPH0435923B2 - - Google Patents
Info
- Publication number
- JPH0435923B2 JPH0435923B2 JP58177977A JP17797783A JPH0435923B2 JP H0435923 B2 JPH0435923 B2 JP H0435923B2 JP 58177977 A JP58177977 A JP 58177977A JP 17797783 A JP17797783 A JP 17797783A JP H0435923 B2 JPH0435923 B2 JP H0435923B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- capacitors
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/06—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by combining signals additively or in product demodulators
- H03D3/14—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by combining signals additively or in product demodulators by means of semiconductor devices having more than two electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はヘリカルスキヤン形磁気記録再生装置
（以下VTRと略す）における再生回路のFM復調
回路に関するものである。
（以下VTRと略す）における再生回路のFM復調
回路に関するものである。
VTRにおいて、ビデオテープにFM変調して
記録されたFM信号は、再生回路のFM復調回路
において、ビデオ信号に復調される。
記録されたFM信号は、再生回路のFM復調回路
において、ビデオ信号に復調される。
第１図は、この復調に使用される従来のFM復
調器のブロツク図を示す。図において、１は再生
されたFM信号の入力端子、２はリミツタ、３は
FM信号を一定時間遅延させるパルス遅延回路、
４は乗算器、５は積分器、６はFM復調器出力端
子である。
調器のブロツク図を示す。図において、１は再生
されたFM信号の入力端子、２はリミツタ、３は
FM信号を一定時間遅延させるパルス遅延回路、
４は乗算器、５は積分器、６はFM復調器出力端
子である。
入力端子１に入力したFM信号はリミツタ２に
より振幅制限される。この信号は遅延回路３で一
定時間遅延され、乗算器４において、遅延させな
い信号と乗算される。このことはデイジタル信号
として考えるならば排他論理和（EXOR）を作
ることに等しい。乗算器４の出力は、積分器５で
積分され、FM復調器出力端子６に復調された信
号が出力される。
より振幅制限される。この信号は遅延回路３で一
定時間遅延され、乗算器４において、遅延させな
い信号と乗算される。このことはデイジタル信号
として考えるならば排他論理和（EXOR）を作
ることに等しい。乗算器４の出力は、積分器５で
積分され、FM復調器出力端子６に復調された信
号が出力される。
ところで、VTRの再生画質を向上させるため
の回路として、ライン相関回路やビデオドロツプ
アウト補償回路がある。
の回路として、ライン相関回路やビデオドロツプ
アウト補償回路がある。
ライン相関回路は映像信号を構成する525本
（NTSC方式の場合）の各水平走査線間の信号に
相関性が強い事を利用して信号のＳ／Ｎを向上さ
せる回路である。
（NTSC方式の場合）の各水平走査線間の信号に
相関性が強い事を利用して信号のＳ／Ｎを向上さ
せる回路である。
一方、ビデオドロツプアウト補償回路は、ビデ
オテープの傷やビデオヘツドの接触不良などが原
因で映像信号の欠如が生じた時、ライン周期の整
数倍のビデオ信号に欠如部分を置き換え、画質劣
化を防止する回路である。
オテープの傷やビデオヘツドの接触不良などが原
因で映像信号の欠如が生じた時、ライン周期の整
数倍のビデオ信号に欠如部分を置き換え、画質劣
化を防止する回路である。
このような回路を実現するためには、ビデオ信
号をライン周期間遅延させて復調するFM復調器
と、遅延させずに復調するFM復調器の２つが同
時に必要である。
号をライン周期間遅延させて復調するFM復調器
と、遅延させずに復調するFM復調器の２つが同
時に必要である。
以下に２つのFM復調器を内蔵したICについて
説明する。
説明する。
第２図に実際にIC化した従来のFM復調回路の
回路図を示す。図において、７は乗算器の出力ピ
ン、８は電源ピン、９はアースピン、１０は電源
ノイズ除去用コンデンサ、１１はIC内のライン
インピーダンス、１２は基板上のラインインピー
ダンス、１３は増幅器、１４は乗算器の出力を取
り出す抵抗、Q1，Q2，Q3およびQ4はトランジス
タ、１９は上記した１，２，３，４，５，６，
７，１３，１４，Q1，Q2，Q3およびQ4と同様の
部分で構成するもう１つのFM復調器である。こ
こでアースは９ピンを共通している。なお、上記
以外の符号は第１図と同じ物を示す。
回路図を示す。図において、７は乗算器の出力ピ
ン、８は電源ピン、９はアースピン、１０は電源
ノイズ除去用コンデンサ、１１はIC内のライン
インピーダンス、１２は基板上のラインインピー
ダンス、１３は増幅器、１４は乗算器の出力を取
り出す抵抗、Q1，Q2，Q3およびQ4はトランジス
タ、１９は上記した１，２，３，４，５，６，
７，１３，１４，Q1，Q2，Q3およびQ4と同様の
部分で構成するもう１つのFM復調器である。こ
こでアースは９ピンを共通している。なお、上記
以外の符号は第１図と同じ物を示す。
また第３図に第２図の回路の各部分の波形を示
す。同図のａはリミツタ２の一方の出力の出力波
形であり、ｂは遅延回路３の出力波形である。ｃ
は乗算器の出力ピン７に生じる電圧波形、ｄは
FM復調器出力端子６の波形である。
す。同図のａはリミツタ２の一方の出力の出力波
形であり、ｂは遅延回路３の出力波形である。ｃ
は乗算器の出力ピン７に生じる電圧波形、ｄは
FM復調器出力端子６の波形である。
以下に第２図で示した回路の問題点について説
明する。この回路においては、トランジスタQ1，
Q2，Q3，Q4のどれか１つが常にオンしている。
そして、このオン状態は順次切り換わる。そし
て、その切り換わり時にトランジエントが生じ
る。トランジエント（過渡）電流は第２図中の破
線で示したループ２０を流れる。
明する。この回路においては、トランジスタQ1，
Q2，Q3，Q4のどれか１つが常にオンしている。
そして、このオン状態は順次切り換わる。そし
て、その切り換わり時にトランジエントが生じ
る。トランジエント（過渡）電流は第２図中の破
線で示したループ２０を流れる。
トランジエント電流が流れると、ループ２０内
には基板上のラインインピーダンス１２とIC内
のラインインピーダンス１１があるため、リツプ
ルノイズが発生する。このリツプルノイズはIC
内のアースラインを介して、第１のFM復調器の
リミツタ２や遅延回路３や、第２のFM復調器１
９の図示されていないリミツタや遅延回路のアー
スラインに重畳される。
には基板上のラインインピーダンス１２とIC内
のラインインピーダンス１１があるため、リツプ
ルノイズが発生する。このリツプルノイズはIC
内のアースラインを介して、第１のFM復調器の
リミツタ２や遅延回路３や、第２のFM復調器１
９の図示されていないリミツタや遅延回路のアー
スラインに重畳される。
ところで、該アースラインにリツプルノイズが
重畳されると、該アースラインのリツプルノイズ
のため、第１のFM復調器の再生FM信号が位相
変調を受ける。その結果該第１のFM復調器で再
生される信号は著しく劣化する。同様のことが、
第２のFM復調器１９にも起る。したがつて、２
つのFM復調器間で相互に再生FM信号の位相変
調が生じ、再生画質が著しく劣化する。
重畳されると、該アースラインのリツプルノイズ
のため、第１のFM復調器の再生FM信号が位相
変調を受ける。その結果該第１のFM復調器で再
生される信号は著しく劣化する。同様のことが、
第２のFM復調器１９にも起る。したがつて、２
つのFM復調器間で相互に再生FM信号の位相変
調が生じ、再生画質が著しく劣化する。
以上の説明は２つのFM復調器をICに内蔵する
場合について説明したが、１つのFM復調器のみ
を集積化した場合でも問題は生じる。
場合について説明したが、１つのFM復調器のみ
を集積化した場合でも問題は生じる。
例えば、ループ２０を流れるトランジエント電
流のためにリミツタ２や遅延回路３のアース電位
が変動すると、FM信号が位相変調を受ける。し
たがつて、入力端子１に入力するFM信号が小信
号の場合には、FM信号がリツプルノイズに侵さ
れて、画質の劣化を生じる。
流のためにリミツタ２や遅延回路３のアース電位
が変動すると、FM信号が位相変調を受ける。し
たがつて、入力端子１に入力するFM信号が小信
号の場合には、FM信号がリツプルノイズに侵さ
れて、画質の劣化を生じる。
本発明の目的は、上記した従来技術の欠点をな
くしたFM復調回路を提供する事にある。
くしたFM復調回路を提供する事にある。
上記目的を達成するため、本発明では、
FM信号と、このFM信号が遅延された遅延
FM信号とを乗算して４種類の出力パルスを発生
する乗算手段と、 上記４種類の出力パルスによりスイツチングさ
れ、エミツタが共通に接続された第１、第２、第
３および第４のトラジスタからなり、第１および
第４のトランジスタのコレクタが共通に接続され
た第１の出力端と第２および第３のトランジスタ
のコレクタが共通に接続された第２の出力端と
に、上記FM信号と遅延FM信号との排他論理和
信号を互いに逆相の関係で発生する増幅出力手段
と、 第１および第２の抵抗と一端に寄生容量を有す
る第１および第２の容量とからなるローパスフイ
ルタとから構成され、 上記乗算手段、増幅出力手段およびローパスフ
イルタは同一集積回路内に設けられ、 上記第１および第２の抵抗は上記第１および第
２の出力端にそれぞれ設けられ、 上記第１および第２の容量はその寄生容量が対
称的を持つた回路配置となるように上記第１およ
び第２の出力端に対して接続され、これにより、
上記平衡形式出力手段に生じるトランジエント電
流が上記集積回路内にとじ込められる。
FM信号とを乗算して４種類の出力パルスを発生
する乗算手段と、 上記４種類の出力パルスによりスイツチングさ
れ、エミツタが共通に接続された第１、第２、第
３および第４のトラジスタからなり、第１および
第４のトランジスタのコレクタが共通に接続され
た第１の出力端と第２および第３のトランジスタ
のコレクタが共通に接続された第２の出力端と
に、上記FM信号と遅延FM信号との排他論理和
信号を互いに逆相の関係で発生する増幅出力手段
と、 第１および第２の抵抗と一端に寄生容量を有す
る第１および第２の容量とからなるローパスフイ
ルタとから構成され、 上記乗算手段、増幅出力手段およびローパスフ
イルタは同一集積回路内に設けられ、 上記第１および第２の抵抗は上記第１および第
２の出力端にそれぞれ設けられ、 上記第１および第２の容量はその寄生容量が対
称的を持つた回路配置となるように上記第１およ
び第２の出力端に対して接続され、これにより、
上記平衡形式出力手段に生じるトランジエント電
流が上記集積回路内にとじ込められる。
以下に、本発明を実施例によつて説明する。第
４図は集積化した本発明の一実施例の回路図を示
す。
４図は集積化した本発明の一実施例の回路図を示
す。
図において、２０と２１はパルス遅延回路の入
力端子を示す。該入力端子２０，２１からは、図
示されていないリミツタ回路により振幅制限さ
れ、かつ位相が180°異なるFM信号が入力してく
る。２２は増幅器、２３と２４は乗算器の出力部
分の抵抗、２５と２６は容量である。なお、これ
ら以外の符号は、第１図および第２図と同一物又
は同等物を示す。
力端子を示す。該入力端子２０，２１からは、図
示されていないリミツタ回路により振幅制限さ
れ、かつ位相が180°異なるFM信号が入力してく
る。２２は増幅器、２３と２４は乗算器の出力部
分の抵抗、２５と２６は容量である。なお、これ
ら以外の符号は、第１図および第２図と同一物又
は同等物を示す。
本実施例が第２図の従来回路と異なる点は次の
点である。
点である。
(1) 乗算器４の出力が平衡形式（ダブル・エンド
形式）になつている。
形式）になつている。
(2) 増幅器２２がICに内蔵されている。
(3) 乗算器４の出力に、抵抗２３と容量２５およ
び抵抗２４と容量２６で構成されるLPFが接
続されている。
び抵抗２４と容量２６で構成されるLPFが接
続されている。
次に、第４図の回路の各部分の信号波形を示し
た第５図を参照して、第４図の回路動作を説明す
る。
た第５図を参照して、第４図の回路動作を説明す
る。
第５図Ａに示されている波形を有する信号がパ
ルス遅延回路３に入力してくると、該信号は一定
時間遅延されて、波形Ｂを有する信号となる。乗
算器４では波形Ａと波形Ｂの信号の排他論理和
（EX OR）が作られ、その結果の出力は抵抗２
３と抵抗２４の端に出力される。この信号の波形
は第５図ＣとＤに示されるように、第１および第
４のトランジスタＱ１およびＱ４のコレクタが共
通に接続された第１の出力端と、第２および第３
のトランジスタＱ１およびＱ４のコレクタが共通
に接続された第２の出力端とに、互いに逆相の関
係の排他論理和信号が得られる。ＣとＤの波形の
信号は差動信号として、増幅器２２に入り、出力
ピン２７に第５図Ｅに示されているような適当に
増幅された大きさの振幅で出力される。そして
LPF５により、積分され、第５図Ｆに示されて
いるような波形の信号になる。
ルス遅延回路３に入力してくると、該信号は一定
時間遅延されて、波形Ｂを有する信号となる。乗
算器４では波形Ａと波形Ｂの信号の排他論理和
（EX OR）が作られ、その結果の出力は抵抗２
３と抵抗２４の端に出力される。この信号の波形
は第５図ＣとＤに示されるように、第１および第
４のトランジスタＱ１およびＱ４のコレクタが共
通に接続された第１の出力端と、第２および第３
のトランジスタＱ１およびＱ４のコレクタが共通
に接続された第２の出力端とに、互いに逆相の関
係の排他論理和信号が得られる。ＣとＤの波形の
信号は差動信号として、増幅器２２に入り、出力
ピン２７に第５図Ｅに示されているような適当に
増幅された大きさの振幅で出力される。そして
LPF５により、積分され、第５図Ｆに示されて
いるような波形の信号になる。
次に、本実施例の効果を説明する。
(a) 前記したように、乗算器４の出力が平衡形式
のため次の効果がある。
のため次の効果がある。
例えば、トランジスタＱ２がオンに切り換え
られたとする。この時、トランジスタＱ２にト
ランジエント電流が流れるが、トランジスタＱ
４のベースにもトランジスタＱ２のベース電圧
と等しい電圧が逆相で印加されるため、トラン
ジスタＱ４にはトランジスタＱ２のトランジエ
ント電流と大きさが等しく逆相のトランジエン
ト電流が流れる。したがつて、トランジエント
電流は図の点線で示した閉ループｌ内に閉じ込
められ、端子８より外（IC外部）には流れな
い。したがつて、トランジエント電流は電源、
アースラインに流れず、アースラインにリツプ
ルノイズが重畳されることがなく画質劣化が防
止できる。
られたとする。この時、トランジスタＱ２にト
ランジエント電流が流れるが、トランジスタＱ
４のベースにもトランジスタＱ２のベース電圧
と等しい電圧が逆相で印加されるため、トラン
ジスタＱ４にはトランジスタＱ２のトランジエ
ント電流と大きさが等しく逆相のトランジエン
ト電流が流れる。したがつて、トランジエント
電流は図の点線で示した閉ループｌ内に閉じ込
められ、端子８より外（IC外部）には流れな
い。したがつて、トランジエント電流は電源、
アースラインに流れず、アースラインにリツプ
ルノイズが重畳されることがなく画質劣化が防
止できる。
(b) IC内に増幅器２２が内蔵されているため、
次の効果がある。増幅器２２がIC内に内蔵さ
れているので、外付け部品がなくなり基板面積
やコスト面で利点がある。さらにIC内で適当
な信号レベルに増幅した後、出力ピン２７に出
力するため、IC外での信号の劣化が防止でき
る。
次の効果がある。増幅器２２がIC内に内蔵さ
れているので、外付け部品がなくなり基板面積
やコスト面で利点がある。さらにIC内で適当
な信号レベルに増幅した後、出力ピン２７に出
力するため、IC外での信号の劣化が防止でき
る。
(c) 乗算器４の出力に抵抗２３と容量２５および
抵抗２４と容量２６で形成するLPFが接続さ
れているので、乗算器出力の高周波成分を減衰
できる。その結果、増幅器２２のダイナミツク
レンジを大きくする事ができる。さらに、全体
として必要なLPF特性をIC内に形成される
LPF（抵抗２３，２４、容量２５，２６）とIC
に外付けされるLPF５とにより分担すること
になるので、必要なLPF特性をすべてLPF５
により実現する場合に比べてLPF５の次数
（段数）を１次分だけ下げることができ、した
がつて、LPFを形成する外付け部品の点数を
減少できる。
抵抗２４と容量２６で形成するLPFが接続さ
れているので、乗算器出力の高周波成分を減衰
できる。その結果、増幅器２２のダイナミツク
レンジを大きくする事ができる。さらに、全体
として必要なLPF特性をIC内に形成される
LPF（抵抗２３，２４、容量２５，２６）とIC
に外付けされるLPF５とにより分担すること
になるので、必要なLPF特性をすべてLPF５
により実現する場合に比べてLPF５の次数
（段数）を１次分だけ下げることができ、した
がつて、LPFを形成する外付け部品の点数を
減少できる。
なお、本実施例は、ICのコストに大きく寄与
する入出力ピンの数は従来回路と同数のままこれ
を実現することができる。
する入出力ピンの数は従来回路と同数のままこれ
を実現することができる。
第６図は本発明の他の実施例を示す。本実施例
が第４図の第１実施例と異なる点は、乗算器４の
出力間に、これらの出力を結ぶ容量２８と２９を
設けた点である。
が第４図の第１実施例と異なる点は、乗算器４の
出力間に、これらの出力を結ぶ容量２８と２９を
設けた点である。
本実施例は、前記第１実施例とほぼ同一の動作
が行なわれるので、前記第１実施例が有していた
(a)〜(c)の効果を有する。なお、効果(c)に関連する
LPFは、抵抗２３，２４および容量２８，２９
により形成されている。
が行なわれるので、前記第１実施例が有していた
(a)〜(c)の効果を有する。なお、効果(c)に関連する
LPFは、抵抗２３，２４および容量２８，２９
により形成されている。
ここで、容量２８と２９の２つを使う理由を述
べる。内蔵容量としては、第７図に示すような金
属３０−絶縁物３１−半導体構造３２よりなるも
のと、第８図に示すような金属３４−絶縁物３５
−金属構造３６よりなるものとの２種類の容量が
考えられる。
べる。内蔵容量としては、第７図に示すような金
属３０−絶縁物３１−半導体構造３２よりなるも
のと、第８図に示すような金属３４−絶縁物３５
−金属構造３６よりなるものとの２種類の容量が
考えられる。
このような容量では第９図の等価回路に示すよ
うに、上部電極と下部電極間の目的とする容量３
８の他に、下部電極とアース間に寄生容量３９が
発生するのは避けられない。この寄生容量値は、
目的とする容量の容量値の約半分である。なお、
第７図と第８図において、３３は半導体基板であ
る。
うに、上部電極と下部電極間の目的とする容量３
８の他に、下部電極とアース間に寄生容量３９が
発生するのは避けられない。この寄生容量値は、
目的とする容量の容量値の約半分である。なお、
第７図と第８図において、３３は半導体基板であ
る。
したがつて、容量を１つ使うと非対称となる。
このため、本実施例では第６図の容量２８と２９
のように２つの容量を用いることにより対称性を
確保している。すなわち、例えば容量２８が寄生
容量３９をその一端側（端子41側）に有する容量
３８により形成され、その一端がトランジスタ
Q1，Q4側になるようにトランジスタQ1，Q4とト
ランジスタQ2，Q3との間に配置されると、容量
２９はその寄生容量３９がトランジスタQ2，Q3
側になるようにトランジスタQ1，Q4とトランジ
スタQ2，Q3との間に接続され、２つの寄生容量
が回路上対称的に配置される。このため、寄生容
量による差動動作のアンバランスを防止できるの
で、乗算器とともにローパスフイルタをIC内に
内蔵させることが可能となる。
このため、本実施例では第６図の容量２８と２９
のように２つの容量を用いることにより対称性を
確保している。すなわち、例えば容量２８が寄生
容量３９をその一端側（端子41側）に有する容量
３８により形成され、その一端がトランジスタ
Q1，Q4側になるようにトランジスタQ1，Q4とト
ランジスタQ2，Q3との間に配置されると、容量
２９はその寄生容量３９がトランジスタQ2，Q3
側になるようにトランジスタQ1，Q4とトランジ
スタQ2，Q3との間に接続され、２つの寄生容量
が回路上対称的に配置される。このため、寄生容
量による差動動作のアンバランスを防止できるの
で、乗算器とともにローパスフイルタをIC内に
内蔵させることが可能となる。
なお、第４図の第１実施例の場合にも、容量２
５と２６の方向を同じにして、対称性を確保する
ことが必要である。すなわち、容量２５の寄生容
量がコレクタ側に配置される場合は容量２６の寄
生容量もコレクタ側に配置されるように抵抗２
３，２４に並列接続され、また容量２５の寄生容
量が電源ライン側に配置される場合は容量２６の
寄生容量も電源ライン側に配置されるように容量
２５，２６は抵抗２３，２４にそれぞれ並列接続
される。
５と２６の方向を同じにして、対称性を確保する
ことが必要である。すなわち、容量２５の寄生容
量がコレクタ側に配置される場合は容量２６の寄
生容量もコレクタ側に配置されるように抵抗２
３，２４に並列接続され、また容量２５の寄生容
量が電源ライン側に配置される場合は容量２６の
寄生容量も電源ライン側に配置されるように容量
２５，２６は抵抗２３，２４にそれぞれ並列接続
される。
以上述べたように、本発明の復調回路では、
FM復調器のアースラインにリツプルノイズが混
入しない。したがつて、Ｓ／Ｎの良い復調出力信
号が得られる。また、集積化に適した回路であ
る。さらに、ICの外付け部品が少なく、VTRセ
ツトのコストダウンおよび小型化への寄与が大き
い。
FM復調器のアースラインにリツプルノイズが混
入しない。したがつて、Ｓ／Ｎの良い復調出力信
号が得られる。また、集積化に適した回路であ
る。さらに、ICの外付け部品が少なく、VTRセ
ツトのコストダウンおよび小型化への寄与が大き
い。
第１図は従来のFM復調回路のブロツク図、第
２図は従来のFM復調回路を集積化した回路図、
第３図は第２図の主要部分の信号の波形図、第４
図は本発明の第１実施例の回路図、第５図は第４
図の主要部分の信号の波形図、第６図は本発明の
第２施例の回路図、第７図および第８図はそれぞ
れ集積化容量の第１、第２具体例の断面図、第９
図は集積化容量の等価回路図を示す。 ３……パルス遅延回路、４……乗算器、２２…
…増幅器、２３，２４……抵抗、２５，２６……
容量、２８，２９……容量。
２図は従来のFM復調回路を集積化した回路図、
第３図は第２図の主要部分の信号の波形図、第４
図は本発明の第１実施例の回路図、第５図は第４
図の主要部分の信号の波形図、第６図は本発明の
第２施例の回路図、第７図および第８図はそれぞ
れ集積化容量の第１、第２具体例の断面図、第９
図は集積化容量の等価回路図を示す。 ３……パルス遅延回路、４……乗算器、２２…
…増幅器、２３，２４……抵抗、２５，２６……
容量、２８，２９……容量。
Claims (1)
- 【特許請求の範囲】 １ FM信号と、このFM信号が遅延された遅延
FM信号とを乗算して４種類の出力パルスを発生
する乗算手段と、 上記４種類の出力パルスによりスイツチングさ
れ、エミツタが共通に接続された第１、第２、第
３および第４のトランジスタからなり、第１およ
び第４のトランジスタのコレクタが共通に接続さ
れた第１の出力端と第２および第３のトランジス
タのコレクタが共通に接続された第２の出力端と
に、上記FM信号と遅延FM信号との排他論理和
信号を互いに逆相の関係で発生する増幅出力手段
と、 第１および第２の抵抗と一端に寄生容量を有す
る第１および第２の容量とからなるローパスフイ
ルタとから構成され、 上記乗算手段、増幅出力手段およびローパスフ
イルタは同一集積回路内に設けられ、 上記第１および第２の抵抗は上記第１および第
２の出力端にそれぞれ設けられ、 上記第１および第２の容量はその寄生容量が対
称性を持つた回路配置となるように上記第１およ
び第２の出力端に対して接続される ことを特徴とするFM復調回路。 ２ 上記第１および第２の容量は、その一端がと
もに同じ側になるように上記第１および第２の抵
抗に対してそれぞれ並列接続されることを特徴と
する特許請求の範囲第１項記載のFM復調回路。 ３ 上記第１および第２の容量は、上記第１およ
び第２の出力端の間で並列接続され、上記第１お
よび第２の容量の一端がそれぞれ上記第１および
第２の出力端の側に配置されることを特徴とする
特許請求の範囲第１項記載のFM復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177977A JPS6070804A (ja) | 1983-09-28 | 1983-09-28 | Ｆｍ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177977A JPS6070804A (ja) | 1983-09-28 | 1983-09-28 | Ｆｍ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6070804A JPS6070804A (ja) | 1985-04-22 |
| JPH0435923B2 true JPH0435923B2 (ja) | 1992-06-12 |
Family
ID=16040378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58177977A Granted JPS6070804A (ja) | 1983-09-28 | 1983-09-28 | Ｆｍ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6070804A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4874966A (en) * | 1987-01-31 | 1989-10-17 | U.S. Philips Corporation | Multivibrator circuit having compensated delay time |
| JP2754636B2 (ja) * | 1988-12-23 | 1998-05-20 | 松下電器産業株式会社 | Ｆｍ復調器 |
| US9054687B2 (en) * | 2013-07-30 | 2015-06-09 | Qualcomm Incorporated | VCO with linear gain over a very wide tuning range |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5974710A (ja) * | 1982-10-22 | 1984-04-27 | Pioneer Electronic Corp | クォードラチャ検波器 |
-
1983
- 1983-09-28 JP JP58177977A patent/JPS6070804A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6070804A (ja) | 1985-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0354734B1 (en) | Non-linear amplifier and non-linear emphasis/deemphasis circuit using the same | |
| JPH0132566B2 (ja) | ||
| JPH0435923B2 (ja) | ||
| CA1255365A (en) | Angle demodulator | |
| US3783398A (en) | Fm pulse averaging demodulator | |
| JPS59158684A (ja) | 映像信号記録再生装置 | |
| US5150220A (en) | Video signal-processing circuit for outputting a drop out signal superimposed on a correlation/noncorrelation signal | |
| JPS60223395A (ja) | Ｆｍ復調回路 | |
| JP3054579B2 (ja) | Ｖｔｒのイコライザ回路 | |
| JPS6340896Y2 (ja) | ||
| JP2937328B2 (ja) | 非線形エンファシス・ディエンファシス回路 | |
| JPS59193609A (ja) | Ｆｍ復調回路 | |
| JP2757370B2 (ja) | 非線形信号処理装置 | |
| JP3149695B2 (ja) | 映像信号処理装置 | |
| JPH0444802B2 (ja) | ||
| JPH0238483Y2 (ja) | ||
| JP2626102B2 (ja) | Ｆｍ復調器 | |
| JPS606897Y2 (ja) | 記録再生切換回路 | |
| JPH0432857Y2 (ja) | ||
| JPS58115996A (ja) | Ｓｅｃａｍ信号記録再生装置 | |
| JPH02312470A (ja) | 反転現象補正装置 | |
| JPS6124263A (ja) | 集積回路 | |
| JPS63149981A (ja) | 磁気記録再生装置 | |
| JPH0133079B2 (ja) | ||
| JPS6142890B2 (ja) |