JPH04359455A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04359455A JPH04359455A JP3160954A JP16095491A JPH04359455A JP H04359455 A JPH04359455 A JP H04359455A JP 3160954 A JP3160954 A JP 3160954A JP 16095491 A JP16095491 A JP 16095491A JP H04359455 A JPH04359455 A JP H04359455A
- Authority
- JP
- Japan
- Prior art keywords
- lcc
- plastic
- base material
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特にプラスチックリードレスチップキャリア（以下
、プラスチックＬＣＣという）に関する。
し、特にプラスチックリードレスチップキャリア（以下
、プラスチックＬＣＣという）に関する。
【０００２】
【従来の技術】表面実装部品の中で、最も小型化に対応
できるパッケージの形状として、ＬＣＣがある。本発明
のＬＣＣはプラスチックＬＣＣと呼ぶガラエポ基板を利
用したものである。
できるパッケージの形状として、ＬＣＣがある。本発明
のＬＣＣはプラスチックＬＣＣと呼ぶガラエポ基板を利
用したものである。
【０００３】プラスチックＬＣＣパッケージの形状は、
ガラエポ基板にチップ搭載をザグリ、ザグリの周囲に、
搭載するＩＣの端子とボンディング接続するパッドを設
け、このパッドから、プラスチックＬＣＣの端面に配線
パターンで接続されている。
ガラエポ基板にチップ搭載をザグリ、ザグリの周囲に、
搭載するＩＣの端子とボンディング接続するパッドを設
け、このパッドから、プラスチックＬＣＣの端面に配線
パターンで接続されている。
【０００４】従来のプラスチックＬＣＣの組立済品は図
２（ａ），（ｂ）のようになっている。すなわち、ＬＣ
Ｃ１１に、ＩＣ搭載用のマウントランド１５が中央に位
置し、ザグリが入っている。このマウントランド１５に
ベアチップＩＣ１３を搭載し、このＩＣ１３の外部接続
電極から、パッケージへ金ワイヤ１４にてボンディング
接続される。そしてパッケージ側のボンディングランド
よりパッケージ外部へ導かれる配線パターンにより、端
面電極１６に接続されている。基板端面電極は、壁面が
金で覆われており、上下の導通及びプラスチックＬＣＣ
を搭載するマザーボードとの半田接続用ランドとして使
用されている。１８は保護コーティング材である。
２（ａ），（ｂ）のようになっている。すなわち、ＬＣ
Ｃ１１に、ＩＣ搭載用のマウントランド１５が中央に位
置し、ザグリが入っている。このマウントランド１５に
ベアチップＩＣ１３を搭載し、このＩＣ１３の外部接続
電極から、パッケージへ金ワイヤ１４にてボンディング
接続される。そしてパッケージ側のボンディングランド
よりパッケージ外部へ導かれる配線パターンにより、端
面電極１６に接続されている。基板端面電極は、壁面が
金で覆われており、上下の導通及びプラスチックＬＣＣ
を搭載するマザーボードとの半田接続用ランドとして使
用されている。１８は保護コーティング材である。
【０００５】プラスチックＬＣＣの外形寸法は、搭載Ｉ
Ｃのベアチップの大きさ、及び端子数により決定される
。しかし、現在のＩＣは、益々高集積化になり、端子数
が飛躍的に増えてきたため、プラスチックＬＣＣの外形
寸法が決定される主な要因は、端子の数によるものとな
ってきた。
Ｃのベアチップの大きさ、及び端子数により決定される
。しかし、現在のＩＣは、益々高集積化になり、端子数
が飛躍的に増えてきたため、プラスチックＬＣＣの外形
寸法が決定される主な要因は、端子の数によるものとな
ってきた。
【０００６】
【発明が解決しようとする課題】この従来のプラスチッ
クＬＣＣは、前述のように外形寸法が、端子数により決
定されることが多いので、端子数が多いと、搭載ＩＣの
素子の大きさに関係なくプラスチックＬＣＣが大型化に
なり、目的とする小型化に相反するという問題点があっ
た。
クＬＣＣは、前述のように外形寸法が、端子数により決
定されることが多いので、端子数が多いと、搭載ＩＣの
素子の大きさに関係なくプラスチックＬＣＣが大型化に
なり、目的とする小型化に相反するという問題点があっ
た。
【０００７】本発明の目的は前記課題を解決した半導体
集積回路装置を提供することにある。
集積回路装置を提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するため
、本発明に係る半導体集積回路装置においては、基材の
チップ搭載部に半導体ＩＣを搭載してなるプラスチック
リードレスチップキャリアであって、２つの基材を上下
に貼合せて２段構造とし、下段の基材に凹状のチップ搭
載部を設け、上段の基材に、凹状のチップ搭載部に対応
した貫通孔を設け、かつ上段の基材の外形寸法を下段の
基材より大きくしたものである。
、本発明に係る半導体集積回路装置においては、基材の
チップ搭載部に半導体ＩＣを搭載してなるプラスチック
リードレスチップキャリアであって、２つの基材を上下
に貼合せて２段構造とし、下段の基材に凹状のチップ搭
載部を設け、上段の基材に、凹状のチップ搭載部に対応
した貫通孔を設け、かつ上段の基材の外形寸法を下段の
基材より大きくしたものである。
【０００９】また、前記２つの基材に設けた端面電極が
位置をずらせて交互に設けられているものである。
位置をずらせて交互に設けられているものである。
【００１０】
【作用】本発明では、プラスチックＬＣＣを２段構造に
することにより、プラスチックＬＣＣの外形寸法を可能
な限り小さくし、かつ端子数を増やしたものである。
することにより、プラスチックＬＣＣの外形寸法を可能
な限り小さくし、かつ端子数を増やしたものである。
【００１１】
【実施例】次に本発明について図面を参照して説明する
。
。
【００１２】図１（ａ）は本発明の一実施例に係るプラ
スチックＬＣＣを示す外観図、図１（ｂ）は、図１（ａ
）のＡ−Ａ′線断面図である。ただし、図１（ｂ）は保
護コーティング材を覆った最終形状を示す。
スチックＬＣＣを示す外観図、図１（ｂ）は、図１（ａ
）のＡ−Ａ′線断面図である。ただし、図１（ｂ）は保
護コーティング材を覆った最終形状を示す。
【００１３】図において、中央部にザグリを入れたマウ
ントランド（チップ搭載部）５を持つガラエポ基材のプ
ラスチックＬＣＣ２を下段にし、上段にもう１つのプラ
スチックＬＣＣ１を貼付樹脂９で貼り付ける。
ントランド（チップ搭載部）５を持つガラエポ基材のプ
ラスチックＬＣＣ２を下段にし、上段にもう１つのプラ
スチックＬＣＣ１を貼付樹脂９で貼り付ける。
【００１４】上段のＬＣＣ１は、中央部に、下段のＬＣ
Ｃ２にあるマウントランド５の寸法１０×１５ｍｍ２よ
り、１回り大きい寸法１２×１７ｍｍ２の貫通孔１ａを
持ち、周囲にボンディング接続ランドを有し、かつ下段
ＬＣＣ２より４辺とも大きい外形寸法を持つものである
。本発明のプラスチックＬＣＣの組立（ボンディング）
は、金ワイヤ４を使用し、ＮＴＣボンディングで、下段
と上段のＬＣＣボンディングランドに交互にベアチップ
ＩＣ３と接続される。
Ｃ２にあるマウントランド５の寸法１０×１５ｍｍ２よ
り、１回り大きい寸法１２×１７ｍｍ２の貫通孔１ａを
持ち、周囲にボンディング接続ランドを有し、かつ下段
ＬＣＣ２より４辺とも大きい外形寸法を持つものである
。本発明のプラスチックＬＣＣの組立（ボンディング）
は、金ワイヤ４を使用し、ＮＴＣボンディングで、下段
と上段のＬＣＣボンディングランドに交互にベアチップ
ＩＣ３と接続される。
【００１５】ＮＴＣボンディング完了後、ベアチップＩ
Ｃ３と金ワイヤ４を外部から保護するためにエポキシ樹
脂等からなる保護コーティング材８で覆う。このプラス
チックＬＣＣを搭載するボードは、下段ＬＣＣの端面電
極７に相当する部分にザグリを入れ電極を設けておく。 上段ＬＣＣの端面電極に相当するマザーボード側の電極
は通常の基板上に電極を設ける。ここで、上段と下段の
端面電極６，７は同位置でなく、位置をずらせて交互に
配置されている。
Ｃ３と金ワイヤ４を外部から保護するためにエポキシ樹
脂等からなる保護コーティング材８で覆う。このプラス
チックＬＣＣを搭載するボードは、下段ＬＣＣの端面電
極７に相当する部分にザグリを入れ電極を設けておく。 上段ＬＣＣの端面電極に相当するマザーボード側の電極
は通常の基板上に電極を設ける。ここで、上段と下段の
端面電極６，７は同位置でなく、位置をずらせて交互に
配置されている。
【００１６】
【発明の効果】以上説明したように本発明は、下段ＬＣ
Ｃ，上段ＬＣＣを貼り合せ、下段はマウントランドをザ
グリで削り、上段はマウントランドを貫通孔で構成し、
外形寸法は上段を１回り大きくしたことにより、外部端
子数が飛躍的に増やすことができるという効果を有する
。
Ｃ，上段ＬＣＣを貼り合せ、下段はマウントランドをザ
グリで削り、上段はマウントランドを貫通孔で構成し、
外形寸法は上段を１回り大きくしたことにより、外部端
子数が飛躍的に増やすことができるという効果を有する
。
【図１】（ａ）は本発明の実施例を示す外観図、（ｂ）
は、図１（ａ）のＡ−Ａ′線断面図である。
は、図１（ａ）のＡ−Ａ′線断面図である。
【図２】（ａ）は従来のプラスチックＬＣＣを示す外観
図、（ｂ）は、図２（ａ）のＡ−Ａ′線断面図である。
図、（ｂ）は、図２（ａ）のＡ−Ａ′線断面図である。
１ 上段プラスチックＬＣＣ
２ 下段プラスチックＬＣＣ
３，１３ ベアチップＩＣ
４，１４ 金ワイヤ
５，１５ マウントランド
６，７，１６ 端面電極
８，１８ 保護コーティング材
９ 貼付樹脂
１１ 従来のプラスチックＬＣＣ
Claims (2)
- 【請求項１】 基材のチップ搭載部に半導体ＩＣを搭
載してなるプラスチックリードレスチップキャリアであ
って、２つの基材を上下に貼合せて２段構造とし、下段
の基材に凹状のチップ搭載部を設け、上段の基材に、凹
状のチップ搭載部に対応した貫通孔を設け、かつ上段の
基材の外形寸法を下段の基材より大きくしたものである
ことを特徴とする半導体集積回路装置。 - 【請求項２】 前記２つの基材に設けた端面電極が位
置をずらせて交互に設けられていることを特徴とする請
求項１に記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3160954A JPH04359455A (ja) | 1991-06-05 | 1991-06-05 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3160954A JPH04359455A (ja) | 1991-06-05 | 1991-06-05 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04359455A true JPH04359455A (ja) | 1992-12-11 |
Family
ID=15725791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3160954A Pending JPH04359455A (ja) | 1991-06-05 | 1991-06-05 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04359455A (ja) |
-
1991
- 1991-06-05 JP JP3160954A patent/JPH04359455A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6452278B1 (en) | Low profile package for plural semiconductor dies | |
| KR100426825B1 (ko) | 반도체 장치 | |
| KR100546374B1 (ko) | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 | |
| KR101062260B1 (ko) | 집적 회로 조립체 | |
| US6486535B2 (en) | Electronic package with surface-mountable device built therein | |
| US6995043B2 (en) | Methods for fabricating routing elements for multichip modules | |
| US7202554B1 (en) | Semiconductor package and its manufacturing method | |
| JP2001156251A (ja) | 半導体装置 | |
| US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
| US6573595B1 (en) | Ball grid array semiconductor package with resin coated metal core | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| JPH04359455A (ja) | 半導体集積回路装置 | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| KR20040059741A (ko) | 반도체용 멀티 칩 모듈의 패키징 방법 | |
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| KR20020028473A (ko) | 적층 패키지 | |
| KR0185515B1 (ko) | 칩사이즈의볼그리드어레이 | |
| KR200304742Y1 (ko) | 적층형반도체패키지 | |
| KR100253379B1 (ko) | 쉘케이스 반도체 패키지 및 그 제조방법 | |
| JP3405718B2 (ja) | 半導体装置 | |
| KR20020013287A (ko) | 반도체패키지 | |
| KR100206975B1 (ko) | 반도체 패키지 |