JPH04364496A - 半導体検出器用前置増幅器 - Google Patents
半導体検出器用前置増幅器Info
- Publication number
- JPH04364496A JPH04364496A JP14019391A JP14019391A JPH04364496A JP H04364496 A JPH04364496 A JP H04364496A JP 14019391 A JP14019391 A JP 14019391A JP 14019391 A JP14019391 A JP 14019391A JP H04364496 A JPH04364496 A JP H04364496A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- drain
- preamplifier
- semiconductor detector
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Measurement Of Radiation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体検出器結晶を用
いて放射線のエネルギーをＳ／Ｎ比を良好にして測定す
るための半導体検出器用前置増幅器に関する。
いて放射線のエネルギーをＳ／Ｎ比を良好にして測定す
るための半導体検出器用前置増幅器に関する。
【０００２】
【従来の技術】半導体検出器の結晶はα線、β線、γ線
等の放射線のエネルギーを非常に高いエネルギー分解能
で測定できるセンサーである。この半導体検出器結晶に
放射線が入射すると、その都度そのエネルギーに比例し
たパルス状の電荷が半導体検出器結晶電極に収集されて
電荷信号として取出される。一般に、この電荷信号は帰
還容量などの積分器機能を備えた前置増幅器で電圧信号
（Ｓ）に変換される。この後に主増幅器で増幅して波形
整形される。この時、この系のエネルギー分解能は各段
で発生する雑音（Ｎ）との比（Ｓ／Ｎ比）により決定さ
れる。特に高エネルギー分解能を目的とした液体窒素温
度で使用する測定では半導体検出器から発生する雑音は
非常に少なくなるために前置増幅器からの雑音が大きな
比重を占めるようになる。従って低雑音の前置増幅器が
必要になる。
等の放射線のエネルギーを非常に高いエネルギー分解能
で測定できるセンサーである。この半導体検出器結晶に
放射線が入射すると、その都度そのエネルギーに比例し
たパルス状の電荷が半導体検出器結晶電極に収集されて
電荷信号として取出される。一般に、この電荷信号は帰
還容量などの積分器機能を備えた前置増幅器で電圧信号
（Ｓ）に変換される。この後に主増幅器で増幅して波形
整形される。この時、この系のエネルギー分解能は各段
で発生する雑音（Ｎ）との比（Ｓ／Ｎ比）により決定さ
れる。特に高エネルギー分解能を目的とした液体窒素温
度で使用する測定では半導体検出器から発生する雑音は
非常に少なくなるために前置増幅器からの雑音が大きな
比重を占めるようになる。従って低雑音の前置増幅器が
必要になる。
【０００３】従来の高い分解能を目的とした電荷増幅型
の前置増幅器としては、次ぎに記す各種のものがあった
。先ず図３のブロック回路図に示すものは抵抗帰還型と
呼ばれるもので、半導体検出器１に直列に接続した初段
にＦＥＴ２を設けた増幅器３に、帰還容量４と帰還抵抗
５を並列に接続した構成で、通常最も広く用いられてい
るものである。
の前置増幅器としては、次ぎに記す各種のものがあった
。先ず図３のブロック回路図に示すものは抵抗帰還型と
呼ばれるもので、半導体検出器１に直列に接続した初段
にＦＥＴ２を設けた増幅器３に、帰還容量４と帰還抵抗
５を並列に接続した構成で、通常最も広く用いられてい
るものである。
【０００４】次の図４のブロック回路図のものは光リセ
ット型と呼ぶもので、半導体検出器１に直列に接続した
増幅器３に帰還容量４を並列に接続すると共に、コンパ
レータ６を直列に接続して、さらにこのコンパレータ６
の出力端と接地間にリセットパルス発生器７と発光ダイ
オード８を直列にして接続したパルスリセット型で、発
光ダイオード８の光パルスにより増幅器３初段のＦＥＴ
２のゲート電流を増大させて帰還容量４に蓄積された電
荷を間欠的に放電させる方式であって、入力には分解能
を低下させる要因である帰還抵抗などの回路素子が設け
られていないため高い分解能が得られる。なお、発光ダ
イオード８のリセット光パルスの時間応答により高計数
率特性が決まる。
ット型と呼ぶもので、半導体検出器１に直列に接続した
増幅器３に帰還容量４を並列に接続すると共に、コンパ
レータ６を直列に接続して、さらにこのコンパレータ６
の出力端と接地間にリセットパルス発生器７と発光ダイ
オード８を直列にして接続したパルスリセット型で、発
光ダイオード８の光パルスにより増幅器３初段のＦＥＴ
２のゲート電流を増大させて帰還容量４に蓄積された電
荷を間欠的に放電させる方式であって、入力には分解能
を低下させる要因である帰還抵抗などの回路素子が設け
られていないため高い分解能が得られる。なお、発光ダ
イオード８のリセット光パルスの時間応答により高計数
率特性が決まる。
【０００５】図５のブロック回路図に示すものは抵抗リ
セット型で、前記図４の光リセット型と同様の構成で、
発光ダイオード８の代わりにリセットトランジスタ９及
びリセット抵抗１０を設けたもので、光リセット型に比
べて速い応答の帰還容量４に蓄積された電荷のリセット
が可能である。また図６のブロック回路図に示したドレ
ーン帰還型と呼ばれるものは、半導体検出器１に直列に
接続した増幅器３に、帰還容量４を並列に接続すると共
に増幅器３の出力端と増幅器３初段のＦＥＴ２のドレー
ンの間に積分回路１１を接続した構成であり、ドレーン
電圧の僅かな上昇でもゲート電流が大幅に増大すること
を利用した方式で、入力には分解能を低下させる要因で
ある帰還抵抗などが接続されていないため、高い分解能
が得られる特徴がある。
セット型で、前記図４の光リセット型と同様の構成で、
発光ダイオード８の代わりにリセットトランジスタ９及
びリセット抵抗１０を設けたもので、光リセット型に比
べて速い応答の帰還容量４に蓄積された電荷のリセット
が可能である。また図６のブロック回路図に示したドレ
ーン帰還型と呼ばれるものは、半導体検出器１に直列に
接続した増幅器３に、帰還容量４を並列に接続すると共
に増幅器３の出力端と増幅器３初段のＦＥＴ２のドレー
ンの間に積分回路１１を接続した構成であり、ドレーン
電圧の僅かな上昇でもゲート電流が大幅に増大すること
を利用した方式で、入力には分解能を低下させる要因で
ある帰還抵抗などが接続されていないため、高い分解能
が得られる特徴がある。
【０００６】
【発明が解決しようとする課題】上記した各種の電荷増
幅型の前置増幅器において、図３の抵抗帰還型では帰還
抵抗５が入力に接続されているために、半導体検出器１
の漏洩電流と等価で並列雑音抵抗を低くし、結果的に他
の方式に比して高い分解能が得られない問題がある。ま
た図４，５の光リセット型及び抵抗リセット型は、増幅
器３での波形整形においてポールゼロキャンセルの必要
がないが、光リセット型については発光ダイオード８に
おいて残光時間があるために高計数率での測定には限界
があり、抵抗リセット型ではリセット抵抗１０が入力に
接続されているため前記抵抗帰還型と同様に高い分解能
が得られにくい問題がある。
幅型の前置増幅器において、図３の抵抗帰還型では帰還
抵抗５が入力に接続されているために、半導体検出器１
の漏洩電流と等価で並列雑音抵抗を低くし、結果的に他
の方式に比して高い分解能が得られない問題がある。ま
た図４，５の光リセット型及び抵抗リセット型は、増幅
器３での波形整形においてポールゼロキャンセルの必要
がないが、光リセット型については発光ダイオード８に
おいて残光時間があるために高計数率での測定には限界
があり、抵抗リセット型ではリセット抵抗１０が入力に
接続されているため前記抵抗帰還型と同様に高い分解能
が得られにくい問題がある。
【０００７】さらに図６のドレーン帰還型にあっては、
連続的に電荷を放電させるものであるため、計数率が高
いときに当然ゲート電流も増大して並列雑音が増加して
エネルギー分解能が低下する。さらに放電の時の時定数
が変わることからポールゼロキャンセルが十分でなく、
分解能の低下をもたらす支障がある。以上のように従来
の各方式の前置増幅器においては高分解能測定と高計数
率測定という点で互いに一長一短があり、高分解能で、
かつ高計数率測定の可能な前置増幅器が要望されていた
。
連続的に電荷を放電させるものであるため、計数率が高
いときに当然ゲート電流も増大して並列雑音が増加して
エネルギー分解能が低下する。さらに放電の時の時定数
が変わることからポールゼロキャンセルが十分でなく、
分解能の低下をもたらす支障がある。以上のように従来
の各方式の前置増幅器においては高分解能測定と高計数
率測定という点で互いに一長一短があり、高分解能で、
かつ高計数率測定の可能な前置増幅器が要望されていた
。
【０００８】本発明の目的は、帰還容量に蓄積された電
荷を間欠的に放電させるパルスリセット型とＦＥＴのド
レーンに帰還するドレーン帰還型との相互補填による、
高分解能で高計数率測定の可能な半導体検出器用前置増
幅器を提供することにある。
荷を間欠的に放電させるパルスリセット型とＦＥＴのド
レーンに帰還するドレーン帰還型との相互補填による、
高分解能で高計数率測定の可能な半導体検出器用前置増
幅器を提供することにある。
【０００９】
【課題を解決するための手段】半導体検出器に接続した
増幅器と、この増幅器と並列に接続した帰還容量と、前
記増幅器と接続したコンパレータと、このコンパレータ
の出力端と前記増幅器初段のＦＥＴのドレーン間に直列
に接続した複数の電圧を切換える電源切換器と電流制限
抵抗を具備する。
増幅器と、この増幅器と並列に接続した帰還容量と、前
記増幅器と接続したコンパレータと、このコンパレータ
の出力端と前記増幅器初段のＦＥＴのドレーン間に直列
に接続した複数の電圧を切換える電源切換器と電流制限
抵抗を具備する。
【００１０】
【作用】放射線のエネルギーを受けて半導体検出器に収
集された負の電荷は帰還容量に蓄積され、増幅器の出力
端には入射する放射線のエネルギー比例したステップ状
の鋸歯状の電圧波形が得られる。増幅器の出力が予め設
定した基準電圧に達すると、コンパレータの出力端にパ
ルス電圧が発生する。このパルス電圧の立上りのタイミ
ングで電源切換器を切換えて、増幅器初段のＦＥＴのド
レーンに高電圧を加える。このドレーン電圧の上昇によ
りＦＥＴのゲート電流を急増させて、これにより帰還容
量が蓄積されていた電荷をリセットする。このリセット
の応答時間は短く、Ｓ／Ｎ比が高く高計数率で作動する
。
集された負の電荷は帰還容量に蓄積され、増幅器の出力
端には入射する放射線のエネルギー比例したステップ状
の鋸歯状の電圧波形が得られる。増幅器の出力が予め設
定した基準電圧に達すると、コンパレータの出力端にパ
ルス電圧が発生する。このパルス電圧の立上りのタイミ
ングで電源切換器を切換えて、増幅器初段のＦＥＴのド
レーンに高電圧を加える。このドレーン電圧の上昇によ
りＦＥＴのゲート電流を急増させて、これにより帰還容
量が蓄積されていた電荷をリセットする。このリセット
の応答時間は短く、Ｓ／Ｎ比が高く高計数率で作動する
。
【００１１】
【実施例】本発明の一実施例について図面を参照して説
明する。なお、上記した従来技術と同じ構成部分につい
ては同一符号を付して詳細な説明を省略する。図１は半
導体検出器用の前置増幅器のブロック回路図で、半導体
検出器１に直列に接続した初段にＦＥＴ２を設けた増幅
器３に帰還容量４を並列に接続すると共に、コンパレー
タ６を直列に接続する。さらにこのコンパレータ６の出
力端６ａと増幅器３のＦＥＴ２のドレーン２ｂ間に電源
切換器１２と電流制限抵抗１３を介挿、接続して構成さ
れている。なお、これをドレーンリセット型と呼ぶ。ま
た電源切換器１２はＦＥＴ２のドレーン２ｂにかかる電
圧を電流制限抵抗１３を介して電源Ｅ１ あるいは電源
Ｅ２ に切換えるが、ここで電源Ｅ１ とＥ２ の電圧
はＥ１ ＜Ｅ２ としている。
明する。なお、上記した従来技術と同じ構成部分につい
ては同一符号を付して詳細な説明を省略する。図１は半
導体検出器用の前置増幅器のブロック回路図で、半導体
検出器１に直列に接続した初段にＦＥＴ２を設けた増幅
器３に帰還容量４を並列に接続すると共に、コンパレー
タ６を直列に接続する。さらにこのコンパレータ６の出
力端６ａと増幅器３のＦＥＴ２のドレーン２ｂ間に電源
切換器１２と電流制限抵抗１３を介挿、接続して構成さ
れている。なお、これをドレーンリセット型と呼ぶ。ま
た電源切換器１２はＦＥＴ２のドレーン２ｂにかかる電
圧を電流制限抵抗１３を介して電源Ｅ１ あるいは電源
Ｅ２ に切換えるが、ここで電源Ｅ１ とＥ２ の電圧
はＥ１ ＜Ｅ２ としている。
【００１２】次ぎに上記構成による作用について図２の
動作タイミング特性図により説明する。一般に逆バイア
ス高電圧を印加したＰＮ接合型の半導体検出器１の結晶
に放射線が入射すると結晶の空乏で電離が起こり、この
結晶の両端の電極には印加した高電圧と反対の極性の電
荷が収集される。図１においては負の高電圧−Ｈｖ を
印加しているため、ＰＮ接合型の半導体検出器１の結晶
には負の電荷が収集される。従って増幅器３のＦＥＴ２
のゲート２ａ及び帰還容量４の入力側の電極には、図２
の特性線２０で示すような負の電荷が蓄積されて、増幅
器３の出力端３ａには特性線２１のように放射線が入射
する度にステップ状に上昇する鋸歯状の電圧波形が得ら
れ、しかもこの一つ一つのステップ電圧値は入射する放
射線のエネルギーに比例している。
動作タイミング特性図により説明する。一般に逆バイア
ス高電圧を印加したＰＮ接合型の半導体検出器１の結晶
に放射線が入射すると結晶の空乏で電離が起こり、この
結晶の両端の電極には印加した高電圧と反対の極性の電
荷が収集される。図１においては負の高電圧−Ｈｖ を
印加しているため、ＰＮ接合型の半導体検出器１の結晶
には負の電荷が収集される。従って増幅器３のＦＥＴ２
のゲート２ａ及び帰還容量４の入力側の電極には、図２
の特性線２０で示すような負の電荷が蓄積されて、増幅
器３の出力端３ａには特性線２１のように放射線が入射
する度にステップ状に上昇する鋸歯状の電圧波形が得ら
れ、しかもこの一つ一つのステップ電圧値は入射する放
射線のエネルギーに比例している。
【００１３】増幅器３の出力が特性線２１のように基準
電圧Ｖｒｅｆ に達すると、コンパレータ６の出力端６
ａには特性線２２のようなステップ（パルス）電圧が発
生する。この電圧の立上りのタイミングで電源切換器１
２が切換わり、この時ＦＥＴ２のドレーン２ｂには特性
線２３のように電源Ｅ１ の低電圧より電源Ｅ２ の高
電圧が加わる。このドレーン２ｂにおけるドレーン電圧
が上昇する結果、ＦＥＴ２のゲート２ａに流れるゲート
電流も急速に増大する。このゲート電流の増大により帰
還容量４の入力側に蓄積されていた電荷は、特性線２０
のようにリセットされて初期状態に戻る。
電圧Ｖｒｅｆ に達すると、コンパレータ６の出力端６
ａには特性線２２のようなステップ（パルス）電圧が発
生する。この電圧の立上りのタイミングで電源切換器１
２が切換わり、この時ＦＥＴ２のドレーン２ｂには特性
線２３のように電源Ｅ１ の低電圧より電源Ｅ２ の高
電圧が加わる。このドレーン２ｂにおけるドレーン電圧
が上昇する結果、ＦＥＴ２のゲート２ａに流れるゲート
電流も急速に増大する。このゲート電流の増大により帰
還容量４の入力側に蓄積されていた電荷は、特性線２０
のようにリセットされて初期状態に戻る。
【００１４】このように本発明では、ドレーン電圧の僅
かな上昇でゲート電流の大幅な増加が可能であり、この
リセットの応答時間は短く、高計数率で作動差せること
ができる。また高エネルギー分解能を目的とした液体窒
素温度で使用する測定では、ドレーン電圧上昇によるゲ
ート電流の増加は少なくなるので、ドレーン電圧の上昇
幅を大きくする必要はあるが、これによりゲート電流を
大幅に増加させることは容易である。なお、電流制限抵
抗１３はこれら大幅なドレーン電圧上昇の際に、これに
伴って増加するドレーン電流及びゲート電流の増大を制
限して、最適な電流値に設定すると共に、ブレークダウ
ン領域におけるＦＥＴ２の保護をする。
かな上昇でゲート電流の大幅な増加が可能であり、この
リセットの応答時間は短く、高計数率で作動差せること
ができる。また高エネルギー分解能を目的とした液体窒
素温度で使用する測定では、ドレーン電圧上昇によるゲ
ート電流の増加は少なくなるので、ドレーン電圧の上昇
幅を大きくする必要はあるが、これによりゲート電流を
大幅に増加させることは容易である。なお、電流制限抵
抗１３はこれら大幅なドレーン電圧上昇の際に、これに
伴って増加するドレーン電流及びゲート電流の増大を制
限して、最適な電流値に設定すると共に、ブレークダウ
ン領域におけるＦＥＴ２の保護をする。
【００１５】また本発明の前置増幅器においてはゲート
電流が大きい間は、従来の光リセット型及び抵抗リセッ
ト型と同様に雑音は大きくなるが、このリセット期間は
不感期間として使用されないので、増幅系としてのＳ／
Ｎ比の劣化は生じない。
電流が大きい間は、従来の光リセット型及び抵抗リセッ
ト型と同様に雑音は大きくなるが、このリセット期間は
不感期間として使用されないので、増幅系としてのＳ／
Ｎ比の劣化は生じない。
【００１６】
【発明の効果】以上本発明によれば、高分解能と高計数
率が可能な前置増幅器の採用により高精度な放射線のエ
ネルギー測定が行え、測定結果及びこれによる各種計測
、制御の信頼性が向上する効果がある。
率が可能な前置増幅器の採用により高精度な放射線のエ
ネルギー測定が行え、測定結果及びこれによる各種計測
、制御の信頼性が向上する効果がある。
【図１】本発明のドレーンリセット型前置増幅器のブロ
ック回路図。
ック回路図。
【図２】本発明の前置増幅器の作動説明のための動作タ
イミング特性図。
イミング特性図。
【図３】従来の抵抗帰還型型前置増幅器のブロック回路
図。
図。
【図４】従来の光リセット型前置増幅器のブロック回路
図。
図。
【図５】従来の抵抗リセット型前置増幅器のブロック回
路図。
路図。
【図６】従来のドレーン帰還型前置増幅器のブロック回
路図。
路図。
１…半導体検出器、２…ＦＥＴ、２ａ…ＦＥＴのゲート
、２ｂ…ＦＥＴのドレーン、３…増幅器、３ａ…増幅器
の出力端、４…帰還容量、６…コンパレータ、６ａ…コ
ンパレータの出力端、１２…電源切換器、１３…電流制
限抵抗。
、２ｂ…ＦＥＴのドレーン、３…増幅器、３ａ…増幅器
の出力端、４…帰還容量、６…コンパレータ、６ａ…コ
ンパレータの出力端、１２…電源切換器、１３…電流制
限抵抗。
Claims (1)
- 【請求項１】 半導体検出器に接続した増幅器と、こ
の増幅器と並列に接続した帰還容量と、前記増幅器に接
続したコンパレータと、このコンパレータの出力端と前
記増幅器のＦＥＴのドレーン間に直列に複数の電圧を切
換て導入する電源切換器と電流制限抵抗を接続したこと
を特徴とする半導体検出器用前置増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14019391A JPH04364496A (ja) | 1991-06-12 | 1991-06-12 | 半導体検出器用前置増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14019391A JPH04364496A (ja) | 1991-06-12 | 1991-06-12 | 半導体検出器用前置増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04364496A true JPH04364496A (ja) | 1992-12-16 |
Family
ID=15263078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14019391A Pending JPH04364496A (ja) | 1991-06-12 | 1991-06-12 | 半導体検出器用前置増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04364496A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006047296A (ja) * | 2004-06-29 | 2006-02-16 | Oxford Instruments Analytical Oy | ノイズの少ないドリフトタイプ検出器 |
| JP2007516636A (ja) * | 2003-07-17 | 2007-06-21 | コミツサリア タ レネルジー アトミーク | 低消費電力型電圧増幅器 |
| JP2009041942A (ja) * | 2007-08-06 | 2009-02-26 | Fuji Electric Systems Co Ltd | 半導体放射線検出器 |
-
1991
- 1991-06-12 JP JP14019391A patent/JPH04364496A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007516636A (ja) * | 2003-07-17 | 2007-06-21 | コミツサリア タ レネルジー アトミーク | 低消費電力型電圧増幅器 |
| JP2006047296A (ja) * | 2004-06-29 | 2006-02-16 | Oxford Instruments Analytical Oy | ノイズの少ないドリフトタイプ検出器 |
| EP1628143A3 (en) * | 2004-06-29 | 2016-11-02 | Oxford Instruments Analytical Oy | Drift-type detector with reduced noise level |
| JP2009041942A (ja) * | 2007-08-06 | 2009-02-26 | Fuji Electric Systems Co Ltd | 半導体放射線検出器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4409764B2 (ja) | 高速対数光検出器 | |
| US6587003B2 (en) | Charge sensitive preamplifier with pulsed source reset | |
| US20010020673A1 (en) | Monolithic circuit of active quenching and active reset for avalanche photodiodes | |
| US7547889B2 (en) | Photon detection device | |
| CN111121986B (zh) | 一种具有后脉冲校正功能的单光子探测系统 | |
| US9116040B2 (en) | Radiation detection device with improved illumination range having a photodetector that operates in two detecting modes | |
| CN107462334B (zh) | 红外焦平面读出电路及其反馈控制环路 | |
| KR102445626B1 (ko) | 포톤 검출기 | |
| JP4448484B2 (ja) | 回路、検出装置および検出装置の変換係数の率依存変化を補正するための方法 | |
| US7858946B2 (en) | Energy dispersive X-ray I-FET SDD detector appliance and a method for pulsed reset neutralization of accumulated charges within an energy dispersive X-ray I-FET SDD detector appliance | |
| JP3080472B2 (ja) | 放射線検出用前置増幅器 | |
| WO2003017370A1 (en) | Anti-blooming circuit for cmos image sensors | |
| CN107517354B (zh) | 一种红外焦平面读出电路及其反馈控制环路 | |
| Low | Integrating amplifiers using cooled JFETs | |
| Nashashibi | The Pentafet and its applications in high resolution and high rate radiation spectrometers | |
| JP2003279410A (ja) | 光検出装置 | |
| Winkler et al. | Study on transient light emission of SiC power MOSFETs regarding the sensing of source-drain currents in hard-switched power electronic applications | |
| EP3758223B1 (en) | A preamplifier circuit | |
| Corsi et al. | Preliminary results from a current mode CMOS front-end circuit for silicon photomultiplier detectors | |
| Albuquerque et al. | A full current-mode timing circuit with dark noise suppression for the CERN CMS experiment | |
| US2938123A (en) | Stabilized pulse-rate counting meter | |
| US6194703B1 (en) | Photodiode array having a controllable dumping circuitry | |
| Goulding et al. | A Double-Delay-Line Linear Amplifier Employing Transistors I | |
| JP2000329855A (ja) | 放射線分布検出装置 | |
| US3702936A (en) | Dose rate dosimeter circuit |