JPH0436506B2

JPH0436506B2 -

Info

Publication number: JPH0436506B2
Application number: JP59053998A
Authority: JP
Inventors: Takuya Tsushima
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1984-03-21
Filing date: 1984-03-21
Publication date: 1992-06-16
Also published as: JPS60197077A

Description

【発明の詳細な説明】産業上の利用分野本発明は映像信号の雑音低減回路に係り、特に
帰還路に入力映像信号の帯域よりも狭帯域の１フ
イールド遅延回路を有し、フイールド相関を利用
して映像信号中の雑音を低減する映像信号の雑音
低減回路に関する。

従来技術従来より、磁気テープ等の記録媒体に記録され
た映像信号を再生する装置では、再生映像信号中
に含まれる雑音を低減するために、特に民生用機
器では放送用機器ほどの忠実な記録、再生を必要
としないことから、視覚的に許容できる程度の範
囲で再生映像信号中の雑音を低減する回路が用い
られている。かかる雑音低減回路は従来より種々
提案されているが、その中の一つとして、第１図
に示す如き、帰還路に１フイールド遅延回路を有
する、所謂巡回形フイールド相関ノイズリデユー
サーと呼称される雑音低減回路があつた。

第１図において、例えば磁気テープより再生さ
れた後復調された、再生映像信号（例えば輝度信
号）は、入力端子１を介して減算回路２及び３に
夫々供給される。減算回路２より取り出された再
生映像信号は、１フイールド遅延回路４に供給さ
れ、ここで１フイールド、又は１フイールドに極
めて近い水平走査期間の自然数倍の期間遅延され
た後、減算回路３に供給される。減算回路３は入
力端子１よりの再生映像信号から１フイールド遅
延回路４の出力信号を差し引く減算動作を行なつ
て得た信号を、リミツタ５及び係数回路６を夫々
通して減算回路２へ供給する。ここで、映像信号
は一般に１フイールド間隔の映像情報同士は互い
に極めて近似しているという、所謂フイールド相
関性を有しているのに対し、雑音はかかるフイー
ルド相関性を有していない。

従つて、減算回路３の出力信号は、主としてフ
イールド相関を有しない雑音である。リミツタ５
はこの雑音が主である信号の振幅を、雑音のピー
クツウピークレベル程度に振幅制限する。また、
係数回路６は所要の重み付けを行なう回路であ
る。減算回路２は入力端子１よりの再生映像信号
から係数回路６の出力信号を差し引く動作を行な
い、再生映像信号中の雑音を係数回路６の出力信
号で略相殺して再び１フイールド遅延回路４へ出
力する一方、出力端子７へ出力する。このように
して、入力再生映像信号はその中の雑音を低減さ
れて出力端子７より取り出される。

上記の雑音低減回路内の１フイールド遅延回路
４は、従来はデイジタルメモリ回路かチヤージ・
カツプルド・デバイス（CCD）等の電荷転送素
子を用いたアナログシフトレジスタが使用される
が、いずれの場合も、再生映像信号の所要の伝送
帯域を確保する必要性から高価である等の問題点
があつた。すなわち、１フイールド遅延回路４と
してデイジタルメモリ回路を使用した場合は、従
来は第２図に示す如き構成とされている。同図
中、入力端子８には第１図の出力端子７へ出力さ
れるべき再生映像信号が入来する。この再生映像
信号の所要の伝送帯域を０〜3MHzとすると、入
力再生映像信号は上限遮断周波数約3MHzの低域
フイルタ９を通してＡ／Ｄ変換器１０に供給さ
れ、ここでコントロール回路１１よりのクロツク
パルスに基づいてＡ／Ｄ変換される。ここで、伝
送帯域は０〜3MHzだから、再生映像信号のサン
プリング周波数は、ナイキストのサンプリング定
理より6MHz以上でなければならない。

従つて、入力再生映像信号を色副搬送波周波数
の２倍の周波数でサンプリングしたものとする
と、１水平走査期間（1H）当りの標本点数は、
NTSC方式の場合、サンプリング周波数は約
7.16MHzで、水平走査周波数は15.625KHzである
から、約455（≒7160／15.625）となる。従つて、
１フイールド当りの標本点数は、上記の455に１
フイールドの走査線数525／２を乗じることによ
り求めることができ、約119.4×10³個となる。い
ま、１標本点当りの量子化ビツト数を８ビツトと
すると、Ａ／Ｄ変換器１０からは８ビツトのデイ
ジタル信号が取り出されてダイナミツク・ランダ
ム・アクセス・メモリ（DRAM）１２に供給さ
れる。

DRAM１２はコントロール回路１１よりのリ
ード／ライト信号や書き込み又は読み出しクロツ
クパルス、アドレス信号などに基づいて、上記の
８ビツトのデイジタル信号を書き込んだ後１フイ
ールド前のデータを読み出してＤ／Ａ変換器１３
へ出力する。Ｄ／Ａ変換器１３はコントロール回
路１１よりの7.16MHzのクロツクパルスに基づい
て、DRAM１２より１フイールド遅延されて読
み出されたデイジタル信号をＤ／Ａ変換して得た
アナログ映像信号を、上限遮断周波数3MHzの低
域フイルタ１４を通して出力端子１５へ出力す
る。

ここで、前記した如く、DRAM１２に供給さ
れるデイジタル信号は、１標本点当りの量子化ビ
ツト数が８ビツトであり、また１フイールド分の
標本点数は約119.4×10³個であるから、119.4×８
×10³ビツトの記憶容量が必要であり、これは64k
ビツトのDRAMを16個必要とする記憶容量であ
る。このため、回路が極めて高価となつてしま
う。

また、１フイールド遅延回路４として第３図に
示す如きアナログシフトレジスタを使用した場
合、このアナログシフトレジスタは入力端子１６
よりの再生映像信号を直列に供給され、入力端子
１８，１９よりの逆相の水平転送クロツクパルス
φ_H，_Hにより、入力用水平転送レジスタ１７内
を右方向へシフト（水平転送）される。水平転送
レジスタ１７はCCDのｎ個（ｎは自然数）のセ
ルからなり、1H内にｎ個の水平転送クロツクパ
ルスが入来することにより、再生映像信号の1H
分の映像情報（サンプル情報）をそのｎ段一杯に
書き込まれる。しかる後に、入力端子２０，２１
よりの互いに逆相の垂直転送クロツクパルスφv，
φvが水平帰線消去期間内で１回入力されるので、
上記ｎ個のセルに蓄積されたｎ個のサンプル情報
が並列にｎ列ｍ段の垂直転送レジスタ２２₁〜２
２ｎの第１段に夫々供給され、ここで蓄積され
る。

垂直転送レジスタ２２₁〜２２ｎは各列ｍ個の
CCDのセルからなり、1H毎に１回入来するクロ
ツクパルスφv，に基づいて順次に１段ずつ垂
直転送を行ない、ｍ回の垂直転送により出力用水
平転送レジスタ２３に入力される。水平転送レジ
スタ２３は１行ｎ列のCCDのセルからなり、前
記水平転送クロツクパルスφ_H，_Hにより1H内で
出力端子２４へ入力信号を直列に出力する。これ
により、出力端子２４には入力端子１６の入力再
生映像信号を（ｍ＋１）Ｈ遅延した再生映像信号
が取り出される。従つて、垂直転送レジスタ２２
_１〜２２ｎの各段数ｍを261又は262に選定するこ
とにより１フイールド（262H又は263H）遅延さ
れた映像信号出力を得ることができる。

ここで、前記した如く1H当りの標本点数は455
個であるから、前記水平転送レジスタ１７，２３
及び垂直転送レジスタ２２₁〜２２ｎの夫々は455
列のセルからなる。このため、上記のアナログシ
フトレジスタは集積回路（IC）化した場合、チ
ツプ面積が大でまた高価であり、１チツプでIC
化できないこともあつた。

そこで、本出願人は本特許出願と同日付の特許
出願(1)（発明の名称「映像信号の雑音低減回路」）
により、１フイールド遅延回路の帯域を、入力映
像信号の伝送帯域よりも狭帯域に選定した雑音低
減回路を提案した。かかる提案になる雑音低減回
路によれば、１フイールド遅延回路を安価に構成
することができ、アナログシフトレジスタを用い
た場合も、１チツプでIC化することができ、更
に小振幅の高域周波数成分の雑音低減効果（所謂
クリスピニング効果）をも有する。

発明が解決しようとする問題点しかるに、上記の提案になる雑音低減回路は小
振幅の高域周波数成分も減衰するために、小振幅
の映像信号の解像度が劣化することとなる。この
こと自体は再生画像に与える影響は少ないが、例
えばこの雑音低減回路を、既にクリスピニグを行
なう回路を持つているVTR等に接続した場合は、
クリスピニングが２回かかることになり、小振幅
映像信号の解像度が著しく低下するという問題点
があつた。

そこで、本発明は狭帯域の１フイールド遅延回
路の出力信号と減算されるべき入力映像信号に対
して、１フイールド遅延回路と路同一周波数特性
を付与するフイルタ回路を設けることにより、上
記の問題点を解決した映像信号の雑音低減回路を
提供することを目的とする。

問題点を解決するための手段本発明は１フイールド期間又はそれに極めて近
い水平走査期間の自然数倍の期間、出力映像信号
を遅延して得た遅延映像信号を出力する遅延回路
を帰還路に介挿した巡回形フイールド相関雑音低
減回路であつて、前記遅延回路の低域周波数特性と同一の周波数
特性を有し、遅延回路の遅延映像信号と同一の周
波数特性を入力映像信号に対して付与する低域フ
イルタ回路と、この低域フイルタ回路からのフイルタ出力映像
信号と前記遅延回路の遅延映像信号とを減算して
得た差信号を出力する第１の減算回路と、この第１の減算回路からの誤差信号に対して振
幅制限及び重み付けを行つて得た振幅制限重み付
け信号を出力する振幅制限重み付け回路と、この振幅制限重み付け回路からの該振幅制限重
み付け信号と前記入力映像信号とを減算して得た
出力映像信号を出力する第２の減算回路とを有
し、前記遅延回路の帯域を前記入力映像信号の伝送
帯域よりも狭帯域に選定したものであり、以下そ
の一実施例について第４図以下の図面と共に説明
する。

実施例第４図は本発明回路の一実施例のブロツク系統
図を示す。同図中、第１図と同一構成部分には同
一符号を付し、その説明を省略する。第４図にお
いて、減算回路２より取り出された再生映像信号
は１フイールド遅延回路２６に供給され、ここで
１フイールド（又は１フイールドに極めて近い水
平走査期間の自然数倍の期間）遅延され、かつ、
帯域が制限された後減算回路３に供給される。１
フイールド遅延回路２６は例えば第５図に示す如
き構成とされており、まずこの１フイールド遅延
回路２６の構成及び動作について説明する。第５
図中、入力端子８に入来した、例えば磁気テープ
より再生された後復調されたベースバンドの再生
映像信号は、上限遮断周波数1.5MHzの低域フイ
ルタ２８を通してＡ／Ｄ変換器２９に供給され、
ここでコントロール回路３０よりのクロツクパル
ス（サンプリングパルス）に基づいてサンプリン
グされた後、例えば１標本点当りの量子化ビツト
数８ビツトのデイジタル信号に変換される。ここ
で、上記のサンプリングパルスの繰り返し周波数
fsは色副搬送波周波数に等しい周波数（NTSC方
式の場合は3.58MHz）に選定されている。従つ
て、このデイジタル信号の1H当りの標本点数は
227個又は228個となる。

Ａ／Ｄ変換器２９の出力デイジタル信号は
DRAM３１に供給され、ここでコントロール回
路３０よりのリード／ライト信号、書き込み用又
は読み出し用クロツクパルス、アドレス信号等に
基づいて書き込まれる。ここで、本実施例ではサ
ンプリング周波数fsは第２図に示した従来回路の
サンプリング周波数の1/2倍の周波数に選定され
ているので、１フイールドの標本点数は従来回路
の半分であり、よつてDRAM３１の記憶容量は
DRAM１２のそれの半分で済むことになり、８
個の64kビツトDRAMで構成することができる。
DRAM３１はコントロール回路３０の出力信号
の制御の下に１フイールド前の記憶デイジタル信
号を読み出されてＤ／Ａ変換器３２に供給する。
Ｄ／Ａ変換器３２はコントロール回路３０よりの
従来の1/2倍の繰り返し周波数のクロツクパルス
を印加されて、DRAM３１の出力デイジタル信
号をアナログ信号に変換する。このアナログ信号
は上限遮断周波数1.5MHzの低域フイルタ３３を
通して１フイールド遅延された再生映像信号とし
て出力端子１５より第４図に示す減算回路３へ出
力される。

本実施例ではDRAM３１の記憶容量が従来の
DRAM１２のそれの1/2の８個の64kビツト
DRAMで構成することができるので、回路構成
を安価にすることができる。また、１フイールド
遅延回路２６として第３図に示す如きアナログシ
フトレジスタを用いた場合も、本実施例と同様に
サンプリング周波数を従来のそれの1/2倍の周波
数に選定することにより、レジスタ１７，２２₁
〜２２ｎ及び２３の各列数ｎを従来の1/2にする
ことができるから、ICのチツプ面積を小にする
ことができ、安価にIC化することができる。

従つて、１フイールド遅延回路２６はサンプリ
ング周波数を上記の如く従来回路４のそれの1/2
倍の周波数に選定したため、再生映像信号の伝送
帯域０〜3MHzの約半分の０〜1.5MHzの信号成分
しか伝送することができず、１フイールド遅延回
路２６の周波数特性は第６図に示す如くになる。

再び第４図に戻つて説明するに、入力端子１に
入来した再生映像信号は減算回路２に供給される
一方、フイルタ回路２７を通して減算回路３に供
給される。フイルタ回路２７の周波数特性は、１
フイールド遅延回路２６の第６図に示す周波数特
性と略同一に選定されている。従つて、減算回路
３はフイルタ回路２７より取り出された現フイー
ルドの狭帯域信号成分から１フイールド遅延回路
２６より取り出された１フイールド前の略同一の
狭帯域信号成分を差し引く動作を行なつて得た信
号を出力する。すなわち、減算回路３からは第６
図に示す帯域内のフイールド相関性を有しない信
号成分及び雑音が取り出され、リミツタ５、係数
回路６を夫々経て減算回路２に供給される。

これにより、入力端子１に入来する再生映像信
号が第７図Ａに示すで示す如き０〜約3MHzの
帯域を有しており、これにで示す如くホワイト
ノイズが重畳しているものとすると、減算回路２
より取り出される再生映像信号の周波数スペクト
ラムは第７図Ｂに示す如く、再生映像信号帯域
のうち０〜約1.5MHzまでの帯域第６図に示す帯
域と同じ）においてのみ、雑音がで示す如くに
低減されたものとなる。なお、再生映像信号中に
混入する雑音は実際には第７図Ａにで示す如く
にはならないが、ここでは説明の便宜上、仮にホ
ワイトノイズがあり、それが混入している場合を
示している。

ところで、いま完全にフイールド相関のある再
生映像信号が第４図の入力端子１に入来している
ものとすると、第４図に示す雑音低減回路は第８
図に示す如き構成の回路と等価であると考えられ
る。第８図中、第４図と同一構成部分には同一符
号を付し、その説明を省略する。１フイールド遅
延回路２６の周波数特性は第６図に示されるか
ら、第８図に示す如く、入力端子１よりの入力再
生映像信号の1.5HMz以上の周波数成分を阻止す
る低域フイルタ３５が、入力端子１と減算回路３
との間に設けられた回路と等価となる。

従つて、仮にフイルタ回路２７が無いものとし
た場合は1.5MHz以上のリミツタ５のリミツテイ
ングレベル以下の小振幅成分は、リミツタ５、係
数回路６を経て減算回路２に供給されることにな
り、よつて入力再生映像信号中の1.5MHz以上の
小振幅成分は減算回路２において差し引かれるこ
とになる。従つて、減算回路２からは再生映像信
号がその1.5MHz以上の小振幅成分を低減されて
取り出される。再生映像信号中の雑音は高周波
数、小振幅成分が殆どであるから、これにより雑
音が低減されることになる。これは、所謂クリス
ピニングである。クリスピニングは、信号の小振
幅、高周波数成分も失われるので、画面横方向の
小振幅の解像度が低下する。

しかして、本実施例では１フイールド遅延回路
２６と略同一の周波数特性を有するフイルタ回路
２７が減算回路３に供給される入力再生映像信号
の伝送路に設けられているので、減算回路３の両
入力信号は共に略同一の帯域の信号同士であり、
完全にフイールド相関がある場合は、減算回路３
の出力信号は略ゼロである。よつて、この場合は
係数回路６より減算回路２に供給される信号も殆
ど存在しないので、上記のクリスピニング効果を
もたないようにすることができる。従つて、本実
施例によれば、画面横方向の小振幅の解像度は劣
化しない。なお、上記のクリスピニング効果は、
入力再生映像信号が完全なフイールド相関を有し
ない場合にも生ずるものであり、この場合にも上
記クリスピニング効果をもたなくすることができ
る。

なお、１フイールド遅延回路２６として第３図
に示す如き構成のアナログシフトレジスタを使用
した場合は、垂直転送レジスタ２２₁〜２２ｎの
段数（行数）が自然数個であるために、水平走査
期間の自然数倍の遅延時間しか得られず、走査線
数525本方式、625本方式のいずれの入力再生映像
信号に対しても正確な１フイールド期間262.5H
又は312.5Hの遅延は得られない。しかし、遅延
時間をこの１フイールド期間に極めて近い水平走
査期間の自然数倍の期間に選定することにより、
実用上殆ど支障なく所期の雑音低減動作を行なわ
せることができる。

効果上述の如く、本発明によれば、フイールド相関
を利用した巡回形の雑音低減処理回路内の１フイ
ールド遅延回路の出力信号と減算されるべき入力
映像信号に対して、１フイールド遅延回路と略同
一の周波数特性を付与するフイルタ回路を設けた
ので、上記１フイールド遅延回路を入力映像信号
の伝送帯域よりも狭帯域に選定した場合にも、入
力映像信号の小振幅、高周波数成分を減衰させる
ことがなく、よつて小振幅の映像信号の解像度を
劣化させることがなく、特に所謂クリスピニング
を行なう回路を再生系に有するVTR等の映像信
号再生装置に本発明回路を接続した場合は再生映
像信号の小振幅、高周波数成分の減衰量を上記ク
リスピニングを行なう回路によるものだけにする
ことができるので、小振幅の映像信号の解像度の
劣化を最小限に抑えることができる。

更に本発明は、巡回形フイールド相関雑音低減
回路であるから、巡回形でないフイールド相関雑
音低減回路と比較して、雑音低減を大にできる。

また、帰還路に介挿された遅延回路の低域周波
数特性と同一の周波数特性を有する低域フイルタ
回路を設けてこの遅延回路の帯域を入力映像信号
の伝送帯域よりも狭帯域に選定したことにより、
第１の減算回路に供給される両入力信号は共に同
一の帯域の信号同士となり、完全にフイールド相
関がある場合には第１の減算回路から出力する差
信号はゼロとなり、これによつて、出力映像信号
から入力信号中の小振幅、高域周波数成分は失わ
れることはないから、従来のものに比較して、画
面横方向の小振幅の解像度を上げることができ
る。

【図面の簡単な説明】

第１図は従来回路の一例を示すブロツク系統
図、第２図は第１図図示ブロツク系統中の１フイ
ールド遅延回路の一例を示すブロツク系統図、第
３図は１フイールド遅延回路の他の例の要部を示
すブロツク系統図、第４図は本発明回路の一実施
例を示すブロツク系統図、第５図は第４図図示ブ
ロツク系統中の１フイールド遅延回路の一実施例
を示すブロツク系統図、第６図は第５図図示回路
の周波数特性の一例を示す図、第７図Ａ，Ｂは
夫々第４図図示ブロツク系統の入力再生映像信号
と出力映像信号の周波数スペクトラムの一例を示
す図、第８図は入力再生映像信号が完全なフイー
ルド相関を有する場合の第４図図示回路の等価回
路を示すブロツク系統図である。１，８，１６……再生映像信号入力端子、４，
２６……１フイールド遅延回路、７，１５，２４
……再生映像信号出力端子、１０，２９……Ａ／
Ｄ変換器、１１，３０……コントロール回路、１
２，３１……ダイナミツク・ランダム・アクセ
ス・メモリ（DRAM）、１３，３２……Ｄ／Ａ変
換器、２７……フイルタ回路、３５……低域フイ
ルタ。

Claims

【特許請求の範囲】１フイールド期間又はそれに極めて近い水平走
査期間の自然数倍の期間、出力映像信号を遅延し
て得た遅延映像信号を出力する遅延回路を帰還路
に介挿した巡回形フイールド相関雑音低減回路で
あつて、該遅延回路の低域周波数特性と同一の周波数特
性を有し、該遅延回路の該遅延映像信号と同一の
周波数特性を入力映像信号に対して付与する低域
フイルタ回路と、この低域フイルタ回路からのフイルタ出力映像
信号と該遅延回路の該遅延映像信号とを減算して
得た差信号を出力する第１の減算回路と、この第１の減算回路からの誤差信号に対して振
幅制限及び重み付けを行つて得た振幅制限重み付
け信号を出力する振幅制限重み付け回路と、この振幅制限重み付け回路からの該振幅制限重
み付け信号と該入力映像信号とを減算して得た該
出力映像信号を出力する第２の減算回路とを有
し、該遅延回路の帯域を該入力映像信号の伝送帯域
よりも狭帯域に選定したことを特徴とする映像信
号の雑音低減回路。