JPH04369227A - 半導体装置の電極形成方法と実装方法 - Google Patents

半導体装置の電極形成方法と実装方法

Info

Publication number
JPH04369227A
JPH04369227A JP3145868A JP14586891A JPH04369227A JP H04369227 A JPH04369227 A JP H04369227A JP 3145868 A JP3145868 A JP 3145868A JP 14586891 A JP14586891 A JP 14586891A JP H04369227 A JPH04369227 A JP H04369227A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
melting point
point alloy
low melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3145868A
Other languages
English (en)
Other versions
JP2953111B2 (ja
Inventor
Yoshihiro Bessho
芳宏 別所
Seiichi Nakatani
誠一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3145868A priority Critical patent/JP2953111B2/ja
Publication of JPH04369227A publication Critical patent/JPH04369227A/ja
Application granted granted Critical
Publication of JP2953111B2 publication Critical patent/JP2953111B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251Changing the shapes of bumps
    • H10W72/01257Changing the shapes of bumps by reflowing

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置を回路基板
に実装する際の半導体装置の電極形成方法とその実装方
法に関するものであり、特にフェースダウンで実装して
なる半導体装置の電極形成方法とその実装方法に関する
【0002】
【従来の技術】従来、半導体装置の回路基板上への実装
には半田付けがよく利用されていたが、近年、半導体装
置のパッケージの小型化と接続端子数の増加により、接
続端子間隔が狭くなり、従来の半田付け技術で対処する
ことが次第に困難になってきた。
【0003】そこで、最近では裸の半導体装置を回路基
板上に直付けして実装面積の小型化と効率的使用を図ろ
うとする方法が考案されてきた。
【0004】なかでも、半導体装置を回路基板に接続す
るに際し、あらかじめ半導体装置のアルミ電極パッド上
に密着金属や拡散防止金属の蒸着膜とこの上にメッキに
より形成した半田層とからなる電極構造を有する半導体
装置を下向き(フェースダウン)にして、高温に加熱し
て半田を回路基板の端子電極に融着する実装構造が、接
続後の機械的強度が強く、接続が一括にできることなど
から有効な方法であるとされている。(例えば、工業調
査会、1980年1月15日発行、日本マイクロエレク
トロニクス協会編、『IC化実装技術』)以下図面を参
照しながら、上述した従来の半導体装置の電極形成方法
と実装方法の一例について説明する。
【0005】(図5)は従来の半田バンプ電極を有する
半導体装置の電極形成方法の概略説明図であり、(図6
)は上記半田バンプ電極の電極構造の概略説明図であり
、(図7)は上記半導体装置の実装構造の概略説明図で
ある。
【0006】(図5)において、19は半導体装置のI
C基板であり、20はアルミ電極パッドである。21は
密着金属膜であり、22は拡散防止金属膜である。23
はパッシベーション膜であり、24はフォトレジスト膜
である。25はメッキ後の半田バンプであり、26はリ
フロー後の半田バンプである。(図7)において、27
は回路基板であり、28は端子電極である。
【0007】以上のように構成された従来の半田バンプ
電極を有する半導体装置の電極形成方法と実装方法につ
いて、以下その概略を説明する。
【0008】まず、(図5)の(a)に示すように半導
体装置のIC基板19のアルミ電極パッド20上にCu
などの密着金属膜21およびCrなどの拡散防止金属膜
22を蒸着により形成する。その後、(図5)の(b)
に示すように電極部以外をフォトレジスト24で覆い、
メッキ法により半田を拡散防止金属膜22上に析出させ
て(図5)の(c)に示すキノコ状の半田バンプ25を
得る。最後に、半田リフローを行うことにより、(図5
)の(d)に示すように半田バンプ26を形成して(図
6)の電極構造の半田バンプ電極を得る。
【0009】さらに、以上のようにして得た半田バンプ
電極を有する半導体装置を、回路基板27の所定の位置
に位置合わせを行ってフェースダウンで積載した後、2
00〜300℃の高温に加熱して半田バンプ26を溶融
し、端子電極28に融着することで(図7)の実装構造
で半導体装置の実装を行うものである。
【0010】
【発明が解決しようとする課題】しかしながら上記のよ
うな半導体装置の電極形成方法や実装方法においては、
1.メッキ法により半田バンプを形成するために、メッ
キ液からの半導体装置の汚染を洗浄により防ぐ必要があ
り、電極形成方法が複雑となり汎用性に欠ける。 2.高温に加熱して半田を溶融して端子電極と接続する
際に、IC基板と回路基板とのギャップを維持すること
が出来ないため、半田が広がって隣接とショートする危
険がある。などといった課題を有していた。
【0011】本発明は上記の課題に鑑みてなされたもの
であり、その目的とするところは、半導体装置と回路基
板とを容易に信頼性良く、かつ、微細ピッチで接続する
ことを可能とする半導体装置の電極形成方法と実装方法
を提供することにある。
【0012】
【課題を解決するための手段】本発明は上記の課題を解
決するため、フェースダウンで回路基板に実装する半導
体装置において、半導体装置のアルミ電極パッド部上に
突起状のバンプ電極を備え、加熱装置を具備した吸着装
置で半導体装置の裏面を吸着した後、半導体装置の表面
のバンプ電極を低融点合金箔に接触させ、加熱装置によ
り半導体装置を加熱してバンプ電極と合金箔の接触部分
の低融点合金をバンプ電極上に転写した後、回路基板の
端子電極に位置合わせして積載して、再び加熱装置によ
り半導体装置を加熱してバンプ電極上の低融点合金と端
子電極を接合して半導体装置の実装を行うことを特徴と
して、信頼性の高い半導体装置の回路基板への実装を実
現しようとするものである。
【0013】
【作用】本発明は、半導体装置のアルミ電極パッド部上
に形成した突起形状のバンプ電極上に低融点合金箔を溶
融させて低融点合金の接合層を形成することにより、半
導体装置を汚染することなく電極形成でき、半導体装置
を回路基板の端子電極に接合する際に接合層が隣接とシ
ョートすることなく微細ピッチでの接合が可能となり、
かつ、信頼性の高い半導体装置の実装構造が実現できる
【0014】
【実施例】以下、本発明の一実施例の半導体装置の電極
形成方法と実装方法について、図面を参照しながら説明
する。
【0015】(図1)は、本発明の一実施例における半
導体装置の電極形成方法の概略説明図であり、(図2)
は、上記実施例の電極形成方法による半導体装置の電極
構造の概略説明図であり、(図3)は、本発明の一実施
例における半導体装置の実装方法の概略説明図であり、
(図4)は上記実施例により実装された半導体装置の実
装構造の概略説明図である。
【0016】(図1)において、1は半導体装置のIC
基板であり、2はアルミ電極パッドである。3は突起状
のバンプ電極であり、4はパッシベーション膜である。 5は低融点合金箔であり、6は吸着装置である。7は加
熱装置であり、8は低融点合金の接合層である。(図3
)において、9は本実施例の電極が形成された半導体装
置である。10は吸着装置であり、11は加熱装置であ
る。12はロール状の低融点合金箔の供給リールであり
、13は巻き取りリールである。14は水平に張られた
低融点合金箔であり、15は転写ステージである。16
は半導体装置と回路基板の位置合わせ用のステージであ
る。17は回路基板であり、18は端子電極である。
【0017】以上のように構成された半導体装置の電極
形成方法と実装方法について、以下図面を用いて説明す
る。
【0018】まず、(図1)の(a)に示すように公知
の方法により半導体装置のIC基板1のアルミ電極パッ
ド2上に突起状のバンプ電極3を形成する。
【0019】次に、(図1)の(b)に示すように突起
状のバンプ電極3の頂上部を半田からなる低融点合金箔
5に接触させた後、(図1)の(c)に示すように半導
体装置のIC基板1を加熱装置7により200〜300
℃に加熱してバンプ電極3と低融点合金箔5の接触部分
の低融点合金を溶融させて、バンプ電極3上に低融点合
金の接合層8を転写する。
【0020】上記の方法により、(図2)に示すような
半導体装置のアルミ電極パッド2上に突起状のバンプ電
極3と低融点合金の接合層8からなる電極構造が容易に
形成できる。
【0021】また、本実施例の半導体装置の実装方法は
、(図3)の(a)に示すようにパルスヒータなどの加
熱装置11を具備した吸着装置10で半導体装置9の裏
面を吸着した後、(図3)の(b)に示すようにロール
状の低融点合金箔の供給リール12から供給されて転写
ステージ15上で水平に張られた半田からなる低融点合
金箔14に半導体装置9の表面に形成した突起状のバン
プ電極を接触させる。
【0022】この状態で加熱装置11により半導体装置
9を200〜300℃に加熱して低融点合金をバンプ電
極上に転写する。
【0023】この後、転写済みの低融点合金箔は巻き取
りリール13によって巻き取られる。
【0024】さらに、以上のようにして低融点合金の接
合層を転写した半導体装置9を、(図3)の(c)に示
すように回路基板17の所定の位置に位置合わせ用のス
テージ16により位置合わせを行ってフェースダウンで
積載した後、再度吸着治具10の加熱装置11によって
200〜300℃に加熱して低融点合金の接合層を溶融
し、端子電極18に接合することによって半導体装置の
実装を行う。
【0025】上記の方法により、(図4)に示すように
低融点合金の接合層を端子電極18と接合する際に、I
C基板1と回路基板17とのギャップを突起状のバンプ
電極3により維持することができ、かつ、頂上部にのみ
低融点合金の接合層8を形成しているため、接合層の広
がりを規制することが可能となって隣接とショートする
危険がなく、微細ピッチでの接続が可能な半導体装置の
実装構造が得られる。
【0026】本発明の半導体装置の実装構造は、上記し
た方法により、従来の半田バンプ電極による実装構造で
は不可能であった半田の広がりの規制が突起状のバンプ
電極により可能となり、極めて安定で信頼性良く、かつ
、高密度に半導体装置を実装できる。
【0027】なお、本実施例においてバンプ電極の形状
を2段突起形状とすればその効果がより顕著に発揮でき
る。
【0028】また、本実施例においては突起状のバンプ
電極をメッキ法を用いて形成するとしたが、その形状が
突起状であればワイヤボンディングなど他の方法で形成
しても良い。
【0029】さらに、半導体装置をパルスヒータにより
必要時のみ加熱するとしたが、通常のヒータにより常時
加熱しても良い。
【0030】また、低融点合金箔を半田からなるとした
が、その材質は半田に限られる物でなく、低融点合金か
らなるものであれば他の金属から形成しても良い。
【0031】
【発明の効果】以上に説明したように、本発明の半導体
装置の電極形成方法と実装方法によれば、半導体装置の
アルミ電極パッド部上に形成した突起状のバンプ電極上
に低融点合金箔を溶融させて低融点合金の接合層を形成
することにより、メッキ液などにより半導体装置を汚染
することなく半導体装置にバンプ電極と接合層からなる
電極を形成することができるため、極めて汎用性が高い
【0032】さらに、突起状のバンプ電極の頂上部にの
み低融点合金の接合層を形成した電極構造を有すること
により、半導体装置を回路基板の端子電極に接合する際
に接合層の広がりの規制が可能となり、接合層が隣接と
ショートすることなく微細ピッチでの接合が可能となり
、極めて安定で信頼性良く、かつ、高密度に半導体装置
を実装できる。
【図面の簡単な説明】
【図1】本発明の一実施例における半導体装置の電極形
成方法の概略説明図である。
【図2】本発明の電極形成方法による半導体装置の電極
構造の概略説明図である。
【図3】本発明の一実施例における半導体装置の実装方
法の概略説明図である。
【図4】本発明の実施例により実装された半導体装置の
実装構造の実装構造の概略説明図である。
【図5】従来の半田バンプ電極を有する半導体装置の電
極形成方法の概略説明図である。
【図6】従来の半田バンプ電極の電極構造の概略説明図
である。
【図7】従来の半田バンプ電極により実装された半導体
装置の実装構造の概略説明図である。
【符号の説明】
1  半導体装置のIC基板 2  アルミ電極パッド 3  突起状のバンプ電極 4  パッシベーション膜 5  低融点合金箔 6  吸着装置 7  加熱装置 8  低融点合金の接合層 9  半導体装置 10  吸着装置 11  加熱装置 12  供給リール 13  巻き取りリール 14  低融点合金箔 15  転写ステージ 16  位置合わせ用のステージ 17  回路基板 18  端子電極 19  IC基板 20  アルミ電極パッド 21  密着金属膜 22  拡散防止金属膜 23  パッシベーション膜 24  フォトレジスト膜 25  メッキ後の半田バンプ 26  リフロー後の半田バンプ 27  回路基板 28  端子電極

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】  フェースダウンで回路基板に実装する
    半導体装置の電極形成方法において、半導体装置のアル
    ミ電極パッド部上に突起状のバンプ電極を備え、上記バ
    ンプ電極を低融点合金箔に接触させた後、半導体装置を
    加熱してバンプ電極と合金箔の接触部分を溶融させて低
    融点合金をバンプ電極上に転写して接合層を形成するこ
    とを特徴とする半導体装置の電極形成方法。
  2. 【請求項2】  突起状のバンプ電極が2段突起形状で
    あることを特徴とする請求項1記載の半導体装置の電極
    形成方法。
  3. 【請求項3】  突起状のバンプ電極の材質がAuから
    なることを特徴とする請求項1記載の半導体装置の電極
    形成方法。
  4. 【請求項4】  低融点合金箔の材質が半田からなるこ
    とを特徴とする請求項1記載の半導体装置の電極形成方
    法。
  5. 【請求項5】  低融点合金箔が20〜100μmの厚
    みの箔からなることを特徴とする請求項1記載の半導体
    装置の電極形成方法。
  6. 【請求項6】  半導体装置をパルスヒータにより加熱
    して低融点合金を転写することを特徴とする請求項1記
    載の半導体装置の電極形成方法。
  7. 【請求項7】  フェースダウンで回路基板に実装する
    半導体装置の実装方法において、加熱装置を具備した吸
    着装置で半導体装置の裏面を吸着した後、半導体装置の
    表面に形成したバンプ電極を低融点合金箔に接触させ、
    加熱装置により半導体装置を加熱して低融点合金をバン
    プ電極上に転写した後、回路基板の端子電極に位置合わ
    せして積載して、再び加熱装置により半導体装置を加熱
    してバンプ電極上の低融点合金と端子電極を接合して半
    導体装置の実装を行うことを特徴とする半導体装置の実
    装方法。
  8. 【請求項8】  低融点合金箔がロール状であり、供給
    部と巻き取り部により連続的に低融点合金箔を供給する
    ことを特徴とする請求項7記載の半導体装置の実装方法
  9. 【請求項9】  低融点合金が半田からなることを特徴
    とする請求項7記載の半導体装置の実装方法。
JP3145868A 1991-06-18 1991-06-18 半導体装置の電極形成方法と実装方法 Expired - Fee Related JP2953111B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3145868A JP2953111B2 (ja) 1991-06-18 1991-06-18 半導体装置の電極形成方法と実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3145868A JP2953111B2 (ja) 1991-06-18 1991-06-18 半導体装置の電極形成方法と実装方法

Publications (2)

Publication Number Publication Date
JPH04369227A true JPH04369227A (ja) 1992-12-22
JP2953111B2 JP2953111B2 (ja) 1999-09-27

Family

ID=15394916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3145868A Expired - Fee Related JP2953111B2 (ja) 1991-06-18 1991-06-18 半導体装置の電極形成方法と実装方法

Country Status (1)

Country Link
JP (1) JP2953111B2 (ja)

Also Published As

Publication number Publication date
JP2953111B2 (ja) 1999-09-27

Similar Documents

Publication Publication Date Title
JP3829325B2 (ja) 半導体素子およびその製造方法並びに半導体装置の製造方法
JPH06103703B2 (ja) 半田付け方法
TW200525666A (en) Bump-on-lead flip chip interconnection
EP0494463B1 (en) Connection method and connection device for electrical connection of small portions
JP3836349B2 (ja) 半導体装置およびその製造方法
JP2006279062A (ja) 半導体素子および半導体装置
JPS6221268B2 (ja)
JPH0626227B2 (ja) 半導体チツプの装着方法
JP5560713B2 (ja) 電子部品の実装方法等
JP2699726B2 (ja) 半導体装置の実装方法
JPH09246319A (ja) フリップチップ実装方法
JP2001217513A (ja) 回路基板
JPH05136201A (ja) 半導体装置用電極と実装体
JP2633745B2 (ja) 半導体装置の実装体
JPH04369227A (ja) 半導体装置の電極形成方法と実装方法
JP3006957B2 (ja) 半導体装置の実装体
JP3119739B2 (ja) 半導体装置用電極の形成方法ならびに実装体
JP4285140B2 (ja) 半導体装置の製造方法
JP3211325B2 (ja) 電子部品の製造方法、及び装置、並びに実装方法。
JPH09213702A (ja) 半導体装置及び半導体装置の実装方法
JPH04356935A (ja) 半導体装置のバンプ電極形成方法
JP3173109B2 (ja) 半導体素子及びその製造方法
JPS63168028A (ja) 微細接続構造
JP2002368044A (ja) はんだボール付電子部品の組立方法及び電子部品
JP3704229B2 (ja) 半導体装置の製造方法および装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees