JPH04369230A - 電荷結合装置 - Google Patents
電荷結合装置Info
- Publication number
- JPH04369230A JPH04369230A JP3145791A JP14579191A JPH04369230A JP H04369230 A JPH04369230 A JP H04369230A JP 3145791 A JP3145791 A JP 3145791A JP 14579191 A JP14579191 A JP 14579191A JP H04369230 A JPH04369230 A JP H04369230A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- signal
- output circuit
- signal charge
- signal charges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、電荷結合装置に係り、
特に、出力回路のランダム雑音を小さくできると共に飽
和電荷量を増加でき、小型化に好適な電荷結合装置に関
する。
特に、出力回路のランダム雑音を小さくできると共に飽
和電荷量を増加でき、小型化に好適な電荷結合装置に関
する。
【０００２】
【従来の技術】図２（ａ），（ｂ）は従来例の出力回路
の平面図、図２（ｃ），（ｄ）は図２（ａ），（ｂ）に
示される出力回路の高感度時及び低感度時に浮遊拡散層
に蓄積された電荷のポテンシャル図を表したものである
。これについては、特開平１−１６６５６１号公報に開
示されている。
の平面図、図２（ｃ），（ｄ）は図２（ａ），（ｂ）に
示される出力回路の高感度時及び低感度時に浮遊拡散層
に蓄積された電荷のポテンシャル図を表したものである
。これについては、特開平１−１６６５６１号公報に開
示されている。
【０００３】図２において、７はＰ型半導体基板、１３
５は絶縁膜、１は転送チャンネル、２〜５は多結晶シリ
コン等で形成された転送電極、６は出力ゲート電極、１
０，１１，１３はＮ型領域、１４はリセットゲート電極
、１５，１６は感度切り替え用ゲート電極である。なお
、ＳＥＬ１，ＳＥＬ２は、感度切り替え用ゲート電極に
適時印加されるスイッチング制御信号である。また、出
力は浮遊拡散層１１と電荷検出トランジスタＴ１，抵抗
Ｒにより電荷電圧変換及びインピーダンス変換されて端
子ＶＯＵＴ から取り出される。なお、φ１，φ２，Ｖ
ＯＧは転送チャンネル１の電位を変化させて信号電荷を
浮遊拡散層１１に転送するためのクロックパルスであり
、φＲはその信号電荷を排出するためのクロックパルス
である。
５は絶縁膜、１は転送チャンネル、２〜５は多結晶シリ
コン等で形成された転送電極、６は出力ゲート電極、１
０，１１，１３はＮ型領域、１４はリセットゲート電極
、１５，１６は感度切り替え用ゲート電極である。なお
、ＳＥＬ１，ＳＥＬ２は、感度切り替え用ゲート電極に
適時印加されるスイッチング制御信号である。また、出
力は浮遊拡散層１１と電荷検出トランジスタＴ１，抵抗
Ｒにより電荷電圧変換及びインピーダンス変換されて端
子ＶＯＵＴ から取り出される。なお、φ１，φ２，Ｖ
ＯＧは転送チャンネル１の電位を変化させて信号電荷を
浮遊拡散層１１に転送するためのクロックパルスであり
、φＲはその信号電荷を排出するためのクロックパルス
である。
【０００４】次に、図２（ｂ）〜（ｄ）を用いて高感度
時及び低感度時の動作について説明する。まず、高感度
を得ようとする場合には、図２（ｃ）に示すように感度
切り替え用のスイッチング信号ＳＥＬ１をローレベルに
し、浮遊拡散層１１に転送電極及び出力電極を介して転
送されてきた信号電荷を蓄積する。この時の浮遊拡散層
１１の信号電荷Ｑによる電位変化ΔＶＳＩＨは、
時及び低感度時の動作について説明する。まず、高感度
を得ようとする場合には、図２（ｃ）に示すように感度
切り替え用のスイッチング信号ＳＥＬ１をローレベルに
し、浮遊拡散層１１に転送電極及び出力電極を介して転
送されてきた信号電荷を蓄積する。この時の浮遊拡散層
１１の信号電荷Ｑによる電位変化ΔＶＳＩＨは、
【００
０５】
０５】
【数１】
ΔＶＳＩＨ＝Ｑ／Ｃ１１
…（１）となる。ここでＣ１１は浮遊拡
散層１１の基板に対する静電容量と浮遊拡散層１１に接
続されている配線容量の和である。
…（１）となる。ここでＣ１１は浮遊拡
散層１１の基板に対する静電容量と浮遊拡散層１１に接
続されている配線容量の和である。
【０００６】次に、低感度の場合は、図１（ｄ）に示す
ように感度切り替え用のスイッチング信号ＳＥＬ１をハ
イレベルにし第二のＭＯＳトランジスタを開いて浮遊拡
散層１１と１２を導通させる。この時、感度切り替え用
のスイッチング信号ＳＥＬ２をローレベルとする。信号
電荷量Ｑによる浮遊拡散層１１と１２の電位変化ΔＶＳ
ＩＬは、
ように感度切り替え用のスイッチング信号ＳＥＬ１をハ
イレベルにし第二のＭＯＳトランジスタを開いて浮遊拡
散層１１と１２を導通させる。この時、感度切り替え用
のスイッチング信号ＳＥＬ２をローレベルとする。信号
電荷量Ｑによる浮遊拡散層１１と１２の電位変化ΔＶＳ
ＩＬは、
【０００７】
【数２】
ΔＶＳＩＬ＝Ｑ／（Ｃ１１＋Ｃ１２）
…（２）となる。ここでＣ１１は前述と同じで、
Ｃ１２は浮遊拡散層１２の基板に対する静電容量と隣接
するゲートに対する静電容量の和である。
…（２）となる。ここでＣ１１は前述と同じで、
Ｃ１２は浮遊拡散層１２の基板に対する静電容量と隣接
するゲートに対する静電容量の和である。
【０００８】このように従来例では、感度切り替え信号
ＳＥＬ１，ＳＥＬ２によって電荷電圧変換を行う浮遊拡
散層の実質的な容量を変化させることにより、信号電荷
量が少ない場合には感度が高く、また信号電荷量が多い
場合には感度を落としてダイナミックレンジを大きくと
っていた。
ＳＥＬ１，ＳＥＬ２によって電荷電圧変換を行う浮遊拡
散層の実質的な容量を変化させることにより、信号電荷
量が少ない場合には感度が高く、また信号電荷量が多い
場合には感度を落としてダイナミックレンジを大きくと
っていた。
【０００９】
【発明が解決しようとする課題】しかし、信号電荷量が
少ない場合と信号電荷量が多い場合で感度の切り替えが
必要であるため、回路が複雑になってしまうという問題
については考慮されていなかった。
少ない場合と信号電荷量が多い場合で感度の切り替えが
必要であるため、回路が複雑になってしまうという問題
については考慮されていなかった。
【００１０】本発明の目的は、この問題点を対策し、感
度の切り替えスイッチをなくすることにある。
度の切り替えスイッチをなくすることにある。
【００１１】
【課題を解決するための手段】上記目的は、浮遊拡散層
のポテンシャル分布を階段状とすることにより達成され
る。
のポテンシャル分布を階段状とすることにより達成され
る。
【００１２】
【作用】浮遊拡散層のポテンシャル分布を階段状とする
ことにより達成される。これにより、信号電荷量の増加
にともない浮遊拡散層の実質的な容量を自動的に増加さ
せることができるので、感度切り替えスイッチを不要に
することができる。
ことにより達成される。これにより、信号電荷量の増加
にともない浮遊拡散層の実質的な容量を自動的に増加さ
せることができるので、感度切り替えスイッチを不要に
することができる。
【００１３】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。図１は本発明を適用した出力回路の平面図、Ａ−Ａ
′断面図及び電位分布を示したものである。本実施例が
図２に示す従来例と異なるところは、感度切り替え用ゲ
ート電極をなくし、リセットドレイン電圧：ＶＲＤより
低い電圧で空乏化するようなＮ型層１２０を新たに設け
たところである。これにより、信号電荷量が少なく高感
度を得ようとする場合には、図１（ｃ）に示すように信
号電荷Ｑは容量の小さい浮遊拡散層１１に蓄積される。 次に信号電荷量が多くダイナミックレンジが必要な場合
には、図１（ｄ）に示すように信号電荷Ｑ′は浮遊拡散
層１１及び１２０に蓄積され、浮遊拡散層の容量を大き
くすることができる。このように本実施例では、感度切
り替えゲート電極を設けることなく電荷電圧変換を行う
浮遊拡散層の実質的な容量を信号電荷量の増加にともな
って増やすことができるので、信号電荷量が少ない場合
には感度を高くまた信号電荷量が多い場合にはダイナミ
ックレンジを大きくとることができる。
る。図１は本発明を適用した出力回路の平面図、Ａ−Ａ
′断面図及び電位分布を示したものである。本実施例が
図２に示す従来例と異なるところは、感度切り替え用ゲ
ート電極をなくし、リセットドレイン電圧：ＶＲＤより
低い電圧で空乏化するようなＮ型層１２０を新たに設け
たところである。これにより、信号電荷量が少なく高感
度を得ようとする場合には、図１（ｃ）に示すように信
号電荷Ｑは容量の小さい浮遊拡散層１１に蓄積される。 次に信号電荷量が多くダイナミックレンジが必要な場合
には、図１（ｄ）に示すように信号電荷Ｑ′は浮遊拡散
層１１及び１２０に蓄積され、浮遊拡散層の容量を大き
くすることができる。このように本実施例では、感度切
り替えゲート電極を設けることなく電荷電圧変換を行う
浮遊拡散層の実質的な容量を信号電荷量の増加にともな
って増やすことができるので、信号電荷量が少ない場合
には感度を高くまた信号電荷量が多い場合にはダイナミ
ックレンジを大きくとることができる。
【００１４】本発明の第二の実施例の出力回路の平面図
及びＡ−Ａ′断面図を示したものを図３に、また図３の
Ａ−Ａ′断面の電位分布を示したものを図４に示す。本
実施例が図１に示す実施例と異なるところは、一つには
浮遊拡散層１２３，２６，２７上に一定の電位に固定さ
れた電極３０，３１，３２を新たに設けたところである
。これにより、基板側の構造を変えることなく絶縁膜３
３，３４，３５の厚さを変えることで浮遊拡散層１２３
，２６，２７の容量を自由に設定することができる。 もう一つは、リセットドレイン電圧：ＶＲＤより低い電
圧で空乏化するようなＮ型層２６，２７を複数設けたこ
とである。ここで、Ｎ型層２７はＮ型層２６より低い電
圧で空乏化するものとする。これにより、信号電荷量が
少なく高感度を得ようとする場合には、図４（ａ）に示
すように信号電荷ＱＡ１は容量の小さい浮遊拡散層１２
３に蓄積される。信号電荷量が増加しダイナミックレン
ジが必要となってきた場合には、図４（ｂ）に示すよう
に信号電荷ＱＡ２は浮遊拡散層１２３及び２６に蓄積さ
れ、浮遊拡散層の容量を大きくできる。さらに信号電荷
量が増えダイナミックレンジが必要な場合には、図４（
ｃ）に示すように信号電荷ＱＡ３は浮遊拡散層１２３，
２６及び２７に蓄積され、浮遊拡散層の容量をさらに大
きくできる。これにより、信号電荷量に応じて浮遊拡散
層の容量をよりきめ細やかに設定することができる。な
お、ウェル構造２１，２２は撮像素子特性改善のために
設けたものであり詳細については省略する。
及びＡ−Ａ′断面図を示したものを図３に、また図３の
Ａ−Ａ′断面の電位分布を示したものを図４に示す。本
実施例が図１に示す実施例と異なるところは、一つには
浮遊拡散層１２３，２６，２７上に一定の電位に固定さ
れた電極３０，３１，３２を新たに設けたところである
。これにより、基板側の構造を変えることなく絶縁膜３
３，３４，３５の厚さを変えることで浮遊拡散層１２３
，２６，２７の容量を自由に設定することができる。 もう一つは、リセットドレイン電圧：ＶＲＤより低い電
圧で空乏化するようなＮ型層２６，２７を複数設けたこ
とである。ここで、Ｎ型層２７はＮ型層２６より低い電
圧で空乏化するものとする。これにより、信号電荷量が
少なく高感度を得ようとする場合には、図４（ａ）に示
すように信号電荷ＱＡ１は容量の小さい浮遊拡散層１２
３に蓄積される。信号電荷量が増加しダイナミックレン
ジが必要となってきた場合には、図４（ｂ）に示すよう
に信号電荷ＱＡ２は浮遊拡散層１２３及び２６に蓄積さ
れ、浮遊拡散層の容量を大きくできる。さらに信号電荷
量が増えダイナミックレンジが必要な場合には、図４（
ｃ）に示すように信号電荷ＱＡ３は浮遊拡散層１２３，
２６及び２７に蓄積され、浮遊拡散層の容量をさらに大
きくできる。これにより、信号電荷量に応じて浮遊拡散
層の容量をよりきめ細やかに設定することができる。な
お、ウェル構造２１，２２は撮像素子特性改善のために
設けたものであり詳細については省略する。
【００１５】本発明の第五の実施例の出力回路の平面図
及びＡ−Ａ′断面図を示したものを図９に、また図９の
Ａ−Ａ′断面の電位分布を示したものを図１０に示す。 本実施例が図３及び図４に示す実施例と異なるところは
、リセットドレイン電圧：ＶＲＤより低い電圧で空乏化
するようなＮ型層２６の幅を変えたところである。横方
向拡散の影響により、Ｎ型領域２６−１よりＮ型領域２
６−２の方が不純物濃度が薄くなるため、Ｎ型領域２６
−１よりＮ型領域２６−２の方が低い電圧で空乏化する
。これにより一種類のＮ型層２６用いても、図１０に示
すように図４と同様の電位分布を実現することができる
。なおＮ型層の幅を滑らかに変えても同様の効果がある
。
及びＡ−Ａ′断面図を示したものを図９に、また図９の
Ａ−Ａ′断面の電位分布を示したものを図１０に示す。 本実施例が図３及び図４に示す実施例と異なるところは
、リセットドレイン電圧：ＶＲＤより低い電圧で空乏化
するようなＮ型層２６の幅を変えたところである。横方
向拡散の影響により、Ｎ型領域２６−１よりＮ型領域２
６−２の方が不純物濃度が薄くなるため、Ｎ型領域２６
−１よりＮ型領域２６−２の方が低い電圧で空乏化する
。これにより一種類のＮ型層２６用いても、図１０に示
すように図４と同様の電位分布を実現することができる
。なおＮ型層の幅を滑らかに変えても同様の効果がある
。
【００１６】本発明の第三の実施例の出力回路の断面図
を示したものを図５に示す。本実施例が図３に示す実施
例と異なるところは、浮遊拡散層１２３，２６，２７上
に例えば１００ｎｍ程度の絶縁膜４２を介して電気的に
フローティングな、例えば、多結晶Ｓｉからなる電極８
１，８２，８３を設けたところである。これにより基板
内の電位分布をよりしっかりと規定でき、電位のポケッ
トの発生を防ぐことができる。
を示したものを図５に示す。本実施例が図３に示す実施
例と異なるところは、浮遊拡散層１２３，２６，２７上
に例えば１００ｎｍ程度の絶縁膜４２を介して電気的に
フローティングな、例えば、多結晶Ｓｉからなる電極８
１，８２，８３を設けたところである。これにより基板
内の電位分布をよりしっかりと規定でき、電位のポケッ
トの発生を防ぐことができる。
【００１７】本発明の第四の実施例の出力回路の断面図
を示したものを図６に示す。本実施例が図３に示す実施
例と異なるところは、階段状の電位分布をつくるために
濃いＰ型拡散層１１３，１１４，１１５を用いて行った
ところである。これによりＳｉ−ＳｉＯ２ 界面の空乏
化を防ぎ、界面トラップにより発生する１／ｆ雑音を抑
圧することができる。なお、１１７は信号電荷の転送が
滑らかに行われるように設けられたＮ型層、１１２は絶
縁膜、１１６は一定電位に固定された電極、１１３，１
１４，１１５は電気的にフローティングである。
を示したものを図６に示す。本実施例が図３に示す実施
例と異なるところは、階段状の電位分布をつくるために
濃いＰ型拡散層１１３，１１４，１１５を用いて行った
ところである。これによりＳｉ−ＳｉＯ２ 界面の空乏
化を防ぎ、界面トラップにより発生する１／ｆ雑音を抑
圧することができる。なお、１１７は信号電荷の転送が
滑らかに行われるように設けられたＮ型層、１１２は絶
縁膜、１１６は一定電位に固定された電極、１１３，１
１４，１１５は電気的にフローティングである。
【００１８】本発明はフローティングウェル型電荷検出
器にももちろん適用することができる。図７は、従来の
フローティングウェル型電荷検出器の断面図を示したも
のである。なお、この素子については、大沢他、ＴＶ学
会全国大会２−１２（１９８８）、「ＣＣＤ用高感度電
荷検出器」、において述べられている。従来のフローテ
ィングウェル型電荷検出器は、この図に示すように、Ｎ
型基板２０上にＰ型ウェル層４１が形成され、Ｐ型ウェ
ル層４１内にＮ型ＣＣＤチャンネル層１０３が形成され
ている。出力回路の電荷検出トランジスタのゲート電極
１０５は、大きさ５μｍ×５μｍで酸化膜１０６の膜厚
１μｍ、ＦＰＰ（Ｆｌａｔ Ｐｏｔｅｎｔｉａｌ Ｐｌ
ａｔｅ）１０４下の酸化膜４２の膜厚は９３ｎｍとなっ
ている。なお、ＦＰＰ１０４は電気的にフローティング
な多結晶Ｓｉゲートである。また、電荷転送チャンネル
１０３の下にＰチャンネル４３を形成するためボロンイ
オン打ち込みをしている。従来例における信号電荷検出
は、出力回路の電荷検出トランジスタのゲート電極１０
５下に転送されてきた信号電荷１０２がソース１００か
らドレイン４４へ流れる正孔電流１０１を変調すること
により行われる。
器にももちろん適用することができる。図７は、従来の
フローティングウェル型電荷検出器の断面図を示したも
のである。なお、この素子については、大沢他、ＴＶ学
会全国大会２−１２（１９８８）、「ＣＣＤ用高感度電
荷検出器」、において述べられている。従来のフローテ
ィングウェル型電荷検出器は、この図に示すように、Ｎ
型基板２０上にＰ型ウェル層４１が形成され、Ｐ型ウェ
ル層４１内にＮ型ＣＣＤチャンネル層１０３が形成され
ている。出力回路の電荷検出トランジスタのゲート電極
１０５は、大きさ５μｍ×５μｍで酸化膜１０６の膜厚
１μｍ、ＦＰＰ（Ｆｌａｔ Ｐｏｔｅｎｔｉａｌ Ｐｌ
ａｔｅ）１０４下の酸化膜４２の膜厚は９３ｎｍとなっ
ている。なお、ＦＰＰ１０４は電気的にフローティング
な多結晶Ｓｉゲートである。また、電荷転送チャンネル
１０３の下にＰチャンネル４３を形成するためボロンイ
オン打ち込みをしている。従来例における信号電荷検出
は、出力回路の電荷検出トランジスタのゲート電極１０
５下に転送されてきた信号電荷１０２がソース１００か
らドレイン４４へ流れる正孔電流１０１を変調すること
により行われる。
【００１９】このように従来例によれば正孔電流１０１
がＳｉ−ＳｉＯ２ 界面４５を流れないため、界面トラ
ップにより発生する１／ｆ雑音を含まない。また、ゲー
ト酸化膜１０６の膜厚を１μｍと厚くすることにより検
出容量を小さくし高感度化を実現している。しかし、飽
和電荷量が２０００電子数と小さく、従ってダイナミッ
クレンジが小さいという点については考慮されていなか
った。
がＳｉ−ＳｉＯ２ 界面４５を流れないため、界面トラ
ップにより発生する１／ｆ雑音を含まない。また、ゲー
ト酸化膜１０６の膜厚を１μｍと厚くすることにより検
出容量を小さくし高感度化を実現している。しかし、飽
和電荷量が２０００電子数と小さく、従ってダイナミッ
クレンジが小さいという点については考慮されていなか
った。
【００２０】図８は、従来のフローティングウェル型電
荷検出器における電荷の転送方向の断面図を示したもの
である。信号電荷１０２はＣＣＤの最終ゲート電極４７
を経て、出力回路の電荷検出トランジスタのゲート電極
１０５下に転送され、ソース１００からドレイン４４へ
流れる正孔電流１０１を変調する。そして、リセットゲ
ート４８下を通り、リセットドレイン１０８に排出され
る。
荷検出器における電荷の転送方向の断面図を示したもの
である。信号電荷１０２はＣＣＤの最終ゲート電極４７
を経て、出力回路の電荷検出トランジスタのゲート電極
１０５下に転送され、ソース１００からドレイン４４へ
流れる正孔電流１０１を変調する。そして、リセットゲ
ート４８下を通り、リセットドレイン１０８に排出され
る。
【００２１】図８に示した従来のフローティングウェル
型電荷検出器にも、図５，図６に示す本発明の実施例を
全く同様に適用することができる。
型電荷検出器にも、図５，図６に示す本発明の実施例を
全く同様に適用することができる。
【００２２】
【発明の効果】本発明によれば、浮遊拡散層のポテンシ
ャル分布を階段状とすることにより、信号電荷量の増加
にともない浮遊拡散層の実質的な容量を増加させること
ができるので、感度切り替えスイッチを不要にすること
ができる。
ャル分布を階段状とすることにより、信号電荷量の増加
にともない浮遊拡散層の実質的な容量を増加させること
ができるので、感度切り替えスイッチを不要にすること
ができる。
【図１】本発明の第一の実施例の出力回路の平面図、Ａ
−Ａ′断面図及び電位分布図。
−Ａ′断面図及び電位分布図。
【図２】従来例の出力回路の平面図、Ａ−Ａ′断面図及
び電位分布図。
び電位分布図。
【図３】本発明の第二の実施例の出力回路の平面図及び
Ａ−Ａ′断面図。
Ａ−Ａ′断面図。
【図４】本発明の第二の実施例の出力回路の電位分布図
。
。
【図５】本発明の第三の実施例の出力回路の断面図。
【図６】本発明の第四の実施例の出力回路の断面図。
【図７】従来例の出力回路の断面図。
【図８】従来例の出力回路の断面図。
【図９】本発明の第五の実施例の出力回路の平面図及び
Ａ−Ａ′断面図。
Ａ−Ａ′断面図。
【図１０】本発明の第五の実施例の出力回路の電位分布
図。
図。
１１，１２，１２３…浮遊拡散層、２６，２７，１２０
…リセットドレイン電圧より低い電圧で空乏化するＮ型
層、３０〜３２，１０５，１１６…一定電位に固定され
た電極、３３〜３５，１０６，１１２…層間絶縁膜。
…リセットドレイン電圧より低い電圧で空乏化するＮ型
層、３０〜３２，１０５，１１６…一定電位に固定され
た電極、３３〜３５，１０６，１１２…層間絶縁膜。
Claims (4)
- 【請求項１】半導体基体上に形成された信号電荷の転送
を行う転送素子および前記信号電荷を電圧に変換して取
り出す出力回路からなる電荷結合装置において、前記出
力回路は前記信号電荷の保持領域をもち、前記信号電荷
の保持領域の電位分布が階段状となっていることを特徴
とする電荷結合装置。 - 【請求項２】半導体基体上に形成された信号電荷の転送
を行う転送素子および前記信号電荷を電圧に変換して取
り出す出力回路からなる電荷結合装置において、前記出
力回路は前記信号電荷の保持領域と前記信号電荷を捨て
去るリセットトランジスタをもち、前記信号電荷の保持
領域の幅が前記リセットトランジスタから離れるほど狭
くなっていることを特徴とする電荷結合装置。 - 【請求項３】請求項１において、前記信号電荷の保持領
域は前記信号電荷の保持を行う前記信号電荷と同導電型
の不純物領域をもち、前記不純物領域は不純物濃度の異
なる複数の領域からなる電荷結合装置。 - 【請求項４】請求項３において、前記不純物濃度の異な
る複数の領域上それぞれに異なる膜厚を持つ絶縁膜を介
して一定電位に固定された電極を設けた電荷結合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145791A JPH04369230A (ja) | 1991-06-18 | 1991-06-18 | 電荷結合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145791A JPH04369230A (ja) | 1991-06-18 | 1991-06-18 | 電荷結合装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04369230A true JPH04369230A (ja) | 1992-12-22 |
Family
ID=15393245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3145791A Pending JPH04369230A (ja) | 1991-06-18 | 1991-06-18 | 電荷結合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04369230A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001292277A (ja) * | 2000-02-29 | 2001-10-19 | Agfa Gevaert Nv | 光励起蛍光体読み出し装置 |
| KR100423349B1 (ko) * | 2000-10-05 | 2004-03-18 | 혼다 기켄 고교 가부시키가이샤 | 이미지 센서 |
-
1991
- 1991-06-18 JP JP3145791A patent/JPH04369230A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001292277A (ja) * | 2000-02-29 | 2001-10-19 | Agfa Gevaert Nv | 光励起蛍光体読み出し装置 |
| KR100423349B1 (ko) * | 2000-10-05 | 2004-03-18 | 혼다 기켄 고교 가부시키가이샤 | 이미지 센서 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240170508A1 (en) | Pixel device layout to reduce pixel noise | |
| US6023293A (en) | Active type solid-state imaging device | |
| US4984045A (en) | Output sensor of charge transfer device | |
| US5477070A (en) | Drive transistor for CCD-type image sensor | |
| JPS59108461A (ja) | 固体撮像装置 | |
| US5712498A (en) | Charge modulation device | |
| JPS63120465A (ja) | 電荷転送装置 | |
| US4616249A (en) | Solid state image pick-up element of static induction transistor type | |
| JP2832136B2 (ja) | 固体撮像装置及びその製造方法 | |
| US4132903A (en) | CCD output circuit using thin film transistor | |
| US6489658B2 (en) | MOS-transistor for a photo cell | |
| US20030038890A1 (en) | Solid state image pickup apparatus of low power consumption and its driving method | |
| US20250133856A1 (en) | Semiconductor capacitor for stacked pixel | |
| JPH01502634A (ja) | イメージセンサ用出力回路 | |
| JPH04369230A (ja) | 電荷結合装置 | |
| JPH07106553A (ja) | 固体撮像素子 | |
| JP3648518B2 (ja) | 固体撮像装置 | |
| US5005062A (en) | Image sensor device of the frame transfer type | |
| US20250142232A1 (en) | Stacked cmos image sensor comprising a pixel sensor for high conversion gain and method for forming the same | |
| JP2757583B2 (ja) | 半導体集積回路 | |
| US5461247A (en) | Load resistance structure for source follower in charge transfer device | |
| KR100204914B1 (ko) | 고체촬상소자의 신호검출장치 | |
| JP2877183B2 (ja) | 電荷転送装置 | |
| JP4207268B2 (ja) | 電荷検出装置並びにこれを搭載した電荷転送装置および固体撮像装置 | |
| KR900002887B1 (ko) | 반도체 기억장치 |