JPH043692B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、タイマ回路に関し、詳しくは複数の
異なる時間設定が可能なタイマ回路に関する。

背景技術 従来から複数の異なる時間設定が可能なタイマ
には、その異なる設定時間の数に対応した数のタ
イマ回路が必要であつた。

第１図は、従来からのタイマの電気的構成を示
すブロツク図である。リセツト回路１は、ライン
l′１を介してタイマ回路２およびタイマ回路３に
接続される。タイマ回路２はラインl′３を介して
タイマ回路３に接続され、タイマ回路３はライン
l′２を介してタイマ回路２に接続される。タイマ
回路２には、コンデンサ８および可変抵抗器９が
接続され、タイマ回路３にはコンデンサ１０およ
び可変抵抗器１１が接続される。タイマ回路３の
出力はラインl′４を介して駆動回路４に接続さ
れ、タイマ回路２の出力はラインl′５を介して駆
動回路６に接続される。駆動回路４の出力まライ
ンｌ６を介して出力回路５に接続され、駆動回路
６の出力はラインl′７を介して出力回路７に接続
される。

第２図は、出力回路７および出力回路５から送
出される信号のタイムチヤートを示す。タイマ回
路２，３は交互に動作を行ない、出力回路７から
は第２図１に示す信号２１が送出され、出力回路
５からは第２図２に示す信号２２が送出される。
タイマ回路２の設定時間はT1であり、タイマ回
路３の設定時間はT2である。このように設定時
間T1，T2の２つの設定時間を得ようとすれば、
２つの発振回路であるタイマ回路２，３が必要で
あつた。

目 的 本発明の目的は、１つの発振回路で、異なる複
数の設定時間を得ることができるタイマ回路を提
供することである。

発明の構成と効果 本発明は、コンデンサと抵抗との組合せによる
複数の時定数から予め定める時定数を選択して設
定するための手段３８〜４２を備え、時定数に対
応する発振周期で発振する回路３１，３８〜４２
と、 発振回路３１，３８〜４２からの信号を計数
し、計数値が予め定める数に達する毎に論理レベ
ルが交互に反転する信号を導出する分周回路３
２，３３とを含み、 前記発振回路の時定数設定手段３８〜４２は、
分周回路３２，３３からの信号に応答し、その信
号の論理レベルに対応して前記複数の時定数から
予め定める時定数を選択して設定することを特徴
とするタイマ回路である。

また本発明は、コンデンサと抵抗との組合せに
よる複数の時定数から予め定める時定数を選択し
て設定するための手段５３，５４を備え、時定数
に対応する発振周期で発振する回路５２〜５４
と、 分周倍率を変化させるための手段５６，５７を
備え、発振回路５２〜５４からの信号を分周する
第１分周回路５５〜５７と、 第１分周回路５５〜５７からの信号を計数し、
計数値が予め定める数に達する毎に論理レベルが
交互に反転する信号を導出する第２分周回路５
８，５９とを含み、 第２分周回路５８，５９からの信号に応答し、
その信号の論理レベルに対応して、前記発振回路
５２〜５４の時定数設定手段５３，５４は前記複
数の時定数から予め定める時定数を選択して設定
し、かつ前記分周回路５５〜５７の分周倍率変化
手段５６，５７は前記分周倍率を変化させること
を特徴とするタイマ回路である。

本発明によれば、発振回路３１，３８〜４２
は、発振周期に対応するコンデンサと抵抗との組
合せによる複数の時定数から予め定める時定数を
選択して設定することができる。発振回路３１，
３８〜４２の時定数は、発振信号を分周する分周
回路３２，３３からの信号の論理レベルに応答し
て変化する。したがつて、１つの発振回路３１，
３８〜４２が発生し、分周回路３２，３３から導
出される信号によつて、論理レベル毎に異なる複
数の設定時間を得ることができる。

また本発明によれば、発振回路５２〜５４は、
発振周期に対応するコンデンサと抵抗との組合せ
による複数の時定数から予め定める時定数を選択
して設定することができる。発振回路５２〜５４
からの出力は、分周倍率を変化させることができ
る第１分周回路５５〜５７によつて分周される。
発振回路５２〜５４の時定数および第１分周回路
５５〜５７の分周倍率は、第１分周回路５５〜５
７から導出される信号を分周する第２分周回路５
８，５９からの信号の論理レベルに応答して変化
される。したがつて、１つの発振回路５２〜５４
が発生し、第１および第２分周回路５５〜５７；
５８，５９から導出される信号によつて、論理レ
ベル毎に、複数の大きく異なる設定時間を得るこ
とができる。

実施例 第３図は、本発明の一実施例の電気的構成を示
すブロツク図である。発振回路３１は、ラインｌ
１およびラインｌ２によつてコンデンサ４０の両
端に接続され、またラインｌ２を介して可変抵抗
器４１，４２に接続される。また発振回路３１
は、ラインｌ３を介して時定数選択手段のスイツ
チ回路３８，３９に接続され、ラインｌ４を介し
て計数回路３２に接続される。計数回路３２は、
ラインｌ５を介してデコーダ回路３３に接続され
る。リセツト回路４３は、ラインｌ６を介して計
数回路３２およびデコーダ回路３３に接続され
る。デコーダ回路３３は、ラインｌ７を介して駆
動回路３４およびスイツチ回路３８に接続され、
ラインｌ８を介して駆動回路３５およびスイツチ
回路３９に接続される。駆動回路３４はラインｌ
９を介して出力回路３６に接続され、駆動回路３
５はラインｌ１０を介して出力回路３７に接続さ
れる。またスイツチ回路３９は、可変抵抗器４２
およびラインｌ２を介して発振回路３１に接続さ
れる。またスイツチ回路３８は、可変抵抗器４１
およびラインｌ２を介して発振回路３１に接続さ
れる。

ここで第３図のブロツク図を参照して電気回路
の動作を説明する。発振回路３１での発振周期
は、コンデンサ４０と可変抵抗器４１または可変
抵抗器４２の組合せによつて決まる。スイツチ回
路３８は、ラインｌ７からの信号によつてオン
し、ラインｌ３と可変抵抗器４１とを導通させ
る。スイツチ回路３９は、ラインｌ８からの信号
によつてオンし、ラインｌ３と可変抵抗器４１と
を導通させる。すなわち、スイツチ回路３８，３
９、コンデンサ４０および可変抵抗器４１，４２
は、コンデンサと抵抗との組合せによる複数の時
定数から予め定める時定数を選択し設定するため
の手段を構成する。スイツチ回路３８，３９をオ
ン、オフさせる信号は、デコーダ回路３３から得
られる。計数回路３２は、発振回路３１からの信
号をカウントし、予め設定された計数値になれば
ラインｌ５を介してデコーダ回路３３に信号が与
えられる。すなわち計数回路３２およびデコーダ
回路３３は、分周回路を構成する。リセツト回路
４３は、計数回路３２およびデコーダ回路３３を
リセツトするものである。

デコーダ回路３３の出力のラインｌ７には、た
とえば前記第２図１の信号２１が送出される。ま
たラインｌ８には、たとえば第２図２の信号２２
が送出される。これらの信号は、同時に駆動回路
３４，３５にも供給され、出力回路３６，３７を
駆動させる。出力回路３６，３７の出力状態は、
時間T1，T2の設定時間間隔で交互に動作する。

スイツチ回路３８は、時間T1の区間でオン状
態となり、スイツチ回路３９は時間T2の区間で
オン状態となる。したがつて発振回路３１の発振
周期は、時間T1の区間でコンデンサ４０と可変
抵抗器４１との時定数で決まる。また発振回路３
１の発振周期は、時間T2の区間でコンデンサ４
０と可変抵抗器４２との時定数で決まる。このよ
うに発振回路３１で２つの異なつた設定時間を得
ることができる。

第４図は、本発明の他の実施例の電気的構成を
示すブロツク図である。リセツト回路５１は、ラ
インｌ１１を介して発振回路５２、計数回路５
５、および計数回路５８に接続される。発振回路
５２は、ラインｌ１３を介して計数回路５５に接
続され、ラインｌ１２を介して複数の時定数から
予め定める時定数を選択して設定するための手段
である時定数設定手段の時定数選択回路５３に接
続される。計数回路５５は、ラインｌ１４を介し
て計数回路１８に接続され、バスラインｌ１８を
介して計数倍率選択回路５６に接続される。計数
倍率選択回路５６は、ラインｌ１６を介してデコ
ーダ回路５９、駆動回路６０、および時定数選択
回路５３に接続される。時定数選択回路５３は、
ラインｌ２０を介してCR時定数群５４に接続さ
れる。計数回路５８は、バスラインｌ１５を介し
てデコーダ回路５９に接続される。駆動回路６０
は、ラインｌ１７を介して出力回路６１に接続さ
れる。計数倍率入力回路５７は、バスラインｌ１
９を介して計数倍率選択回路５６に接続される。
すなわち、計数倍率選択回路５６および計数倍率
入力回路５７は、第１分周回路である計数回路５
５による分周率を変化させるための手段を構成す
る。計数回路５８およびデコーダ回路５９は、第
２分周回路を構成する。

ここで第４図のブロツク図を参照して電気回路
の動作を説明する。時定数選択回路５３は、デコ
ーダ回路５９からの出力に応答してコンデンサと
抵抗との組合せから成るCR時定数群５４を選択
し、発振回路５２の発振周期を決める。計数倍率
入力回路５７は、キー入力手段などにより計数倍
率が予め設定される。計数倍率選択回路５６は、
デコーダ回路５９からの出力に応答して計数倍率
入力回路５７の計数倍率を選択し、計数回路５５
のどのカウント値でボローを出すかを制御する。
計数回路５５および計数回路５８でカウントされ
た出力は、デコーダ回路５９に与えられる。デコ
ーダ回路５９の出力は、駆動回路６０を介して出
力回路６１に与えられる。出力回路６１からは、
タイマ動作を行なう出力信号が送出される。この
実施例は、CR時定数だけでは設定できないよう
な広範囲な時間設定を行なうことができる。たと
えばタイマの設定時間が１時間および0.5秒のと
き、計数倍率選択回路５６が有効になる。

このように、計数回路５５は、計数倍率選択回
路５６および計数倍率入力回路５７と組合わせて
広範囲の時間設定を得て、マルチレンジタイマを
構成するときに使用される。

たとえば、計数回路５５は、目盛数字の最大目
盛を変更する。計数倍率回路５６，５７では、時
間仕様の単位を変更する。すなわち、「時間」や
「秒」などの単位である。本実施例によれば、１
つの発振回路で多種類の時間仕様に対応すること
ができ、かつ高精度のタイマを得ることができ
る。

【図面の簡単な説明】

第１図は従来からのタイマのブロツク図、第２
図はタイマの設定時間を説明するための波形図、
第３図は本発明の一実施例のブロツク図、第４図
は本発明の他の実施例のブロツク図である。 ３１，５２……発振回路、３２，５５，５８…
…計数回路、３３，５９……デコーダ回路、３
４，３５，６０……駆動回路、３６，３７，６１
……出力回路、３８，３９……スイツチ回路、４
１，４２……可変抵抗器、４０……コンデンサ、
４３，５１……リセツト回路、５３……時定数選
択回路、５４……CR時定数群、５６……計数倍
率選択回路、５７……計数倍率入力回路。

Claims (1)

1. 【特許請求の範囲】 １ コンデンサと抵抗との組合せによる複数の時
   定数から予め定める時定数を選択して設定するた
   めの手段３８〜４２を備え、時定数に対応する発
   振周期で発振する回路３１，３８〜４２と、 発振回路３１，３８〜４２からの信号を計数
   し、計数値が予め定める数に達する毎に論理レベ
   ルが交互に反転する信号を導出する分周回路３
   ２，３３とを含み、 前記発振回路の時定数設定手段３８〜４２は、
   分周回路３２，３３からの信号に応答し、その信
   号の論理レベルに対応して前記複数の時定数から
   予め定める時定数を選択して設定することを特徴
   とするタイマ回路。 ２ コンデンサと抵抗との組合せによる複数の時
   定数から予め定める時定数を選択して設定するた
   めの手段５３，５４を備え、時定数に対応する発
   振周期で発振する回路５２〜５４と、 分周倍率を変化させるための手段５６，５７を
   備え、発振回路５２〜５４からの信号を分周する
   第１分周回路５５〜５７と、 第１分周回路５５〜５７からの信号を計数し、
   計数値が予め定める数に達する毎に論理レベルが
   交互に反転する信号を導出する第２分周回路５
   ８，５９とを含み、 第２分周回路５８，５９からの信号に応答し、
   その信号の論理レベルに対応して、前記発振回路
   ５２〜５４の時定数設定手段５３，５４は前記複
   数の時定数から予め定める時定数を選択して設定
   し、かつ前記分周回路５５〜５７の分周倍率変化
   手段５６，５７は前記分周倍率を変化させること
   を特徴とするタイマ回路。