JPH04371999A - 液晶表示パネル駆動用電源回路 - Google Patents
液晶表示パネル駆動用電源回路Info
- Publication number
- JPH04371999A JPH04371999A JP17599591A JP17599591A JPH04371999A JP H04371999 A JPH04371999 A JP H04371999A JP 17599591 A JP17599591 A JP 17599591A JP 17599591 A JP17599591 A JP 17599591A JP H04371999 A JPH04371999 A JP H04371999A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- power supply
- display panel
- crystal display
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示パネル駆動用
電源回路に関する。
電源回路に関する。
【０００２】
【従来の技術】従来、例えば、電池を電源とする電子機
器における液晶表示パネル駆動用電源回路は、図４のよ
うに構成されていた。即ち、電源１から液晶表示パネル
２に駆動用電力が供給されている場合には、液晶電源制
御回路３の出力が「ハイ」となっており、第１，第２ト
ランジスタ４１，４２がオンとなって、ＤＣ−ＤＣコン
バータ５の出力側には負の電圧が発生している。該電圧
は、通常、分圧回路６を経て、液晶ドライバ７に供給さ
れる。通常、ＤＣ−ＤＣコンバータ５の出力側には、該
出力の電圧のリップルを除去するため、かなり大容量の
コンデンサ８が接続されていた。
器における液晶表示パネル駆動用電源回路は、図４のよ
うに構成されていた。即ち、電源１から液晶表示パネル
２に駆動用電力が供給されている場合には、液晶電源制
御回路３の出力が「ハイ」となっており、第１，第２ト
ランジスタ４１，４２がオンとなって、ＤＣ−ＤＣコン
バータ５の出力側には負の電圧が発生している。該電圧
は、通常、分圧回路６を経て、液晶ドライバ７に供給さ
れる。通常、ＤＣ−ＤＣコンバータ５の出力側には、該
出力の電圧のリップルを除去するため、かなり大容量の
コンデンサ８が接続されていた。
【０００３】
【発明が解決しようとする課題】斯かる従来の液晶表示
パネル用電源回路にあっては、図５（ａ）に示すとおり
、液晶電源制御回路３の出力が「ロー」になることによ
り、液晶ドライバ７への電力供給が遮断される過程を見
た場合、大容量コンデンサ８に蓄積されていた電荷が放
電されるため、図５（ｂ）に示す如く、ＤＣ−ＤＣコン
バータ５の出力側の電圧が完全に０ボルト（Ｖ）に到達
するまでに、ある程度の時間が経過することとなる。 この間、液晶ドライバ７の動作が不安定となり、図５（
ｃ）に示す如く、液晶表示パネル１１の表示画面が乱れ
るという不具合があった。
パネル用電源回路にあっては、図５（ａ）に示すとおり
、液晶電源制御回路３の出力が「ロー」になることによ
り、液晶ドライバ７への電力供給が遮断される過程を見
た場合、大容量コンデンサ８に蓄積されていた電荷が放
電されるため、図５（ｂ）に示す如く、ＤＣ−ＤＣコン
バータ５の出力側の電圧が完全に０ボルト（Ｖ）に到達
するまでに、ある程度の時間が経過することとなる。 この間、液晶ドライバ７の動作が不安定となり、図５（
ｃ）に示す如く、液晶表示パネル１１の表示画面が乱れ
るという不具合があった。
【０００４】更に、多くの場合、上記ＤＣ−ＤＣコンバ
ータ５の出力側の電圧が完全に０ボルトに到達するまで
の間、液晶ドライバ７に内蔵されている交流発生回路の
動作が異常となることから、液晶に直流電圧が印加され
ることとなり、液晶の寿命及び特性を急速に劣化させる
という問題点があった。
ータ５の出力側の電圧が完全に０ボルトに到達するまで
の間、液晶ドライバ７に内蔵されている交流発生回路の
動作が異常となることから、液晶に直流電圧が印加され
ることとなり、液晶の寿命及び特性を急速に劣化させる
という問題点があった。
【０００５】本発明は上記事情に鑑みてなされたもので
、電力供給ラインが０ボルトに到達するまでの間に発生
する液晶表示パネルの表示画面の乱れ及び液晶への直流
電圧の印加を最小限に抑制し得る液晶表示パネル駆動用
電源回路を提供することを目的とする。
、電力供給ラインが０ボルトに到達するまでの間に発生
する液晶表示パネルの表示画面の乱れ及び液晶への直流
電圧の印加を最小限に抑制し得る液晶表示パネル駆動用
電源回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
本発明は、液晶表示パネルへの電力供給が停止された場
合、該液晶表示パネルと電源との間の電力供給ラインと
グランドとの間を短絡させる短絡手段を設けたことを特
徴とするものである。
本発明は、液晶表示パネルへの電力供給が停止された場
合、該液晶表示パネルと電源との間の電力供給ラインと
グランドとの間を短絡させる短絡手段を設けたことを特
徴とするものである。
【０００７】
【作用】液晶表示パネルへの電力供給が停止された場合
、該液晶パネルと電源との間の電力供給ラインとグラン
ドとの間が短絡手段により短絡されることにより、該電
力供給ラインに接続されている大容量コンデンサに蓄積
されている電荷が急速に放電し、該電力供給ラインが０
ボルトに到達するまでに経過する時間が大幅に短縮し、
該経過時間内に発生する液晶表示画面の乱れ及び液晶へ
の直流電圧の印加が最小限に抑制される。
、該液晶パネルと電源との間の電力供給ラインとグラン
ドとの間が短絡手段により短絡されることにより、該電
力供給ラインに接続されている大容量コンデンサに蓄積
されている電荷が急速に放電し、該電力供給ラインが０
ボルトに到達するまでに経過する時間が大幅に短縮し、
該経過時間内に発生する液晶表示画面の乱れ及び液晶へ
の直流電圧の印加が最小限に抑制される。
【０００８】
【実施例】以下、本発明の実施例を図１乃至図３に基づ
き説明する。
き説明する。
【０００９】図１は本発明の一実施例に係る液晶表示パ
ネル駆動用電源回路のブロック構成図であり、同図中、
１０は、その出力が「ハイ」のとき後述する液晶ドライ
バに電力が供給される液晶電源制御回路、１１は電源で
あるところの電池、１２１，１２２は後述する液晶表示
パネルへの電力供給のオン／オフ切り換えのためのスイ
ッチング素子である第１，第２トランジスタである。
ネル駆動用電源回路のブロック構成図であり、同図中、
１０は、その出力が「ハイ」のとき後述する液晶ドライ
バに電力が供給される液晶電源制御回路、１１は電源で
あるところの電池、１２１，１２２は後述する液晶表示
パネルへの電力供給のオン／オフ切り換えのためのスイ
ッチング素子である第１，第２トランジスタである。
【００１０】１３１，１３２，１３３，１３４は、第１
，第２トランジスタ１２１，１２２、後述する第３，第
４トランジスタ１４，１６の各ベース電流を制限する抵
抗、１４は液晶電源制御回路１０の出力が「ロー」とな
ったときに「オン」となる第３トランジスタである。
，第２トランジスタ１２１，１２２、後述する第３，第
４トランジスタ１４，１６の各ベース電流を制限する抵
抗、１４は液晶電源制御回路１０の出力が「ロー」とな
ったときに「オン」となる第３トランジスタである。
【００１１】１５は「正」の直流電圧から「負」の直流
電圧を生成するＤＣ−ＤＣコンバータ、１６は第３トラ
ンジスタ１４が「オン」となったときＤＣ−ＤＣコンバ
ータ１５の出力側とグランドとの間を短絡する第４トラ
ンジスタ（短絡手段）、１７はＤＣ−ＤＣコンバータ１
５の出力を安定させるための大容量コンデンサである。
電圧を生成するＤＣ−ＤＣコンバータ、１６は第３トラ
ンジスタ１４が「オン」となったときＤＣ−ＤＣコンバ
ータ１５の出力側とグランドとの間を短絡する第４トラ
ンジスタ（短絡手段）、１７はＤＣ−ＤＣコンバータ１
５の出力を安定させるための大容量コンデンサである。
【００１２】１８は液晶ドライバ１９に交流化のための
ステップ電位を、第１，第２トランジスタ１２１，１２
２の出力である正電圧及び、ＤＣ−ＤＣコンバータ１５
の出力である負電圧を分圧することにより生成するため
の分圧回路、１９は液晶表示パネル、２０はこの液晶表
示パネル１９を駆動するための液晶ドライバである。
ステップ電位を、第１，第２トランジスタ１２１，１２
２の出力である正電圧及び、ＤＣ−ＤＣコンバータ１５
の出力である負電圧を分圧することにより生成するため
の分圧回路、１９は液晶表示パネル、２０はこの液晶表
示パネル１９を駆動するための液晶ドライバである。
【００１３】次に、上記構成の液晶表示パネル駆動用電
源回路の動作を説明する。
源回路の動作を説明する。
【００１４】まず、図２（ａ）に示す如く、液晶電源制
御回路１０の出力が「ロー」になると、第１，第２トラ
ンジスタ１２１，１２２がオフとなって、分圧回路１８
への正電圧及びＤＣ−ＤＣコンバータ１５への電力供給
が遮断される。
御回路１０の出力が「ロー」になると、第１，第２トラ
ンジスタ１２１，１２２がオフとなって、分圧回路１８
への正電圧及びＤＣ−ＤＣコンバータ１５への電力供給
が遮断される。
【００１５】これと同時に、第３トランジスタ１４がオ
ンとなり、第４トランジスタ１６にベース電流が供給さ
れることから、この第４トランジスタ１６のコレクタと
エミッタとの間のインピーダンスがほぼ「０」となって
、大容量コンデンサ１７に蓄積されている電荷が、図２
（ｄ）に示す如く、第４のトランジスタ１６に流れる短
絡電流によって、急速に放電される。
ンとなり、第４トランジスタ１６にベース電流が供給さ
れることから、この第４トランジスタ１６のコレクタと
エミッタとの間のインピーダンスがほぼ「０」となって
、大容量コンデンサ１７に蓄積されている電荷が、図２
（ｄ）に示す如く、第４のトランジスタ１６に流れる短
絡電流によって、急速に放電される。
【００１６】これに伴い、図２（ｂ）に示す如くＤＣ−
ＤＣコンバータ１５の出力電圧は、短時間に０ボルトに
移行し、図２（ｃ）に示す如く、液晶表示パネル１９の
表示画面の乱れは殆んどユーザには認識されなくなると
共に、液晶に直流電圧が印加されることによる寿命及び
特性への悪影響も防止することができる。
ＤＣコンバータ１５の出力電圧は、短時間に０ボルトに
移行し、図２（ｃ）に示す如く、液晶表示パネル１９の
表示画面の乱れは殆んどユーザには認識されなくなると
共に、液晶に直流電圧が印加されることによる寿命及び
特性への悪影響も防止することができる。
【００１７】次に、本発明の他の実施例を図３に基づき
説明する。
説明する。
【００１８】なお、本実施例において、上述した図１及
び図２に示す実施例と同一部分については、図面に同一
符号を付して説明する。
び図２に示す実施例と同一部分については、図面に同一
符号を付して説明する。
【００１９】図１及び図２に示す実施例ではコンデンサ
１８に蓄積されている電荷の放電を第４トランジスタ１
６により行なったのに対して、本実施例ではリレーによ
り行なったものである。
１８に蓄積されている電荷の放電を第４トランジスタ１
６により行なったのに対して、本実施例ではリレーによ
り行なったものである。
【００２０】図３中、２１はリレー、２２はリレー２１
の駆動用コイルへの電流供給を制御するための第３トラ
ンジスタ、２３は第３トランジスタ２２に、液晶電源制
御回路１０の出力が「ロー」になった瞬間にパルス的ベ
ース電流を供給するための微分回路を構成する第２コン
デンサ、２４は第３トランジスタ２２のエミッタ電流を
制限する抵抗である。
の駆動用コイルへの電流供給を制御するための第３トラ
ンジスタ、２３は第３トランジスタ２２に、液晶電源制
御回路１０の出力が「ロー」になった瞬間にパルス的ベ
ース電流を供給するための微分回路を構成する第２コン
デンサ、２４は第３トランジスタ２２のエミッタ電流を
制限する抵抗である。
【００２１】そして、液晶電源制御回路１０の出力が「
ロー」になると、第２コンデンサ２３により、第３トラ
ンジスタ２２に微分パルス的電流が流れ、リレー２１が
短時間オンとなって、第１コンデンサ１７に蓄積された
電荷をほぼ瞬時に放電する。
ロー」になると、第２コンデンサ２３により、第３トラ
ンジスタ２２に微分パルス的電流が流れ、リレー２１が
短時間オンとなって、第１コンデンサ１７に蓄積された
電荷をほぼ瞬時に放電する。
【００２２】再び、液晶電源制御回路１０の出力が「ハ
イ」になると、第２コンデンサ２３に蓄積されている電
荷は各抵抗１３１〜１３３，２３を通じて放電される。
イ」になると、第２コンデンサ２３に蓄積されている電
荷は各抵抗１３１〜１３３，２３を通じて放電される。
【００２３】本実施例においては、リレー２１を用いる
点で、短絡手段のコンパクト化のためには不利であるが
、ＤＣ−ＤＣコンバータ１５の出力側の電圧の遷移時間
は、上述した図１及び図２に示す実施例より短くできる
という利点がある。
点で、短絡手段のコンパクト化のためには不利であるが
、ＤＣ−ＤＣコンバータ１５の出力側の電圧の遷移時間
は、上述した図１及び図２に示す実施例より短くできる
という利点がある。
【００２４】更に、上記各実施例においては、分圧回路
１８に供給される負電圧の供給ラインのみを短絡する例
について説明したが、正電圧の供給ライン、即ち、第１
，第２トランジスタ１２１，１２２のコレクタ側とグラ
ンドとの間を短絡する機能を付加することにより、より
効果的に液晶表示パネルの表示画面の乱れ等を防止する
ことができる。
１８に供給される負電圧の供給ラインのみを短絡する例
について説明したが、正電圧の供給ライン、即ち、第１
，第２トランジスタ１２１，１２２のコレクタ側とグラ
ンドとの間を短絡する機能を付加することにより、より
効果的に液晶表示パネルの表示画面の乱れ等を防止する
ことができる。
【００２５】
【発明の効果】以上説明したように本発明によれば、電
力供給ラインに接続されている大容量コンデンサに蓄積
されている電荷を急速に放電させ、該電力供給ラインが
０ボルトに到達するまでの時間を大幅に短縮することが
でき、その結果、次のような■及び■の効果を奏する。
力供給ラインに接続されている大容量コンデンサに蓄積
されている電荷を急速に放電させ、該電力供給ラインが
０ボルトに到達するまでの時間を大幅に短縮することが
でき、その結果、次のような■及び■の効果を奏する。
【００２６】■電力供給ラインが０ボルトに到達するま
での時間内に発生する液晶表示パネルの表示画面の乱れ
をユーザに認識させないようにできる。
での時間内に発生する液晶表示パネルの表示画面の乱れ
をユーザに認識させないようにできる。
【００２７】■電力供給ラインが０ボルトに到達するま
での時間内に液晶ドライバが不安定動作することにより
液晶に直流電圧が印加されることによる寿命及び特性へ
の悪影響を防止することができる。
での時間内に液晶ドライバが不安定動作することにより
液晶に直流電圧が印加されることによる寿命及び特性へ
の悪影響を防止することができる。
【図１】本発明の一実施例に係る液晶表示パネル駆動用
電源回路のブロック構成図である。
電源回路のブロック構成図である。
【図２】同回路の動作を示すタイムチャートである。
【図３】本発明の他の実施例に係る図１と同状図である
。
。
【図４】従来の液晶表示パネル駆動用電源回路のブロッ
ク構成図である。
ク構成図である。
【図５】同回路の動作を示すタイムチャートである。
１６ 第４トランジスタ（短絡手段）１９ 液晶表
示パネル
示パネル
Claims (1)
- 【請求項１】 液晶表示パネルへの電力供給が停止さ
れた場合、該液晶表示パネルと電源との間の電力供給ラ
インとグランドとの間を短絡させる短絡手段を設けたこ
とを特徴とする液晶表示パネル駆動用電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17599591A JPH04371999A (ja) | 1991-06-20 | 1991-06-20 | 液晶表示パネル駆動用電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17599591A JPH04371999A (ja) | 1991-06-20 | 1991-06-20 | 液晶表示パネル駆動用電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04371999A true JPH04371999A (ja) | 1992-12-24 |
Family
ID=16005870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17599591A Pending JPH04371999A (ja) | 1991-06-20 | 1991-06-20 | 液晶表示パネル駆動用電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04371999A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002215099A (ja) * | 2000-12-28 | 2002-07-31 | Koninkl Philips Electronics Nv | 液晶表示装置 |
| JP2002313925A (ja) * | 2001-04-10 | 2002-10-25 | Hitachi Ltd | 電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器 |
| WO2004066246A1 (ja) * | 2003-01-24 | 2004-08-05 | Sony Corporation | 表示装置 |
| JP2005331927A (ja) * | 2004-04-19 | 2005-12-02 | Oki Electric Ind Co Ltd | 表示装置用パワーダウンショート回路 |
-
1991
- 1991-06-20 JP JP17599591A patent/JPH04371999A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002215099A (ja) * | 2000-12-28 | 2002-07-31 | Koninkl Philips Electronics Nv | 液晶表示装置 |
| JP2002313925A (ja) * | 2001-04-10 | 2002-10-25 | Hitachi Ltd | 電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器 |
| US6898096B2 (en) | 2001-04-10 | 2005-05-24 | Renesas Technology Corp. | Semiconductor integrated circuit with voltage generation circuit, liquid crystal display controller and mobile electric equipment |
| US7110274B1 (en) | 2001-04-10 | 2006-09-19 | Renesas Technology Corp. | Semiconductor integrated circuit with voltage generation circuit, liquid crystal display controller and mobile electric equipment |
| US7233511B2 (en) | 2001-04-10 | 2007-06-19 | Renesas Technology Corp. | Semiconductor integrated circuit with voltage generation circuit, liquid crystal display controller and mobile electric equipment |
| US7317627B2 (en) | 2001-04-10 | 2008-01-08 | Renesas Technology Corp. | Semiconductor integrated circuit with voltage generation circuit, liquid crystal display controller and mobile electric equipment |
| US7480164B2 (en) | 2001-04-10 | 2009-01-20 | Renesas Technology Corp. | Semiconductor integrated circuit with voltage generation circuit, liquid crystal display controller and mobile electric equipment |
| WO2004066246A1 (ja) * | 2003-01-24 | 2004-08-05 | Sony Corporation | 表示装置 |
| US7379058B2 (en) | 2003-01-24 | 2008-05-27 | Sony Corporation | Disk apparatus |
| JP2005331927A (ja) * | 2004-04-19 | 2005-12-02 | Oki Electric Ind Co Ltd | 表示装置用パワーダウンショート回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7113380B2 (en) | Power supply device and control method thereof | |
| CN1037307C (zh) | 带备用设置的电源电路 | |
| JPH04138068A (ja) | インバータ装置の駆動回路 | |
| JPH04371999A (ja) | 液晶表示パネル駆動用電源回路 | |
| JP2005198494A (ja) | パルス動作を備える連続モード安定器 | |
| US5070426A (en) | Clipper circuit for power transistor circuit and inverter circuit utilizing the same | |
| EP0314808B1 (en) | Clipper circuit for power transistor circuit and inverter circuit utilizing the same | |
| JPH08194547A (ja) | 放電回路 | |
| JP3614064B2 (ja) | インバータ装置 | |
| JP2902653B2 (ja) | 直流電源装置 | |
| JP3389675B2 (ja) | 電源装置 | |
| JPH10247073A (ja) | プラズマディスプレイの駆動装置 | |
| JP3203922B2 (ja) | 直流電源装置 | |
| JPH053634A (ja) | バツテリ充放電回路 | |
| JP3255642B2 (ja) | 放電灯点灯装置 | |
| JP3404996B2 (ja) | 電源回路 | |
| JPH1023742A (ja) | 半導体電力変換装置 | |
| JP2005228735A (ja) | 制御回路を動作させるためのチャージポンプ回路 | |
| JP2636330B2 (ja) | スナバ回路 | |
| JP3144124B2 (ja) | インバータ装置 | |
| JPH0970174A (ja) | 高周波インバータ | |
| JPH06276724A (ja) | ゲート駆動回路 | |
| JP3033862B2 (ja) | スイッチング素子の誤動作防止回路 | |
| JP3268672B2 (ja) | インバータ駆動回路 | |
| JP3008505B2 (ja) | 容量性素子の駆動回路 |