JPH04372123A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH04372123A
JPH04372123A JP14904791A JP14904791A JPH04372123A JP H04372123 A JPH04372123 A JP H04372123A JP 14904791 A JP14904791 A JP 14904791A JP 14904791 A JP14904791 A JP 14904791A JP H04372123 A JPH04372123 A JP H04372123A
Authority
JP
Japan
Prior art keywords
calixarene
ion implantation
film
sio2 film
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14904791A
Other languages
English (en)
Other versions
JP2692428B2 (ja
Inventor
Yoshinari Matsumoto
松本 良成
Yoshitake Onishi
大西 良武
Naoko Mita
三田 直子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14904791A priority Critical patent/JP2692428B2/ja
Publication of JPH04372123A publication Critical patent/JPH04372123A/ja
Application granted granted Critical
Publication of JP2692428B2 publication Critical patent/JP2692428B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子の製造方法、
特に不純物のイオン注入時における半導体表面の汚染を
防ぐのに有効な製造方法を提供するものである。
【0002】
【従来の技術およびその課題】半導体素子の製造プロセ
スでは幅広く不純物あるいは母体元素のイオン注入が用
いられる。この工程での問題は、イオン注入時に表面が
炭素などで汚染され、後の工程に先立って注入表面を清
浄に保てないことである。この汚染除去のためにはSi
O2 ,Si3 N4 膜やフォトレジスト膜を通して
イオン注入する、いわゆるスルー注入の方法がとられる
。しかし、SiO2 などを用いる方法は特に化合物半
導体などのように熱酸化が使えないものではCVD法に
頼らねばならないなど工数の増大をもたらすし、その厚
みの制御も容易ではなく、イオン注入深さなどの制御を
困難とする。一方、フォトレジストを用いる場合には、
注入後にレジスト材が硬化変質するためにこれを除去す
ることができず、しばしば問題を起こす。このためイオ
ン注入を再現性よく行いかつ、イオン注入後の表面を清
浄に保つ技術はきわめて重要である。
【0003】
【課題を解決するための手段】本発明は、半導体材料表
面にカリックスアレーンを塗布する工程、不純物あるい
は母体元素のイオン注入を行う工程、しかる後にカリッ
クスアレーンを除く工程を含むことを特徴とする半導体
素子の製造方法にあり、イオン注入表面の汚染問題を僅
かな工数で解決するものである。
【0004】
【作用】本発明によれば、易溶性を持ったカリックスア
レーンに着目する。このカリックスアレーンを通しての
不純物や母体元素のスルー注入の方法を示す。以下の実
験で用いたカリックスアレーンはメチル−カリックスア
レーンのアセチル化物であるが、種々のカリックスアレ
ーンが本発明に有効である。このメチル−カリックスア
レーンのアセチル化物は、キシレン,トルエン,モノク
ロロベンゼンなど多くの有機溶媒に可溶である。そこで
このような有機溶媒にカリックスアレーンを溶融し、ス
ピナーで半導体ウエーハ表面に塗布し、このカリックス
アレーン膜を通してイオン注入を行う。しかる後に、前
記したような有機溶媒を用いてカリックスアレーン膜を
取り除けば、注入時の汚染がまったく問題とならない清
浄な半導体表面を再現性良く得ることができる。これは
易溶性カリックスアレーンを用いることで簡単にスピナ
ーでウエーハ表面に均一な厚みをもったカリックスアレ
ーン薄膜を形成でき、かつこのカリックスアレーンが4
00℃付近までの熱処理によっても安定であるために、
イオン注入時に温度上昇が起ころうとも、注入後に前記
した有機溶媒により容易に除去できるためである。なお
、カリックスアレーン薄膜の厚さは、有機溶媒に解かす
カリックスアレーンの濃度で調整することができ、数1
0オングストロームの膜厚も容易に得られるため、効率
良く再現性の高いイオン注入工程を実現できる。以下に
、GaAsおよびSiに適用した実施例について説明す
る。
【0005】
【実施例】
(実施例1)GaAsなどの化合物半導体に対するイオ
ン注入では、しばしば注入時の温度上昇などのために表
面分解などがおこり、イオン注入の再現性はSiに較べ
て難しいものとなっているので、まず本発明の方法の実
施例としてGaAsに対する場合を述べる。
【0006】図1(a)で示すが、半絶縁性のGaAs
基板11をまず通常のH2 SO4 :H2 O2::
H2 O=3:1:1(容量比)などによりのエッチン
グを行い、その後HClにてエッチング後にウエーハ表
面に存在する酸化物を除去する。処理後のウエーハを純
水にて洗浄後、窒素ガスをウエーハ表面に吹きつけるこ
とで水を除去し、ただちにCVD法で厚さ3000オン
グストロームのSiO2 膜12を形成する。この後リ
ソグラフィ技術を用いてSiO2 膜12に窓13を開
け、この部分にGaAs表面14を露出させる。続いて
WSiをスパッタ法で形成し、再びリソグラフィ技術を
用いてゲート部電極15とした。
【0007】次に、図1(b)に示すように、ウエーハ
表面全面にカリックスアレーン16を塗布する。用いた
カリックスアレーンは、メチル−カリックスアレーンの
アセチル化物(5,11,17,23,29,35ヘキ
サメチル37,38,39,40,41,42ヘキサア
セトキシカリックス[6]アレーン)で1%濃度となる
ようにキシレンに溶解したものを回転数3000回転/
分でスピンコートすることで100オングストローム厚
とした。この後、溶剤の残存を恐れ、135℃で30分
の窒素ガス雰囲気中でのベーキングを行い、イオン注入
機でSiを100keVの加速電圧で1012個/cm
2 の濃度で注入し、n+ 領域17を形成した。この
後、カリックスアレーン16をキシレンで取り除くと、
汚染のないウエーハ表面を容易に得ることができる。し
かも、化合物固有の表面分解がまったく見られない鏡面
を保ったGaAs表面14が再現性よく得られることは
本発明の方法の著しい効果である。
【0008】次に、SiO2 膜12をすべて取り除き
再び、SiO2 膜をCVD法で形成、900℃,30
秒のフラシュアニールを行うことで注入Siの活性化を
行った。この活性化により、活性化率は75%が再現性
良く得られる。さらに再びSiO2 膜を除去して、図
1(c)で示すように、再度SiO2 膜18をCVD
法で形成し、リソグラフィ技術を用いて窓19を開けた
後、n形電極金属として代表的なNi20を180オン
グストローム、その上にAu−Ge合金21を2000
オングストローム蒸着し、再度リソグラフィ技術を用い
て上記合金の一部を除去する。その後に350℃で5分
の熱処理を加えた場合のソース22ならびにドレイン2
3の接触抵抗は再現性良く10−7Ω・cm−2以下と
なり、傍証ではあるがイオン注入に先立つカリックスア
レーン16の形成がイオン注入領域表面の保護に極めて
有効であることがわかる。 (実施例2)次に本発明の半導体素子構造をSiに適用
した実施例について述べる。まず、図2(a)に断面を
示すように、ごく一般的な方法でn形Siウエーハ31
の表面を熱酸化して3000オングストロームのSiO
2 膜32を形成し、次にリソグラフィ技術を用いて窓
33を開けた。この段階でメチル−カリックスアレーン
のアセチル化物を1%濃度となるようにキシレンに溶解
したものを回転数3000回転/分でスピンコートする
ことで80オングストローム厚のカリックスアレーン3
4を表面に塗布し、図2(b)の断面とする。
【0009】この後、Bをイオン注入して先に塗布した
カリックスアレーン34をキシレンにて除去後、活性化
熱処理を行って、図2(c)で示すようにp形領域35
を形成した。カリックスアレーン34の役割は、イオン
注入時における露出したSi表面の汚染を防ぐものであ
り、注入後に容易にキシレン等の有機溶剤で除去できる
性質を利用できる点で大きな利点がある。このカリック
スアレーン34の代わりにCVDSiO2 などを用い
ると、この除去時にSiO2 膜32までエッチングし
ないようにあらかじめ、図2(a)の段階でSiO2 
膜32の上にSi3 N4 膜などを形成しておく必要
があることは良く知られたことである。イオン注入時の
表面汚染を防ぐ目的でカリックスアレーンを用いたこの
段階での工数の削減は多大である。図2(c)の工程の
後、アルミニュウム36を蒸着し、再びリソグラフィ技
術を用いて図2(d)の断面を作ればpチャンネルMO
SFETが得られることは周知の事実であり、MOSF
ET製作プロセスの簡易化に大きく役立つものと言える
。
【0010】
【発明の効果】カリックスアレーンが半導体素子を製作
する場合におけるイオン注入工程での注入領域の表面保
護膜として非常に優れていることを示した。化合物半導
体ならびにSiに対してイオン注入時での表面汚染問題
に対して、いわゆるカリックスアレーンを通してのイオ
ン注入、すなわちスルー注入を行うことでほとんど問題
がなくなった。また、スピンコートするだけでスルー注
入の再現性が大いに上がること、ならびに工数削減の効
果が大幅に上昇することを示した。
【0011】この発明は、半導体プロセスにおけるイオ
ン注入時における注入表面汚染問題の有効な解決策を与
えるものであるが、カリックスアレーンの熱安定性が高
く、かつキシレンなどの有機溶媒に容易に溶けることで
スピンコートというきわめて低工数で形成できるカリッ
クスアレーンを採用することではじめて得られるもので
ある。
【図面の簡単な説明】
【図1】GaAs  MESFETの製造プロセスにお
けるn+ 領域作成にあたり、Siイオン注入表面保護
にカリックスアレーンを用いた実施例を説明するための
ウエーハ断面構造を示す図である。
【図2】p−チャンネルSi−MOSFETの製造プロ
セスにおけるp+領域作成にあたり、Bイオン注入表面
保護にカリックスアレーンを用いた実施例を説明するた
めのウエーハ断面構造を示す図である。
【符号の説明】
11  GaAs基板 12  CVD−SiO2 膜 13  SiO2 膜12に開けられた窓14  Ga
As露出表面 15  WSiゲート電極 16  カリックスアレーン膜 17  Siイオン注入n+ 領域 18  CVD−SiO2   19  SiO2 膜18に開けられた窓20  
Ni蒸着膜 21  Au−Ge合金蒸着膜 22  ソース 23  ドレイン 31  n形Siウエーハ 32  熱酸化SiO2   33  熱酸化SiO2 32に開けられた窓34
  カリックスアレーン膜 35  p形イオン注入領域 36  アルミニューム電極

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体材料表面にカリックスアレーンを塗
    布する工程と、不純物あるいは母体元素のイオン注入を
    行う工程と、しかる後に、前記カリックスアレーンを除
    く工程とを含むことを特徴とする半導体素子の製造方法
    。
JP14904791A 1991-06-21 1991-06-21 半導体素子の製造方法 Expired - Lifetime JP2692428B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14904791A JP2692428B2 (ja) 1991-06-21 1991-06-21 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14904791A JP2692428B2 (ja) 1991-06-21 1991-06-21 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPH04372123A true JPH04372123A (ja) 1992-12-25
JP2692428B2 JP2692428B2 (ja) 1997-12-17

Family

ID=15466489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14904791A Expired - Lifetime JP2692428B2 (ja) 1991-06-21 1991-06-21 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP2692428B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09236919A (ja) * 1996-02-28 1997-09-09 Nec Corp 超微細パタン形成方法及び超微細エッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09236919A (ja) * 1996-02-28 1997-09-09 Nec Corp 超微細パタン形成方法及び超微細エッチング方法

Also Published As

Publication number Publication date
JP2692428B2 (ja) 1997-12-17

Similar Documents

Publication Publication Date Title
US6091109A (en) Semiconductor device having different gate oxide thicknesses by implanting halogens in one region and nitrogen in the second region
US4859618A (en) Method of producing the gate electrode of a field effect transistor
JPS63316476A (ja) 半導体装置およびその製造方法
JPH01259568A (ja) 電界効果トランジスタの製造方法
US5204278A (en) Method of making MES field effect transistor using III-V compound semiconductor
US20060249795A1 (en) Semiconductor device and fabricating method thereof
JP2692428B2 (ja) 半導体素子の製造方法
GB2137806A (en) Ion implantation in semiconductor bodies
JP2844963B2 (ja) 半導体装置とその製造方法
KR940006710B1 (ko) Mes fet의 제조방법
JPS6072229A (ja) 半導体装置の電極・配線構造体
JPS6160591B2 (ja)
EP0220605B1 (en) Method of making self-aligned gaas digital integrated circuits
JPS58220431A (ja) 多結晶シリコン層中の開孔の端部角度を設定する方法
JPS6292327A (ja) 半導体装置及びその製造方法
JPS6331097B2 (ja)
JPS61288427A (ja) 半導体装置の製造方法
KR100261185B1 (ko) 반도체소자 제조방법
JPH0213929B2 (ja)
JPH0425030A (ja) 半導体装置の製造方法
JP2667840B2 (ja) 化合物半導体装置の製造方法
JPS61194780A (ja) 半導体装置の製造方法
JPS61283118A (ja) 化合物半導体装置の製造方法
JPS61171141A (ja) 半導体装置およびその製造方法
KR960026925A (ko) 반도체 소자의 트랜지스터 제조방법