JPH04372212A - 増幅回路およびオーディオ信号増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、オーディオ信号等の
電力増幅用に用いられる増幅回路に関し、高効率化を図
るとともに、大振幅入力の急俊な立上りに対する追従性
の改善を図ったものである。

【０００２】

【従来の技術】従来のオーディオ用電力増幅回路は図２
に示すようなＳＥＰＰ回路が一般に用いられていた。こ
の回路は、トランジスタＱ１，Ｑ２がプッシュプル回路
を構成し、それらのベースに前段からの信号を入力し、
これを電源１２，１４からの電力で増幅して負荷１０（
スピーカ）を駆動するようにしたものである。

【０００３】このような回路構成では、トランジスタＱ
１，Ｑ２は常に最大出力を取り出し得る大きさの電源電
圧＋Ｂ，−Ｂで駆動されているため、小レベル入力時も
トランジスタＱ１，Ｑ２での電力損失（発熱量）が大き
くなる欠点があった。

【０００４】そこで、このような問題を解決したものと
して、図３に示すような電圧切換方式があった。これは
、入力信号の大きさによって使用する電源電圧を切り換
えるもので、図２の電源１２，１４をそれぞれ２つの電
源１６，１８および２０，２２に分けて（Ｂ＝Ｂ１＋Ｂ
２）、スイッチ２４，２６とダイオードＤ１，Ｄ２でト
ランジスタＱ１，Ｑ２の電源電圧を切り換えるようにし
たものである。すなわち、入力信号レベルが小さい時は
、スイッチ２４，２６をオフにして電源電圧＋Ｂ１，−
Ｂ１でトランジスタＱ１，Ｑ２を駆動する。入力信号レ
ベルが大きくなって電源電圧＋Ｂ１，−Ｂ１だけでは負
荷１０に必要な電力を供給できなくなったら、スイッチ
２４，２６をオンして、（＋Ｂ１）＋（＋Ｂ２），（−
Ｂ１）＋（−Ｂ２）でトランジスタＱ１，Ｑ２を駆動す
る。

【０００５】このような回路構成では、小レベル入力時
にトランジスタＱ１，Ｑ２は低い電圧＋Ｂ１，−Ｂ１で
駆動されるため、図４に示すように、前記図２の電圧切
換えのないものに比べて小レベル入力時の損失を減らす
ことができる。ところが、同図に示すように、スイッチ
２４，２６がオンした後は図２の回路と同等に損失が大
きくなってしまう。音楽信号では振幅の変化が大きく、
平均パワーが小さくても切り換わる確率が高いため、効
率の大幅な改善は難しい。

【０００６】原理的には、図５に示すように、電圧切換
の段数を増やすことにより、効率をより改善することが
できるはずであるが、このようにすると電源、スイッチ
およびダイオードの数が増えて、回路構成が複雑で大型
になってしまう。また、現実には、スイッチを多く通る
とそこでの電力損失も増えるため、せいぜい２〜３段が
合理的であり、やはり効率の大幅改善は難しい。

【０００７】従来における効率改善を図った他の電力増
幅回路として、図６に示すようなＰＷＭ（パルス幅変調
）アンプがあった。これは、プリアンプからのオーディ
オ信号入力をＰＷＭ回路２８に入力して、そのオーディ
オ信号波形の各時点の信号レベルに応じたデューティを
有するＰＷＭ信号を作り、これで出力段のプッシュプル
トランジスタＱ１，Ｑ２をスイッチング駆動して、電源
１２，１４から負荷１０に電力を供給するようにしたも
のである。このような構成によれば、トランジスタＱ１
，Ｑ２はスイッチング駆動されるためオン抵抗が小さく
、大出力時の損失も小さくなり、効率を大幅に改善する
ことができる。

【０００８】従来における効率改善を図ったさらに別の
電力増幅回路として、図７に示す回路があった。これは
、スイッチング・シリーズ・レギュレータ３４，３６を
用いて電源電圧＋Ｂ，−Ｂを低下させてパワーアンプ３
２を駆動することにより、パワーアンプ３２での損失を
減らしたものである。スイッチング・シリーズ・レギュ
レータ３４，３６は、パワーアンプ３２の出力（または
入力）に応じてオン、オフ比を可変にスイッチングする
ことにより、電源電圧＋Ｂ，−Ｂをパワーアンプ３２か
ら必要な電力を取り出すのに必要十分な電圧まで低下さ
せる。これによれば、図８に示すように、スイッチング
・シリーズ・レギュレータ３４，３６の出力電圧はパワ
ーアンプ３２の出力電圧に追従して変化するので、パワ
ーアンプ３２の出力の大きさにかかわらず、パワーアン
プ３２内の出力トランジスタの損失はほぼ一定の小さな
値となる。また、スイッチング・シリーズ・レギュレー
タ３４，３６はスイッチング駆動であるため、ここでの
損失も小さく、全体として効率を大幅に改善することが
できる。

【０００９】

【発明が解決しようとする課題】前記図６のＰＷＭアン
プではトランジスタＱ１，Ｑ２から出力されるＰＷＭ信
号をオーディオ信号に復調するために、負荷１０の手前
にフィルタ回路３０が挿入される。このため、アンプの
立上り速度（スルーレート）が遅く、オーディオ入力信
号の大振幅への急俊な立上りに追従できない。スイッチ
ング周波数（ＰＷＭ信号の周波数）を高めてフィルタ回
路３０のカットオフ周波数を高くすることにより、ある
程度追従性は改善されるが、スイッチング周波数を高く
するとスイッチングの回数が増えるためスイッチングロ
スによる効率の低下が生じ、スイッチング駆動する意味
がなくなる。このため、実用的な範囲でのスイッチング
周波数では、やはりオーディオ入力信号の大振幅への急
俊な立上りには追従できない。　　また、前記図７の回
路では、スイッチング・シリーズ・レギュレータ３４，
３６はスイッチング出力波形を平滑してパワーアンプ３
２に供給するために平滑回路を内蔵している。このため
、オーディオ入力信号の大振幅への急俊な立上りに電力
供給が追従できず、パワーアンプ３２の出力がクリップ
してしまう。

【００１０】この発明は、前記従来の技術における欠点
を解決して、効率改善を図るとともに、大振幅入力の急
俊な立上りに対する追従性を改善した増幅回路を提供し
ようとするものである。

【００１１】

【課題を解決するための手段】この発明は、負荷に駆動
用電力を供給する主電源路と、この主電源路に挿入され
てこの主電源路をオン、オフスイッチングするスイッチ
ング素子と、前記主電源路に挿入されて前記スイッチン
グ素子の出力を平滑して前記負荷に供給する平滑回路と
、前記入力信号のレベルに応じて前記スイッチング素子
をオン期間とオフ期間の比率を可変にスイッチングして
、前記負荷が必要とする電力を主に前記主電源路から供
給させるスイッチング制御手段と、前記主電源路とは別
に前記負荷に駆動用電力を供給する電源路であって前記
主電源路よりも高速応答で入力信号のレベル変化に追従
して電力供給を行なうことができる補助電源路と、この
補助電源路に挿入され当該補助電源路から前記負荷への
電力供給量を調整する補助電力供給量調整用素子と、こ
の補助電力供給量調整用素子を制御して前記主電源路に
よる前記負荷への電力供給量の不足分を前記補助電源路
から供給させる補助電力供給量制御手段とを具備してな
り、前記補助電源路は前記主電源路による前記負荷への
電力供給量の不足分の大小にかかわらず前記負荷に略々
最大出力を供給し得る電源電圧で駆動されていることを
特徴とするものである。

【００１２】

【作用】この発明によれば、負荷への電力供給をスイッ
チング駆動で電力供給を行なう主電源路から主に行なっ
ているので、損失を減少させることができる。また、平
滑回路の存在により主電源路が追従できないような入力
の急俊な立上りに対しては、主電源路よりも応答性のよ
い補助電源路から電力が供給されるので、このような大
振幅入力の急俊な立上りに対しても追従することができ
る。しかも、このような入力の急俊な立上りが大振幅で
あったとしても、補助電源路は主電源路による負荷への
電力供給量の不足分の大小にかかわらず負荷に略々最大
出力を供給し得る電源電圧で駆動されているので、出力
をクリップさせることもない。そして、補助電源路をこ
のような電源電圧で駆動しても、通常時は主電源路から
主に電力供給されるので、補助電源路を流れる平均的な
電流値は小さくてすみ、この補助電源路での損失は小さ
くてすむ。これにより、効率が高くかつ大振幅入力の急
俊な立上りに対しても追従性のよい増幅回路が実現され
る。

【００１３】

【実施例】この発明の実施例を以下説明する。 （実施例１）この発明の一実施例を図１に示す。なお、
図１では＋側の回路のみを示す。−側の回路３８は＋側
と同様に構成されて、電源４６（電源電圧−Ｂ）により
駆動される。以下の説明は＋側のみについて行なう。

【００１４】オーディオ入力信号は、バイアス回路４０
を介してドライブ段のトランジスタＱｄ，Ｑｄ′に供給
されて、出力段のトランジスタＱａ，Ｑａ′を駆動し、
負荷（スピ−カ）１０に必要な電力を供給する。

【００１５】負荷１０への電力電圧を主に行なう主電源
路４２は、電源４４（電源電圧＋Ｂ）、スイッチングト
ランジスタＱｓ（スイッチング素子）、平滑用コイルＬ
１（平滑回路）、出力段トランジスタＱａ、抵抗Ｒａ（
＝Ｒａ′）で構成される。主電源路４２による電力供給
の不足分を供給する補助電源路４８は、電源４４、抵抗
Ｒｓ、トランジスタＱｂ（補助電力供給量調整用素子）
、出力段トランジスタＱａ、抵抗Ｒａで構成される。

【００１６】抵抗Ｒｓは補助電源路４８を流れる電流Ｉ
Ｑｂを検出するための小抵抗である。電流ＩＱｂによっ
てＲｓの両端に発生した電圧ＶＲｓは、ヒステリシスコ
ンパレータ５０に入力される。ヒステリシスコンパレー
タ５０は抵抗Ｒｓとともにスイッチング制御手段を構成
し、電圧ＶＲｓが所定の上限値ＶＨＣＨ　より高くなっ
た時に“０”を出力してトランジスタＱｓをオンし、一
旦“０”になった後は電圧ＶＲｓが所定の下限値ＶＨＣ
Ｌ　に低下するまでは“０”を保持し、電圧ＶＲｓが下
限値ＶＨＣＬ　より低くなると“１”を出力してトラン
ジスタＱｓをオフし、一旦“１”になった後は電圧ＶＲ
ｓが所定の上限値ＶＨＣＨ　より高くなるまで“１”を
保持する。これにより、トランジスタＱｓはスイッチン
グ動作をする。平滑用コイルＬ１はこのスイッチング動
作によるトランジスタＱｓの出力波形を平滑化して負荷
に供給するものである。また、ダイオードＤ３はトラン
ジスタＱｓがオフした時に平滑用コイルＬ１から流出す
る電流の電流路を形成するフライホイール用ダイオード
である。

【００１７】出力トランジスタＱａのエミッタとトラン
ジスタＱｂのベース間には直流電源５２が接続されてい
る。その電源電圧Ｖ１は、 Ｖ１＝ＶＱａｍｉｎ　＋ＶＱｂＢＥ に設定されている。ここで、ＶＱａｍｉｎ　は出力トラ
ンジスタＱａが最大出力時でもリニアリティを確保でき
る最低電圧で通常約２〜３Ｖである。また、ＶＱｂＢＥ
はトランジスタＱｂのベース・エミッタ間電圧でオン時
は約０．６Ｖである。このトランジスタＱａのエミッタ
から電源５２を経てトランジスタＱｂのベースに至る経
路５１が補助電力供給量制御手段に相当する。

【００１８】図１の回路の動作を説明する。はじめに、
ヒステリシスコンパレータ５０の出力が“１”でスイッ
チングトランジスタＱｓがオフ状態であったとする。オ
ーディオ入力信号はトランジスタＱｄを介して出力段ト
ランジスタＱａに供給される。これにより、補助電源路
４８を通ってトランジスタＱａに電流ＩＱｂが流れ、負
荷１０に供給される。この電流ＩＱｂにより抵抗Ｒｓの
両端に電圧ＶＲｓが生じる。この電圧ＶＲｓが所定の上
限値ＶＨＣＨ　に達すると、ヒステリシスコンパレータ
５０の出力が“０”に反転し、トランジスタＱｓをオン
させる。これにより、主電源路４２から電流供給が行な
われる。

【００１９】トランジスタＱｓがオンした状態では主電
源路４２の抵抗値は補助電源路４８の抵抗値よりも小さ
いので、トランジスタＱｓが一旦オンすると、主電源路
４２からの電流ＩＬ１は増大し、その分補助電源路４８
からの電流ＩＱｂは減少する。電流ＩＬ１，ＩＱｂは加
算点４９で電流加算されて、トランジスタＱａを介して
負荷電流ＩＲＬとして負荷１０に供給されて、負荷１０
に必要な電力を供給する。

【００２０】補助電源路４８の電流ＩＱｂが０になる寸
前に抵抗Ｒｓの両端の電圧ＶＲｓが所定の下限値ＶＨＣ
Ｌ　に達し、コンパレータ５０の出力が“１”に反転し
、トランジスタＱｓをオフさせる。トランジスタＱｓが
オフすると、平滑用コイルＬ１の電流ＩＬ１はダイオー
ドＤ３を介して流れる。この電流ＩＬ１がしだいに減少
するにつれて補助電源路４８の電流ＩＱｂが増大し、電
圧ＶＲｓが所定の上限値ＶＨＣＨ　に達すると、再びコ
ンパレータ５０の出力が“０”に反転してトランジスタ
Ｑｓがオンし、以後同じ動作を繰り返す。このようにト
ランジスタＱｓは入力信号レベルに応じてオン期間、オ
フ期間の比率を可変に自励発振によりスイッチングされ
る。

【００２１】このような動作によれば、トランジスタＱ
ｂは常に能動状態にあり、トランジスタＱａから負荷１
０に流れる電流ＩＲＬは主電源路４２と補助電源路４８
の双方から供給される。主電源路４２のトランジスタＱ
ｓはスイッチング駆動なので損失は小さい。また、補助
電源路４８はトランジスタＱｂで損失を生じることにな
るが、抵抗Ｒｓの値とヒステリシスコンパレータ５０の
基準電圧ＶＨＣＨ　，ＶＨＣＬ　のセッティングにより
トランジスタＱｂに流れる電流ＩＱｂは平滑用コイルＬ
１の出力電流ＩＬ１のリップル電流とほぼ同じまで少く
できるため、ＩＬ１＞＞ＩＱｂとなって、トランジスタ
Ｑｂでの損失は小さくできる。

【００２２】また、トランジスタＱｂは常時オンしてお
り、ＶＱｂＢＥは常に約０．６Ｖであるため、出力段ト
ランジスタＱａのコレクタ・エミッタ間電圧ＶＱａは常
にＶＱａ＝Ｖ１−ＶＱｂＢＥ＝ＶＱａｍｉｎ　に保たれ
る。したがって、出力段トランジスタＶａの損失を最低
の状態にできる。図１の回路によれば、最大の損失源で
ある出力段トランジスタＶａの損失を最低に保持できる
効果は大きい。

【００２３】図９は図１のトランジスタＱｂ，Ｑｓの部
分を抜き出して示したものである。この回路の動作を図
１０を参照して説明する。トランジスタＱｂに信号源５
４からステップ状の入力Ｖｉｎが入ると（ｔ１）、はじ
めはトランジスタＱｓはオフしているので、出力電流Ｉ
ＲＬはすべて補助電源路４８のトランジスタＱｂから供
給される。トランジスタＱｂの電流ＩＱｂが一気に増大
して抵抗Ｒｓの両端の電圧ＶＲｓがコンパレータ５０の
上側の基準電圧ＶＨＣＨ　に達すると、コンパレータ５
０の出力は“０”に反転してトランジスタＱｓをオンさ
せる。これにより、主電源路４２からの電源供給が開始
される。この主電源路４２からの電流ＩＬ１は平滑用コ
イルＬ１があるため一気には増大せず、徐々に増大する
。主電流ＩＬ１が徐々に増大すると、補助電流ＩＱｂは
ＩＱｂ＝ＩＲＬ−ＩＬ１ により徐々に減少する。補助電流ＩＱｂが減少して電圧
ＶＲｓがコンパレータ５０の下側の基準電圧ＶＨＣＬ　
に達すると（ｔ２）、トランジスタＱｓがオフし、平滑
用コイルＬ１の出力電流ＩＬ１が徐々に減少していく。 すると、補助電流ＩＱｂが増え、電圧ＶＲｓが上側の基
準電圧ＶＨＣＨ　に達すると（ｔ３）、再びトランジス
タＱｓがオンし、以後同じ動作を繰り返す。最初の立上
り部分（時刻ｔ１直後）は、平滑用コイルＬ１の出力電
流ＩＬ１がすぐには追いつかないため、補助電流ＩＱｂ
が主であるが、入力Ｖｉｎの変化が少なく、負荷電流Ｉ
ＲＬの変化が少ない場合には、ほとんど主電流源４２か
ら電力が供給される。音楽信号は高域成分（変化の大き
い信号）のエネルギが少ないため、補助電流ＩＱｂの平
均値は小さく、負荷電流ＩＲＬの多くがスイッチング駆
動により効率が高い主電源路４２からの電流ＩＬ１とし
て供給される。また、図１の回路では負荷電流ＩＲＬは
すべてトランジスタＱａ（Ｑａ′）から供給されるが、
トランジスタＱａのコレクタ・エミッタ間電圧ＶＱａは
前述のようにトランジスタＱａをオンするに必要な最低
限の電圧ＶＱａｍｉｎ　がかかっているだけであるので
、ここでの損失は小さい。したがって、回路全体として
の効率は非常に高いものとなる。しかも、入力Ｖｉｎの
急俊な立上りに対しては応答の速い補助電源路４８から
電力が供給されるので、この急俊な立上りに追従して負
荷１０に必要な電力を供給することができる。 しかも、補助電源路４８は主電源路４２と同じく高い電
圧＋Ｂで駆動されているので、大振幅入力の急俊な立上
りに対しても出力をクリップさせることなく追従して所
定の最大出力を負荷に供給することができる。

【００２４】また、図１の回路によれば、音響特性面で
の効果も得られる。すなわち、トランジスタＱｂはカッ
トオフしないため、常にわずかな電流ではあるが能動状
態にあり、スイッチングによる主電流ＩＬ１のリップル
分をトランジスタＱｂからの電流ＩＱｂで吸収するよう
に動作する。したがって、出力段トランジスタＱａへの
供給電圧はリップル電圧を持たなくなり、出力へのリッ
プル電圧の影響はなくなり、スイッチング駆動による歪
率やＳ／Ｎの劣化を防止することができる。

【００２５】なお、図１の回路においては、ヒステリシ
スコンパレータ５０の上側の基準電圧ＶＨＣＨ　を十分
小さな値に設定することによって補助電流ＩＱｂの平均
値を小さくしてトランジスタＱｂでの損失を減らすこと
ができるが、トランジスタＱｓのスイッチング周波数が
高くなり、スイッチングロスが増えることになる。した
がって、トランジスタＱｂでの損失とトランジスタＱｓ
でのスイッチングロスとの兼ね合いで、これらの和が最
小となるように上側の基準電圧ＶＨＣＨ　の大きさを設
定するのが望ましい。また、下側の基準電圧ＶＨＣＬ　
はトランジスタＱｂがカットオフしない範囲でなるべく
小さいほうが損失が少なくてすむ。なお、トランジスタ
Ｑｓの自走スイッチング周波数はバイポーラトランジス
タを使用した場合は、例えば上限を１００ｋＨｚ　程度
に設定することができる（出力によって自走周波数は変
動する。）。また、上限を１００ｋＨｚ　以上に設定す
る場合は、バイポーラトランジスタでスイッチングがで
きなければ、パワーＭＯＳトランジスタ等を用いること
ができる。

【００２６】図１のヒステリシスコンパレータ５０の構
成例を図１１に示す。＋Ｂの電源ライン５６とトランジ
スタＱｓとダイオードＤ３の接続点５８との間には、抵
抗Ｒ３，Ｒ４の直列接続回路が接続されている。また、
抵抗Ｒｓの両端間には、トランジスタＱｃ、抵抗Ｒ２，
Ｒ１の直列接続回路が接続されている。そして、抵抗Ｒ
３，Ｒ４の接続点６０はトランジスタＱｃのベースに接
続され、抵抗Ｒ１，Ｒ２の接続点６２はスイッチングト
ランジスタＱｓのベースに接続されている。

【００２７】上記の構成によれば、トランジスタＱｓが
オフしている状態では抵抗Ｒ３の両端に発生している電
圧により、トランジスタＱｃはオンしている。この時ト
ランジスタＱｓには電圧ＶＲｓを抵抗Ｒ１，Ｒ２で分圧
した電圧が印加されている。この状態で補助電流ＩＱｂ
が増大して電圧ＶＲｓが上昇し、トランジスタＱｓのベ
ース・エミッタ間電圧が約０．６Ｖに上昇するとトラン
ジスタＱｓがオンし、主電流ＩＬ１が流れる。トランジ
スタＱｓがオンすると、点５８の電位がほぼ＋ＢＶに上
昇するので、点６０の電位も上昇してトランジスタＱｃ
はオフする。トランジスタＱｓがオンして主電流ＩＬ１
が増大すると、補助電流ＩＱｂは減少し、電圧ＶＲｓは
低下する。そして、トランジスタＱｃがオフした状態で
はトランジスタＱｓのベース・エミッタ間には電圧ＶＲ
ｓがそのまま印加されるので、この電圧ＶＲｓが約０．
６Ｖ以下に低下すると、トランジスタＱｓはオフする。 トランジスタＱｓがオフすると、点５８の電位が下がっ
てトランジスタＱｃがオンする。

【００２８】このように、図１１のヒステリシスコンパ
レータ５０によれば、トランジスタＱｓがオフしている
時は、電圧ＶＲｓを抵抗Ｒ１，Ｒ２で分圧した電圧がト
ランジスタＱｓのベース・エミッタ間にかかり、電圧Ｖ
Ｒｓが抵抗Ｒ２の両端に約０．６Ｖ以上の電圧を生じさ
せる電圧に上昇してはじめてトランジスタＱｓがオンす
る。 また、トランジスタＱｓがオンしている時は、電圧ＶＲ
ｓがそのままトランジスタＱｓのベース・エミッタ間に
かかり、電圧ＶＲｓが約０．６Ｖ以下になるとトランジ
スタＱｓはオフする。これにより、ヒステリシスをもっ
たコンパレート動作が実現されて、トランジスタＱｓは
自励発振によりスイッチング動作をする。

【００２９】なお、下側の基準電圧ＶＨＣＬ　は抵抗Ｒ
ｓの値によって設定される。また、上側の基準電圧ＶＨ
ＣＨ　は抵抗Ｒ１，Ｒ２の値の比によって設定され、抵
抗Ｒ１を抵抗Ｒ２よりも大きな値にするほどＶＨＣＨ　
は大きくなる。

【００３０】なお、ヒステリシスコンパレータ５０は図
１１の構成のものに限らず、オペアンプ等を用いて様々
に構成することもできる。ただし、図１１のように構成
すれば、ヒステリシスコンパレータ５０用に別電源が不
要である等簡易に実現できる利点がある。

【００３１】なお、図１の回路は図１２に示すように概
念的にとらえることもできる。すなわち、主電源路４２
には高効率で電流を供給できるが入力信号の変化に対す
る応答が遅い高効率電流バッファ回路（スイッチングト
ランジスタ４２と平滑用コイルＬ１）を挿入し、補助電
源路４８には入力信号の変化に対する応答は速いが損失
の大きい高速電圧バッファ回路（トランジスタＱｂとそ
のベース電圧を制御する経路５１）を挿入し、両電源路
４２，４８の電流ＩＬ１，ＩＱｂを加算点４９で加算し
て、トランジスタＱａを介して負荷１０に負荷電流ＩＲ
Ｌ（＝ＩＬ１＋ＩＱｂ）を供給する。電流検出回路（抵
抗Ｒｓ）は補助電流ＩＱｂの大きさを検出し、それに応
じて制御回路（ヒステリシスコンパレータ５０）を介し
て高効率電流バッファ回路４２、Ｌ１を制御して主電流
ＩＬ１を調整する。高速電圧バッファ回路Ｑｂ，５１は
主電流ＩＬ１での不足分（ＩＲＬ−ＩＬ１）を補助電流
ＩＱｂとして供給する。

【００３２】出力トランジスタＱａのコレクタの電圧Ｖ
ｓは出力電圧Ｖｏｕｔよりもわずかに大きいだけであり
、これにより出力トランジスタＱａの損失は最小限に抑
えられる。また、負荷電流ＩＲＬは、入力の急俊な立上
りに対してはまず補助電流ＩＱｂが応答し、しだいに主
電流ＩＬ１が支配的になる。補助電流ＩＱｂは極めて高
速で立上るため出力波形に欠損は生じない。補助電流Ｉ
Ｑｂの供給は短時間のみの動作であり、エネルギは損失
の小さい主電源路４２からの主電流ＩＬ１で主に供給さ
れるので全体として高効率となる。これにより、高効率
でかつスルーレートの速い電力増幅回路が実現される。

【００３３】ここで、図１の回路の具体例を図１３に示
す。図１の各部と共通する部分には同一の符号を用いる
。図１３では、主電源路４２はスイッチングトランジス
タＱｓ→コイルＬ１→電流加算点４９を介して出力段ト
ランジスタＱａに主電流を供給している。また、補助電
源路４８は抵抗Ｒ１０，Ｒ１１，Ｒｌ２と電流検出リミ
ッタ９０→トランジスタＱｂを介して出力段トランジス
タＱａに補助電流を供給している。トランジスタＱｂの
ベース電位を制御する図１の経路５１は、図１３では、
トランジスタＱ１０のエミッタ→ツェナダイオードＺＤ
→トランジスタＱ１１→抵抗Ｒ１３→ダイオードＤ１０
→トランジスタＱ１４→抵抗Ｒ１４→トランジスタＱｂ
のベースの経路に相当する。これにより、入力が急俊に
立上がると、トランジスタＱｂのベース電位が即座に上
昇して、補助電流を増大させてこれに追従し、その後主
電流が徐々に増大していって補助電流を減少させていく
。

【００３４】この図１３の回路では、次のような工夫が
なされている。■　　出力段トランジスタＱａとカスケ
ードトランジスタＱｂをそれぞれパラレル構成としてい
る。これに合わせて平滑用コイルＬ１もパラレル巻とし
ている。この構成により、大出力化されるとともに、カ
スケードトランジスタＱｂのエミッタに安定化抵抗（抵
抗値０．２２Ω等）が不要になり、これによる損失を防
止でき、高効率を維持できる。つまり、平滑用コイルＬ
１を単一巻線で構成すると、電流注入点４９が１つとな
り、必然的にカスケードトランジスタＱｂのエミッタも
共通接続されるので、これら複数のカスケードトランジ
スタＱｂの動作電流を所期どおりに安定化させるにはそ
れぞれのエミッタに例えば０．２２Ωなどの抵抗が必要
となる。これに対し、平滑用コイルＬ１をパラレル巻と
することにより、電流注入点４９は２つとなり、これら
の間には小さいながらもコイル巻線の抵抗分が存在する
ので、各カスケードトランジスタＱｂの動作における相
互干渉が減少し、安定化での問題が少なくなるので、カ
スケードトランジスタＱｂにはエミッタ抵抗が不要にな
ってその分損失が減る。

【００３５】■　　平滑用コイルＬ１の出力と電源ライ
ン５６との間に、抵抗Ｒ１５，Ｒ１６とコンデンサＣ１
０とで構成されるリップル吸収回路９２（ローパスフィ
ルタ）を接続している。これにより、スイッチングによ
る主電流のリップル分の一部を交流共通電位点（電源ラ
イン５６）に逃がし、カスケードトランジスタＱｂの動
作電流負担を少しでも軽減し、このトランジスタＱｂの
損失増大を防止している。

【００３６】■　　電流検出抵抗Ｒ１０，Ｒ１１，Ｒ１
２（スイッチングトランジスタＱｓがオフ（トランジス
タＱｃがオン）している時は抵抗Ｒ１０，Ｒ１１の並列
抵抗と抵抗Ｒ１２との直流抵抗、スイッチングトランジ
スタＱｓがオン（トランジスタＱｃがオフ）している時
は抵抗Ｒ１０，Ｒ１２の直列抵抗）にダイオードＤ１１
，Ｄ１２からなる電流検出リミッタ９０を並列に接続し
ている。これにより、トランジスタＱｓ側に伝えられる
電流検出電圧は上限が１．２Ｖにリミットされ、トラン
ジスタＱｓのベース・エミッタ間のオーバドライブを防
止するとともに、電流検出リミッタ９０からカスケード
トランジスタＱｂに電流供給できるようにしてカスケー
ドトランジスタＱｂの電流供給能力を向上させている（
トランジスタＱｂの電流路が抵抗Ｒｓ（Ｒ１０，Ｒ１１
，Ｒ１２）で電流規制されているとあまり大電流は流し
得ない。）。

【００３７】■　　カスケードトランジスタＱｂのベー
ス電位を出力段トランジスタＱａのエミッタ電位（出力
電位）に連動させる経路の途中に、コンデンサＣ１１と
ダイオードＤ１０からなるホールド回路９４を挿入して
いる。これにより、高周波信号についてはピーク検波さ
れて、このコンデンサＣ１１に電圧保持されるため、カ
スケードトランジスタＱｂのベース電位が定電圧化され
、位相遅れ等によりこのカスケードトランジスタＱｂの
エミッタ出力電圧が、出力段トランジスタＱａにとって
不足にならないようにしている。

【００３８】ここでは、出力段トランジスタＱａのコレ
クタ・エミッタ間電圧は約２Ｖに設定されている。つま
り、ツェナダイオードＺＤの上端電位からトランジスタ
Ｑ１１のベース・エミッタ間、ダイオードＤ１０、トラ
ンジスタＱ１４のベース・エミッタ間、トランジスタＱ
ｂのベース・エミッタ間の４つのダイオード接合（０．
６×４＝２．４Ｖ）を経て出力段トランジスタＱａのコ
レクタ電位が決まる。また、ツェナダイオードＺＤの下
端電位からトランジスタＱ１５のベース・エミッタ間、
トランジスタＱａのベース・エミッタ間の２つのダイオ
ード接合（０．６×２＝１．２Ｖ）を経て出力段トラン
ジスタＱａのエミッタ電位が決まる。すなわち、（３．
２−２．４）−（０−１．２）＝２．０Ｖが出力段トラ
ンジスタＱａのコレクタ・エミッタ間電圧となる。

【００３９】■　　補助電流の電流値検出系にコンデン
サＣ１２からなるスイッチング周波数微調整回路９６を
並列挿入している。ヒステリシスコンパレータ５０とス
イッチングトランジスタＱｓで構成されるスイッチング
自走系を設計上最適化した時にスイッチング周波数が高
くなりすぎること（例えば１００ｋＨ以上））があるが
、このスイッチング周波数微調整回路９６によりある程
度スイッチング周波数を低下させることができ、これに
より設計上の任意度が向上する。

【００４０】（実施例２）この発明の他の実施例を図１
４に示す。これは、図１のトランジスタＱｂでトランジ
スタＱａを兼ねるようにしたものである。図１と共通す
る部分には同一の符号を用いる。また、＋側の各部と対
応する−側の部分は「′」を付して示す。フライホイー
ルダイオードＤ３，Ｄ３′の一端はアースではなく、反
対の電源側にそれぞれ接続する。また、この回路では電
流加算点４９，４９′の電位により補助電流ＩＱｂ，Ｉ
Ｑｂ′の値が制御されるので、この点４９，４９′が補
助電力供給量制御手段に相当する。

【００４１】この回路は、図１の回路とほぼ同様に動作
するが、主電源路４２，４２′は出力トランジスタＱｂ
，Ｑｂ′を経ないので、その分図１の回路に比べて効率
が改善され、また、構成も簡略化される。ただし、補助
電流ＩＱｂ，ＩＱｂ′のリップル電流が出力トランジス
タＱｂ，Ｑｂ′から出力されるため、特性面で図１の回
路より不利であるが、低い周波数しか出力しない用途（
例えばサブウーハー用アンプ）の場合は平滑用コイルＬ
１，Ｌ１′の値を大きくでき、リップル電流を小さくで
きるため有効である。また、トランジスタＱｓ，Ｑｓ′
に極めて高速のスイッチング素子を使用すれば、平滑用
コイルＬ１，Ｌ１′の値を大きくしなくてもリップル電
流を小さくすることができ、スイッチングロスの増大は
あるものの構成が簡略化される効果は得られる。

【００４２】（実施例３）この発明のさらに別の実施例
を図１５に示す。これは、主電源路４２にスイッチング
・シリーズ・レギュレータ（以下「ＳＳＲ」という）７
２を挿入して、主電源路４２をスイッチングして主要な
電力供給を行ない、ＳＳＲが応答できない立上りの速い
信号に対しては補助電源路４８のトランジスタＱｂから
電力供給を行なうようにしたものである。ここでは、主
電源路４２の電圧と補助電源路４８の電圧の大小により
負荷１０への電源供給路を自動的に切り換えるようにし
ている。すなわち、通常時はＳＳＲ７２の出力電圧のほ
うが高くなるようにしてＳＳＲ７２から高効率で電源供
給を行ない、入力信号が急俊に立上がった時はＳＳＲ７
２の出力電圧が急には追い付かないので補助電源路４８
の出力電圧が高くなるようにして、トランジスタＱｂを
オンして補助電源路４８から高速応答で電源供給を行な
うようにしている。

【００４３】図１５の構成を説明する。ここでは前記図
１の実施例と共通する部分には同一の符号を用いる。な
お、図１５では＋側の回路のみを示す。−側の回路７０
は＋側と同様に構成されて、電源４６（電源電圧−Ｂ）
により駆動される。以下の説明は＋側のみについて行な
う。

【００４４】オーディオ入力信号は、バイアス回路４０
を介してドライブ段のトランジスタＱｄ，Ｑｄ′に供給
されて、出力段のトランジスタＱａ，Ｑａ′を駆動し、
負荷１０に必要な電力を供給する。

【００４５】負荷１０への電力電圧を主に行なう主電源
路４２は、電源４４（電源電圧＋Ｂ）、ＳＳＲ７２、ダ
イオードＤｓ、出力段トランジスタＱａ、抵抗Ｒａで構
成される。主電源路４２による電力供給の不足分を供給
する補助電源路４８は、電源４４、トランジスタＱｂ（
補助電力供給量調整用素子）、出力段トランジスタＱａ
、抵抗Ｒａで構成される。

【００４６】ＳＳＲ７２は、主電源路４２中にスイッチ
ングトランジスタＱｓと、コイルＬ１およびコンデンサ
Ｃ１からなる平滑回路７４が挿入されている。ダイオー
ドＤ３はスイッチングトランジスタＱｓがオフした時に
コイルＬ１の電流を流すフライホイール用ダイオードで
ある。比較器７６とＰＷＭ回路７８はスイッチング制御
手段８０を構成する。すなわち、比較器７６は一方の入
力端にＳＳＲ７２の出力電圧を入力し、他方の入力端に
出力段トランジスタＱａのエミッタ電位を直流電源８２
の電圧Ｖ２でシフトアップした電圧を基準電圧として入
力して、これら両入力の電圧を比較する。ＰＷＭ回路７
８はその比較出力をパルス幅変調して出力する。すなわ
ち、基準電圧のほうが高い時は“０”の期間が長く“１
”の期間が短い一定周期のパルスを出力し、基準電圧の
ほうが低い時は“０”の期間が短く“１”の期間が長い
一定周期のパルスを出力する。なお、ＰＷＭ回路７８の
発振周波数はスイッチングトランジスタＱｓにバイポー
ラトランジスタを使用した場合は約１００ｋＨｚ　程度
以内（ただし３０〜４０ｋＨｚ　程度以上）に設定する
ことができる。また、パワーＭＯＳトランジスタを使用
した場合は約１００ｋＨｚ　程度以上にも設定すること
ができる。

【００４７】スイッチングトランジスタＱｓはＰＷＭ回
路７８の出力が“０”のときオンされ、“１”のときオ
フされてスイッチング駆動される。スイッチングトラン
ジスタＱｓの出力電圧は平滑回路７４で平滑されて出力
される。ＳＳＲ７２の出力に挿入されたダイオードＤｓ
はトランジスタＱｂがオンして補助電源路４８から電力
供給が行なわれている時に、補助電源路４８からＳＳＲ
７２に電流が逆流しないようにするためのものである。

【００４８】主電源路４２と補助電源路４８とは点４９
で接続されている。トランジスタＱｂ（補助電力供給量
調整用素子）は、トランジスタＱａのエミッタ電位に対
する点４９の電位によってオン、オフされるので、この
点４９が補助電力供給量制御手段に相当する。

【００４９】出力段トランジスタＱａのエミッタとトラ
ンジスタＱｂのベース間には直流電源５２が接続されて
いる。直流電源５２，８２は出力段トランジスタＱａの
コレクタ・エミッタ間電圧ＶＱａをこのトランジスタＱ
ａがオンを維持できる最小限の電圧に保持してトランジ
スタＱａでの損失を減らすものである。

【００５０】直流電源５２，８２の電圧Ｖ１，Ｖ２は次
のように設定される。ＳＳＲ７２の基準電圧入力と出力
間の電圧ゲインは１であり、主電源路４２の出力電圧に
よりトランジスタＱａをオンするために、電圧Ｖ２はＶ
２＞ＶＱａｍｉｎ　＋ＶＤｓ ただし、ＶＱａｍｉｎ　：トランジスタＱａが最大出力
時でもリニアリティを確保できる最低電圧で、通常約２
〜３ＶＶＤｓ　　　　：ダイオードＤｓの順方向電圧で
約０．６Ｖに設定する。また、補助電源路４８の出力電
圧によりトランジスタＱａをオンするために、電圧Ｖ１
はＶ１＞ＶＱａｍｉｎ　＋ＶＱｂＢＥ ただし、ＶＱｂＢＥ：トランジスタＱｂがオンしている
時のベース・エミッタ間電圧で 約０．６Ｖ に設定する。また、通常入力時（非急俊入力時）にトラ
ンジスタＱｂをオフしてＳＳＲ７２から電力を供給する
ために Ｖ２＝Ｖ１＋α ただし、α：Ｖ１に対する上乗せ量で、正の値に設定す
る。上乗せ量αは、直流入力に対してならば電圧Ｖ１に
対してわずかに電圧Ｖ２が高くなるような値に設定すれ
ばよいが、ＳＳＲ７２の出力は交流分を含んでおり、平
滑回路７４で位相遅れを生じるため、この分まで見込ん
で上乗せ量αの値を決める必要がある。少くとも音楽信
号の中音域まではＳＳＲ７２からの電圧で電力を供給し
たいとなると、この位相遅れによる電圧ＶＱａの低下も
見込んで上乗せ量αを余分に設定する。このように上乗
せ量αの値を設定すれば、トランジスタＱｂのオンする
確率が減り、トランジスタＱｂでの損失の増大を防止で
きる。

【００５１】電圧Ｖ１，Ｖ２を上記のように設定した場
合の図１４の動作を説明する。オーディオ入力が急俊に
立上がると、トランジスタＱａのエミッタ電位が上昇し
、これによりトランジスタＱｂのベース電位が上昇する
が、点４９の電位はすぐには上昇しないので、トランジ
スタＱｂのベース・エミッタ間電圧ＶＱｂＢＥが約０．
６Ｖに達してトランジスタＱｂがオンする。トランジス
タＱｂがオンすると、補助電源路４８から必要な電流Ｉ
Ｑｂ（＝負荷電流ＩＲＬ）が出力されて、出力段トラン
ジスタＱａ、抵抗Ｒａを介して負荷１０に供給される。

【００５２】この時ＳＳＲ７２は、トランジスタＱａの
エミッタ電位の上昇により基準電圧入力が上昇するので
、スイッチング制御手段８０はオン期間の比率を増大さ
せてトランジスタＱｓをスイッチングする。トランジス
タＱｓの出力電圧は平滑回路７４で平滑される。この平
滑出力が徐々に増大してダイオードＤｓの順方向の印加
電圧が約０．６Ｖに達するとダイオードＤｓがオンする
。これにより、トランジスタＱｂのエミッタ電位が上昇
し、そのベース・エミッタ間電圧ＶＱｂＢＥが約０．６
Ｖ以下になるとトランジスタＱｂがオフする。これによ
り、主電源路４２から必要な電流ＩＬ１（＝負荷電流Ｉ
ＲＬ）が出力されて、出力段トランジスタＱａ、抵抗Ｒ
ａを介して負荷１０に供給される。

【００５３】このように、入力の急俊な立上りに対して
は補助電源路４８がまず急俊に応答してこの補助電源路
４８から電流ＩＱｂによって負荷１０に電力供給を行な
い、その後主電源路４８の出力電圧が十分に立上ったら
補助電源路４８をオフして主電源路４２から電力供給を
行なう。音楽信号は高域成分（変化の大きい信号）のエ
ネルギが少ないため、補助電流ＩＱｂの平均値は小さく
、負荷電流ＩＲＬの多くがスイッチング駆動により効率
が高い主電源路４２からの電流ＩＬ１として供給される
。また、図１４の回路では負荷電流ＩＲＬはすべてトラ
ンジスタＱａ（Ｑａ′）から供給されるが、トランジス
タＱａのコレクタ・エミッタ間電圧ＶＱａは前述のよう
にトランジスタＱａをオンするに必要な最低限の電圧Ｖ
Ｑａｍｉｎ　＋αがかかっているだけであるので、ここ
での損失は小さい。したがって、回路全体としての効率
は非常に高いものとなる。しかも、入力Ｖｉｎの急俊な
立上りに対しては応答の速い補助電源路４８から電力が
供給されるので、この急俊な立上りに追従して負荷１０
に必要な電力を供給することができる。しかも、補助電
源路４８は主電源路４２と同じく高い電圧＋Ｂで駆動さ
れているので、大振幅入力の急俊な立上りに対しても出
力をクリップさせることなく追従して所定の最大出力を
負荷に供給することができる。

【００５４】なお、通常の安定化電源としてのＳＳＲは
直流を出力するだけであるため平滑回路のカットオフ周
波数をかなり低く設計でき、出力リップル電圧は少ない
が、図１５のＳＳＲ７２はある程度高い信号周波数まで
は出力が応答する必要がある。このため、平滑回路７４
のカットオフ周波数を高く設定する必要があり、その分
十分なリップル除去ができなくなる可能性がある。しか
し、ＳＳＲ７２の出力リップル電圧は出力トランジスタ
Ｑａの電源となり、アンプの電源リップル除去率である
程度除去されるため、そのままアンプ出力に現われるこ
とはない。また、低い周波数しか出力しない用途（例え
ばサブウーハー用アンプ）では平滑回路７４のオットオ
フ周波数を高くでき、リップル電圧を小さくできるため
有効である。また、トランジスタＱｓに極めて高速のス
イッチング素子を使用すれば、平滑回路７４の値を大き
くしなくてもリップル電圧を小さくすることができ、ス
イッチングロスの増大はあるもののトランジスタＱｂで
のロスの減少効果のほうが大きければ、十分に利用価値
がある。

【００５５】なお、前記実施例１（図１）とこの実施例
３（図１５）を比較してみると、前記実施例１のほうが
次の点ですぐれているといえる。■　　図１４の回路で
はトランジスタＱｂとＳＳＲ７２の動作が電圧で行なわ
れているために、これら電源路を切り換えるために電圧
ＶＱａを変化させなければならない。このため通常時に
はＶＱａとしてＶＱａｍｉｎ　＋α以上の電圧を印加さ
せる必要がある。これに対し、図１の回路では電圧入力
端子はトランジスタＱｂ側のみであり、トランジスタＱ
ｂ側、トランジスタＱｓ側どちらから電流を流している
時でも電圧ＶＱａは一定である。したがって、通常時は
ＶＱａはＶＱａｍｉｎ　よりも大きければよく、上乗せ
分αが不要になり、それだけトランジスタＱａでのロス
を減らすことができる。

【００５６】■　　図１５の回路ではＳＳＲ７２から電
源供給が行なわれている時はトランジスタＱｂはオフし
ているため、平滑回路７４の出力電圧のリップル電圧が
出力トランジスタＱａに印加されて、出力に出ることが
ある。これに対し、図１の回路では平滑用コイルＬ１か
ら出力されるリップル電流を打ち消すように補助電流Ｉ
Ｑｂが流れるので出力にリップル分が出にくくなり、歪
率やＳ／Ｎの劣化が防止される。つまり、トランジスタ
Ｑｂの働きは図１と図１５では異なり、図１５ではＳＳ
Ｒ７２が追いつかない時の電圧供給源であったのに対し
、図１では（イ）立上りの速い信号に対する電流供給源
、（ロ）トランジスタＱｓを動作させるための電流検出
源、（ハ）出力電圧リップルを吸収するアクティブフィ
ルタの３つの働きをしていることになる。

【００５７】■　　図１５のＳＳＲ７２は内部に比較器
７６とＰＷＭ回路７８を持ち、ＰＷＭ回路７８の中には
発振器と電圧コンパレータを持っているものが多い。こ
れに対し、図１では抵抗Ｒｓとヒステリシスコンパレー
タ５０と平滑コイルＬ１で自励式として動作し、ヒステ
リシスコンパレータ５０は例えば前記図１１のように簡
易に構成することができるので、回路構成を簡単にする
ことができる。

【００５８】

【変更例】前記実施例では補助電源路と主電源路を同一
の電源電圧＋Ｂで駆動したが、これに限るものではなく
。様々な入力に対してこれら両者で最大出力を供給でき
る電圧であれば、別々の電源電圧で駆動することもでき
る。また、前記実施例ではＳＥＰＰ形増幅回路に適用し
た場合について説明したが、他の各種形式の増幅回路に
も適用することができる。

【００５９】

【発明の効果】以上説明したように、この発明によれば
、負荷への電力供給をスイッチング駆動で電力供給を行
なう主電源路から主に行なっているので、損失を減少さ
せることができる。また、平滑回路の存在により主電源
路が追従できないような入力の急俊な立上りに対しては
、主電源路よりも応答性のよい補助電源路から電力が供
給されるので、このような大振幅入力の急俊な立上りに
対しても追従することができる。しかも、このような入
力の急俊な立上りが大振幅であったとしても、補助電源
路は主電源路による負荷への電力供給量の不足分の大小
にかかわらず負荷に略々最大出力を供給し得る電源電圧
で駆動されているので、出力をクリップさせることもな
い。そして、補助電源路をこのような電源電圧で駆動し
ても、通常時は主電源路から主に電力供給されるので、
補助電源路を流れる平均的な電流値は小さくてすみ、こ
の補助電源路での損失は小さくてすむ。これにより、効
率が高くかつ大振幅入力の急俊な立上りに対しても追従
性のよい増幅回路が実現される

【図面の簡単な説明】

【図１】　　この発明の第１実施例を示す回路図である
。

【図２】　　従来の一般的な増幅回路を示す回路図であ
る。

【図３】　　従来の電圧切換式増幅回路を示す回路図で
ある。

【図４】　　図２と図３の回路における損失の特性図で
ある。

【図５】　　多段切換を行なう従来の電圧切換式増幅回
路を示す回路図である。

【図６】　　従来のＰＷＭアンプを示す回路図である。

【図７】　　従来のスイッチングシリーズレギュレータ
方式増幅回路を示す回路図である。

【図８】　　図７の回路の動作波形図である。

【図９】　　図１の回路においてトランジスタＱｂ，Ｑ
ｓの部分を抜き出して示した図である。

【図１０】　　図９の回路の動作波形図である。

【図１１】　　図１におけるヒステリシスコンパレータ
５０の具体例を示す回路図である。

【図１２】　　図１の回路を概念的にとらえたブロック
図である。

【図１３】　　図１の回路の具体例を示す回路図である
。

【図１４】　　この発明の第２実施例を示す回路図であ
る。

【図１５】　　この発明の第３実施例を示す回路図であ
る。

【符号の説明】

１０　　負荷 ４２　　主電源路 ４４，４６　　電源 ４８　　補助電源路 ４９，５１　　加算点、信号経路（補助電力供給量制御
手段） Ｒｓ，５０　　補助電流検出用抵抗、ヒステリシスコン
パレータ（スイッチング制御手段） Ｌ１　　平滑用コイル（平滑回路） ７４　　平滑回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　負荷に駆動用電力を供給する主電源路
   と、この主電源路に挿入されてこの主電源路をオン、オ
   フスイッチングするスイッチング素子と、前記主電源路
   に挿入されて前記スイッチング素子の出力を平滑して前
   記負荷に供給する平滑回路と、前記入力信号のレベルに
   応じて前記スイッチング素子をオン期間とオフ期間の比
   率を可変にスイッチングして、前記負荷が必要とする電
   力を主に前記主電源路から供給させるスイッチング制御
   手段と、前記主電源路とは別に前記負荷に駆動用電力を
   供給する電源路であって前記主電源路よりも高速応答で
   入力信号のレベル変化に追従して電力供給を行なうこと
   ができる補助電源路と、この補助電源路に挿入され当該
   補助電源路から前記負荷への電力供給量を調整する補助
   電力供給量調整用素子と、この補助電力供給量調整用素
   子を制御して前記主電源路による前記負荷への電力供給
   量の不足分を前記補助電源路から供給させる補助電力供
   給量制御手段とを具備してなり、前記補助電源路は前記
   主電源路による前記負荷への電力供給量の不足分の大小
   にかかわらず前記負荷に略々最大出力を供給し得る電源
   電圧で駆動されていることを特徴とする増幅回路。