JPH04372594A - 直流モータの回転数，トルク制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、直流モータの界磁に流
す信号のタイミングを変えることにより、該直流モータ
の回転数，　トルクの制御を行う制御回路の構成法に関
する。

【０００２】近年、計算機システムの小型化動向に伴い
、直流モータの使用している、例えば、ディスク装置の
小型化，　軽量化が図られ、該直流モータを制御する回
路の小型化，　軽量化が進められているが、このような
小型化，　軽量化が図られても、トルクの向上，　定常
運転時の消費電力の軽減が求められる。

【０００３】この場合、できる限り、低コストで、該直
流モータを制御する回路の小型化，軽量化ができること
が必要とされる。

【０００４】

【従来の技術】図４は、直流モータの駆動原理を示した
図であり、図５は、従来の直流モータの制御回路を説明
する図であり、（ａ）　は構成例を示し、（ｂ）　は第
１のフェーズ信号■と整流回路に対する入力信号｛第２
のフェーズ信号■｝との関係を示しており、図６は、従
来の直流モータの動作タイムチャートを示している。

【０００５】直流モータ（Ｍ）　１　の一般的な駆動回
路は、図４に示した形式をとる。即ち、直流モータ（Ｍ
）　１　の回転子を回転させる為には、例えば、該直流
モータ（Ｍ）　１　が３相モータのとき、図示されてい
る界磁コイルに対して、電流をＡ→Ｂ→Ｄの方向に流し
た後、Ａ→Ｂ→Ｃ，Ｄ→Ｂ→Ｃ，Ｄ→Ｂ→Ａ，Ｃ→Ｂ→
Ａ，Ｃ→Ｂ→Ｄとし、再び、Ａ→Ｂ→Ｄの方向に流すこ
とを繰り返す。

【０００６】このような電流方向の制御を行うのに、上
記Ａ→Ｂ→Ｄに流すときには、本図に示した駆動回路　
８において、スイッチ　（電界効果トランジスタ等）　
ＬＡ１　と　ＬＣ２とを“オン”とする。以下、スイッ
チの“オン”順序を、上記の方向に電流が流れるように
制御することにより、該直流モータが回転する。

【０００７】このスイッチ　ＬＡ１と　ＬＣ２を制御す
る信号を、直流モータのフェーズ信号、実際には後述す
る第２のフェーズ信号■をデコードして、本図に示した
スイッチ　ＬＡ１，ＬＡ２，　〜ＬＣ１，ＬＣ２　の６
つのスイッチを制御する６信号を出力するのが、図５（
ａ）に示した整流回路　７である。

【０００８】通常、直流モータ（Ｍ）　１　は、上記回
転子と、図示されていない固定子とがあり、該固定子の
磁界を、該回転子に設けられている、例えば、ホール素
子が検出することにより、該界磁コイルに電流を流すタ
イミングを決める信号（これを、第１のフェーズ信号■
と呼ぶ）を出力し、該直流モータ（Ｍ）　１　が出力す
る上記第１のフェーズ信号■に従って、該界磁コイルに
電流を流すと、入力される電力を最も効率良く使用でき
る。

【０００９】然し、該直流モータは、固定子が生成して
いる磁界の中を界磁コイルを持つ回転子が回転すると、
発電機として機能し、該界磁コイルに逆起電力が発生し
、入力された界磁電圧との、例えば，差分に対応する電
圧に応じた回転数しか得られない為、限られた電圧下で
回転数を上げたいときには、上記入力する第２のフェー
ズ信号■の位相を少しずらせることを行う。

【００１０】図５は、従来の直流モータの制御回路を説
明する図であり、（ａ）　は構成例を示し、（ｂ）　は
上記第１のフェーズ信号■と整流回路に対する入力信号
｛上記第２のフェーズ信号■｝との関係を示している。

【００１１】直流モータ（Ｍ）　１　が出力する上記第
１のフェーズ信号■のフロントエッジを、周期計測回路
（周期計測）　２，３，４のフロントエッジ検出部　２
で検出する毎に、第１のカウンタ　３で計測されている
周期を、図示されていないラッチ回路でラッチし、例え
ば、中央処理装置（ＣＰＵ）　１０に、割り込みにより
通知する。又、このとき、該周期計測回路　（周期計測
）　２，３，４　の上記第１のカウンタ　３をクリアし
て、次の周期の計測を行うようにする。

【００１２】中央処理装置（ＣＰＵ）　１０は、上記計
測した第１のフェーズ信号■の周期データを元に、現状
の回転数に対する位相差を算出し、該算出した位相差分
を加えた第２のフェーズ信号■｛図６のタイムチャート
では、フェーズＡ’〜Ｃ’で示す｝を生成して、整流回
路　７に入力し、前述のスイッチ　ＬＡ１，ＬＡ２，　
〜ＬＣ１，ＬＣ２　を制御する信号を生成し、前述の駆
動回路（本図では、ドライブ回路、以下、ドライブ回路
という）　８に入力する。

【００１３】この直流モータ（Ｍ）　１　から出力され
る第１のフェーズ信号■（フェーズＡ〜Ｃ）と、上記整
流回路　７に入力される第２のフェーズ信号■（フェー
ズＡ’〜Ｃ’）と、該整流回路　７のデコード信号　（
便宜的に、上記スイッチに対応付けて、　ＬＡ１，ＬＡ
２，　〜ＬＣ１，ＬＣ２　で示す）　との相互関係を示
したものが、図６に示したタイムチャートである。

【００１４】通常、直流モータ（Ｍ）　１　の第１のフ
ェーズ信号■のフェーズＡの周期を計測して、第２のフ
ェーズ信号■（フェーズＡ’〜Ｃ’）を生成する。

【００１５】

【発明が解決しようとする課題】上記従来方式の直流モ
ータ（Ｍ）　１　の回転数を制御する制御回路では、１
周期の計測が終わる毎に中央処理装置（ＣＰＵ）　１０
に割り込み、中央処理装置（ＣＰＵ）　１０はその度に
、他の処理を中断し、その割り込み処理において、前述
の第２のフェーズ信号■の作成といった該直流モータ（
Ｍ）　１　の回転制御（ローカル処理という）を行う。

【００１６】通常、該中央処理装置（ＣＰＵ）　１０は
、例えば、複数個のディスク装置を同期して制御してい
る場合には、所謂、該複数個のディスク装置の内、マス
タのディスク装置が発生しているマスタパルスに基づい
て、該複数個のディスク装置の回転の同期をとる為のス
ピンドル・シンク処理とか、回転数を調整する為の上記
第２のフェーズ信号のパルス幅を変調する、所謂、ＰＷ
Ｍ処理とか、上位装置（本体装置）からの命令処理等を
行っている。

【００１７】該中央処理装置（ＣＰＵ）　１０では、制
御対象の直流モータ（Ｍ）　１　を制御して、一定の回
転数で回転させることが絶対条件であるが、上記スピン
ドル・シンク処理中に、上記割り込みによる回転制御が
入ってくると、マスタパルスが入ってからの同期をとる
処理が、上記直流モータ（Ｍ）　１　の回転制御期間は
、少なくとも、遅延してしまう為、該スピンドル・シン
ク処理の精度が制限されてしまう問題が生じる。

【００１８】例えば、上記割り込み処理が、０．３　ｍ
ｓ，　上記スピンドル・シンク処理が　１．５　ｍｓ，
上記ＰＷＭ処理に　０．６　ｍｓ、合計　２．４　ｍｓ
　必要であるとすると、回転数　４０００ｒｐｍ，３相
，８極の直流モータ（Ｍ）　１　の場合、３．７５　ｍ
ｓ　毎に上記の割り込みがかかる為、３．７５−２．４
＝１．３５　ｍｓで、他の処理、例えば、通常のデータ
処理を行う必要があるが、ディスク装置は、年々高速回
転になる傾向にあり、例えば、上記回転数が　５０００
　ｒｐｍ　となると、上記他の処理に許容される時間は
、０．６　ｍｓとなり、ディスク装置の機能を損なうこ
とになってしまうという問題がある。

【００１９】勿論、中央処理装置（ＣＰＵ）　１０の処
理速度を向上させれば、解決する問題であるが、その為
に、現状の、８ビットマシンから、１６ビットマシンに
変更すると、非常に高価なものとなり、経済性を損なう
問題があった。

【００２０】本発明は上記従来の欠点に鑑み、直流モー
タ（Ｍ）　から出力されるタイミング信号　（第１のフ
ェーズ信号）　■を変更して、回転数の制御を行う制御
回路において、簡単な構成の論理回路により行い、中央
処理装置（ＣＰＵ）　の負担を増加させることなく、直
流モータ（Ｍ）　の回転数の制御を行うことができる制
御回路を提供することを目的とするものである。

【００２１】

【課題を解決する為の手段】図１は、本発明の原理構成
図である。上記の問題点は下記の如くに構成した直流モ
ータ（Ｍ）　の回転数を制御する制御回路によって解決
される。

【００２２】直流モータ（Ｍ）　１　が出力する第１の
フェーズ信号■に同期して、位相のずれた第２のフェー
ズ信号■に基づいて生成した界磁電流を与えることによ
り、該直流モータ（Ｍ）　１　の回転数を制御する制御
回路であって、該第１のフェーズ信号■の周期を計測す
る第１のカウンタ　３と、該計測した周期に基づいて、
上記第１のフェーズ信号■と同期し、特定の位相のずれ
をもった第２のフェーズ信号■を発生させる回路と、上
記第１のフェーズ信号■，　又は、第２のフェーズ信号
■から、上記界磁電流の流れる方向を決定する整流回路
　７とを備え、該計測した周期を２ｎ　分割し、２ｎ　
分割信号■を出力するラッチカウント部　４１，４２と
、１／２ｎ　周期を単位とした上記位相差を出力する第
３のカウンタ　５と、該第３のカウンタ　５からの出力
タイミング信号■を契機に、上記２ｎ　分割信号■を計
数して上記第１のフェーズ信号■に同期して、位相のず
れた第２のフェーズ信号■を生成するためのクロック信
号■を生成する第４のカウンタ　６を備えて、上記第１
のフェーズ信号■を上記第１のカウンタ　３に入力して
、該第１のフェーズ信号■の周期を計測し、該計測した
周期データを、上記ラッチカウント部　４１，４２に入
力して２ｎ　分割信号■を生成し、該生成した２ｎ　分
割信号■を、特定の値を設定した上記第３のカウンタ　
５に入力して、上記予め定められている特定の値に対応
した、上記１／２ｎ　周期を単位とした位相差を持つタ
イミング信号■を得ると共に、該得たタイミング信号■
に基づいて、上記第４のカウンタ　６を付勢して、上記
第２のフェーズ信号■を生成する為のクロック信号■を
出力するように構成する。

【００２３】

【作用】即ち、本発明の、直流モータ（Ｍ）　の回転数
の制御回路においては、直流モータ（Ｍ）　から出力さ
れる上記第１のフェーズ信号■の周期は、従来とおりの
形式で、該第１のフェーズ信号■の、例えば、フェーズ
Ａのフロンドエッジを検出した時点から、特定のクロッ
クで、第１のカウンタで計測する。

【００２４】この計測した周期データに対して、必要と
する精度のフェーズの位相差に対応して、該周期データ
を割算し、ｎビットの第２のカウンタにロードする。具
体的には、該第１のカウンタが、例えば、１６ビットカ
ウンタであると、該第１のカウンタの出力の上位８ビッ
トを、ラッチ回路にラッチした後、上位８ビットを、８
ビットの第２のカウンタにロード（具体的には、１の補
数をとってロード）し、上記第１のカウンタで使用した
クロックと同じクロックで、該８ビットの第２のカウン
タを動かすことにより、上記第１のフェーズ信号■の１
周期を２８　＝２５６分割した分割信号■を、キャリー
信号として得ることができる。又、上記は、　１６　ビ
ットをラッチ回路にラッチし、８ビットをシフトするこ
とにより、２８　分割するという手法でもできる。

【００２５】該ｎの値により、分割信号■の精度を決定
することができる。ｎを大きくすると、きめ細かい分割
信号■を得ることができる。この分割信号■を、予め、
特定の値の、例えば、１の補数をセットしておいた第２
のカウンタでカウントすると、該セットされた１の補数
×分割信号■分の「ずれタイミング信号」■をキャリー
信号として得ることができるので、これを、該直流モー
タ（Ｍ）に与える位相差とする。

【００２６】このように、該ｎビットの第２のカウンタ
に上記第１のフェーズ信号■の周期データを、例えば、
シフトして、その１の補数をセットした後、該第２のカ
ウンタから得られる２ｎ　分割された分割信号（キャリ
ー信号）■を、特定の値の１の補数をセットした第３の
カウンタで計数することで、１／２ｎ　周期を単位とし
た補数分の位相差、例えば、アップカウンタであると、
｛３６０度×１／２ｎ　×（カウンタ・フルの値−補数
）｝を得ることができる。

【００２７】従って、本発明の制御回路では、例えば、
中央処理装置（ＣＰＵ）　が、予め、該第３のカウンタ
に、特定値の１の補数をセットしておくだけで、上記１
／２ｎ　の精度で、補数分の位相差を得ることができる
。

【００２８】後は、該位相差を特定した上記第３のカウ
ンタのキャリー信号■を契機として、上記分割信号■を
、第２のフェーズ信号■を生成する為のクロック■を生
成する第４のカウンタに入力して分周することで、第１
のフェーズ信号■に対して、上記位相差を持つ第２のフ
ェーズ信号■を生成するクロック■を得ることができる
。

【００２９】該直流モータ（Ｍ）　を３相のモータとす
ると、該第２のフェーズ信号■は、前述の図６に示され
ているように、６０度（３６０度の１／６）のずれタイ
ミングを持っているので、該第２のフェーズ信号■を、
上記第１のフェーズ信号■の１周期を２８　＝２５６分
割した分割信号■を、例えば、２５６　／６≒４２分周
したクロック信号■を用いることによって、該第２のフ
ェーズ信号■を生成することができる。

【００３０】このように、本発明においては、例えば、
中央処理装置（ＣＰＵ）　が、上記第３のカウンタに、
位相差を１の補数の形式で一度設定するだけで、以降は
、ハードウェア回路で、第２のフェーズ信号■を生成す
ることができるので、該中央処理装置（ＣＰＵ）　は、
何らの介入を必要とすることなく、該直流モータ（Ｍ）
　の回転数，　トルクの制御を行うことができる。従っ
て、該直流モータ（Ｍ）　の回転数が高い場合でも、低
速の中央処理装置（ＣＰＵ）　で対処することができ、
コストの上昇を抑止することができる効果がある。

【００３１】

【実施例】以下本発明の実施例を図面によって詳述する
。前述の図１は、本発明の原理構成図であり、図２は本
発明の一実施例を示した図であり、図３は本発明の動作
タイムチャートである。

【００３２】本発明においては、直流モータ（Ｍ）　１
　が出力する第１のフェーズ信号■に同期して、位相の
ずれた第２のフェーズ信号■をデコ−ドして生成した整
流信号でスイッチ　ＬＡ１，ＬＡ２，　〜，ＬＣ１，Ｌ
Ｃ２を制御して、界磁に流す電流の方向を決定すること
により、該直流モータ（Ｍ）　１　の回転数を制御する
制御回路として、該第１のフェーズ信号■の周期を計測
する第１のカウンタ　３と、該計測した周期に基づいて
、上記第１のフェーズ信号■と同期し、特定の位相のず
れをもった第２のフェーズ信号■を入力して、上記界磁
に入力する界磁電流の方向を決定する整流回路　７とを
備え、且つ、該計測した周期を２ｎ　分割し、該２ｎ　
分割信号■を出力するラッチカウント部　４１，４２と
、該ラッチカウント部４１，４２からの２ｎ　分割信号
■を計数して、１／２ｎ　周期を単位とした上記位相差
を出力する第３のカウンタ　５と、該第３のカウンタ　
５からの出力タイミング信号■を契機に、上記２ｎ　分
割信号■を計数して上記第１のフェーズ信号■に同期し
て、位相のずれた第２のフェーズ信号■を生成するため
のクロック信号■を生成する第４のカウンタ　６を備え
る手段が、本発明を実施するのに必要な手段である。尚
、全図を通して同じ符号は同じ対象物を示している。

【００３３】以下、図１を参照しながら、図２，図３に
よって、本発明の直流モータ（Ｍ）　１の回転数，　ト
ルクを制御する制御回路の構成と動作を説明する。本実
施例においては、例えば、３相８極の直流モータ（Ｍ）
　１　を用いて、４０００　ｒｐｍの回転数　（従って
、周期は、約１５０００μｓ）で、位相のずれ量を、１
／２５６＝１．４　度ステップで制御する例で説明する
。又、カウンタでクロックの記載のないものは、全て１
μｓ　でクロッキングされているものとする。

【００３４】先ず、図２において、フロントエッジ検出
部　２で、該第１のフェーズ信号■のフェーズＡの信号
のフロントエッジを検出し、そのタイミングで、それま
でに、第１のカウンタ（例えば、１６ビットカウンタ）
　３　で計測されている、該フェーズＡの周期データを
、ラッチ回路　４１　にロードすると共に、１μｓ　シ
フトしたタイミングで、該第１のカウンタ　３をクリア
して、次のフェーズＡの周期の計測を開始する。

【００３５】次に、該ラッチ回路　４１　にラッチされ
たフェーズＡの周期データの、例えば、上位８ビットの
１の補数をとって第２のカウンタ　４２　にロード（ロ
ード１）する。この第２のカウンタ　４２　を、１６ビ
ットで構成した場合は、上位の８ビットには、全“１”
をセットする。

【００３６】該第２のカウンタ　４２　を同じ１μｓ　
クロックで動作させると、上記第１のカウンタ　３を２
８＝２５６　分割した分割信号■をキャリーとして出力
する。該キャリーが出力される毎に、上記ラッチ回路　
４１　にラッチされているデータの上位８ビットの１の
補数をとって第２のカウンタ　４２　にロード（ロード
１）することを繰り返すことにより、該フェーズＡの周
期を　２５６分割した分割信号■が、２５６　パルス出
力される。｛図３の動作タイムチャート参照｝この分割
信号■は、直流モータ（Ｍ）　１　のフェーズ信号　（
第１のフェーズ信号）■の１周期を　２５６等分した信
号である。

【００３７】第３のカウンタ　５は、上記分割信号■を
クロックとするカウンタで、例えば、中央処理装置（Ｃ
ＰＵ）　１０から、予め、位相差を設定する為に、特定
の値ｍの１の補数を設定しておくことで、上記フェーズ
Ａのフロントエッジを検出したタイミングから、該設定
されている「特定の値ｍ×１／２５６　周期分」の時間
差を経たタイミングＴの信号（ロード２）■を得ること
ができる。この時間差を第２のフェーズ信号■の第１の
フェーズ信号■に対する位相差とし、該タイミングＴで
、第４のカウンタ　６を付勢して、上記分割信号■をク
ロックとして、該分割信号■を、例えば、４２分周する
ことにより、図３の動作タイムチャートに示したクロッ
ク■を得ることができる。又、上記タイミングＴにおい
て、フェーズ発生回路　７０　を強制的にセットする。

【００３８】そして、該クロック■を、図１に示したフ
ェーズ発生回路　７０に入力することにより、図３に示
した第２のフェーズ信号■（フェーズＡ’〜Ｃ’）を生
成することができる。

【００３９】このようにして得られた第２のフェーズ信
号■（フェーズＡ’〜Ｃ’）を整流回路　７に入力する
ことにより、前述の図６に示した６種類のデコード信号
（スイッチ　ＬＡ１，ＬＡ２，　〜ＬＣ１，ＬＣ２　を
制御する信号）　を得ることができ、このデコード信号
をドライブ回路　８に供給することにより、該直流モー
タ（Ｍ）　１　を、所望の回転数で回転させることがで
きるようになる。

【００４０】尚、上記の実施例では、所望を位相差を得
るのに、中央処理装置（ＣＰＵ）　１０が、第１のフェ
ーズ信号■の周期の１／２ｎ　周期のｍ倍分の位相差を
第２のフェーズ信号■に対して設定したいとき、予め、
第３のカウンタ　５に、ｍの１の補数を設定する例で説
明したが｛従って、この場合には、前述のように、中央
処理装置（ＣＰＵ）　１０は、該ｍの１の補数を設定す
るだけで、所望の回転数となるように制御することがで
きる）、中央処理装置（ＣＰＵ）　１０が、値ｍの１の
補数を設定する方法に限定されるものではなく、予め、
固定的に，　ハードウェアで設定するようにしておいて
もよいことはいうまでもないことである。

【００４１】このように、本発明による直流モータ（Ｍ
）　１　の回転数，　トルクの制御回路は、直流モータ
（Ｍ）（１）が出力する第１のフェーズ信号■に同期し
て、位相のずれた第２のフェーズ信号■をデコ−ドして
生成した整流信号をスイッチ　ＬＡ１，ＬＡ２，　〜，
ＬＣ１，ＬＣ２に与えることにより、該直流モータ（Ｍ
）　１　の回転数を制御する制御回路として、該第１の
フェーズ信号■の周期を計測する第１のカウンタ　３と
、該計測した周期に基づいて、上記第１のフェーズ信号
■と同期し、特定の位相のずれをもった第２のフェーズ
信号■を入力して、上記界磁に入力する電流の方向を決
定する信号を生成する整流回路　７とを備え、且つ、該
計測した周期を２ｎ　分割するｎビットのラッチカウン
ト部　４１，４２と、該ラッチカウント部　４１，４２
からの２ｎ　分割信号■を計数して、１／２ｎ　周期を
単位とした上記位相差を出力する第３のカウンタ　５と
、該第３のカウンタ　５からの出力タイミング信号■を
契機に、上記２ｎ　分割信号■を計数して上記第１のフ
ェーズ信号■に同期して、位相のずれた第２のフェーズ
信号■を生成するためのクロック信号■を生成する第４
のカウンタ　６を備えて、上記分割信号■を、上記第４
のカウンタ　６で、例えば、４２分周することで、該第
１のフェーズ信号■の周期の２ｎ　分割信号■を６等分
したタイミングのクロック■を得て、該第１のフェーズ
信号■に同期して、且つ、所望の位相差を持つ第２のフ
ェーズ信号■を生成するようにしたところに特徴がある
。

【００４２】

【発明の効果】以上、詳細に説明したように、本発明の
直流モータの回転数，トルクを制御する回路においては
、例えば、中央処理装置（ＣＰＵ）　が、上記第３のカ
ウンタに、位相差を１の補数の形式で一度設定するだけ
で、以降は、ハードウェア回路で、所望の位相差を持っ
た第２のフェーズ信号■を生成することができるので、
該中央処理装置（ＣＰＵ）　は、何らの介入を必要とす
ることなく、該直流モータ（Ｍ）　の回転数の制御を行
うことができる。従って、該直流モータ（Ｍ）　の回転
数が高い場合でも、低速の中央処理装置（ＣＰＵ）　で
対処することができ、コストの上昇を抑止することがで
きる効果がある。

【図面の簡単な説明】

【図１】本発明の原理構成図

【図２】本発明の一実施例を示した図

【図３】本発明の動作タイムチャート

【図４】直流モータの駆動原理を示した図

【図５】従来
の直流モータの制御回路を説明する図

【図６】従来の直
流モータの動作タイムチャート

【符号の説明】

１　　　　　直流モータ（Ｍ）　　　　　　　　　　　
　　　　２　　　　　フロントエッジ検出部 ３　　　　　第１のカウンタ　　　　　　　　　　　　
　　４１　　　　ラッチ回路４２　　　　第２のカウン
タ　　　　　　　　　　　　　　５　　　　　第３のカ
ウンタ ６　　　　　第４のカウンタ　　　　　　　　　　　　
　　７　　　　　整流回路７０　　　　フェーズ発生回
路　　　　　　　　　　　　８　　　　　ドライブ回路
，又は、駆動回路 ■　　　　第１のフェーズ信号（フェーズＡ〜Ｃ）■　
　　　第２のフェーズ信号（フェーズＡ’〜Ｃ’）■　
　　　分割信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】直流モータ（Ｍ）（１）が出力する第１の
   フェーズ信号　（■）　に同期して、位相のずれた第２
   のフェーズ信号　（■）　に基づいて生成した界磁電流
   を与えることにより、該直流モータ（Ｍ）（１）の回転
   数を制御する制御回路であって、該第１のフェーズ信号
   　（■）　の周期を計測する第１のカウンタ（３）　と
   ，該計測した周期を２ｎ　分割し、２ｎ　分割信号　（
   ■）　を出力するラッチカウント部（４１，４２）　と
   、１／２ｎ　周期を単位とした上記位相差を出力する第
   ３のカウンタ（５）　と、該第３のカウンタ（５）　か
   らの出力タイミング信号　（■）　を契機に、上記２ｎ
   　分割信号　（■）　を計数して上記第１のフェーズ信
   号　（■）　に同期して、位相のずれた第２のフェーズ
   信号　（■）　を生成するためのクロック信号　（■）
   　を生成する第４のカウンタ（６）　と，上記第１のフ
   ェーズ信号　（■），又は、第２のフェーズ信号　（■
   ）　から、上記界磁電流の流れる方向を決定する整流回
   路（７）　とを備えて、上記第１のフェーズ信号　（■
   ）　を上記第１のカウンタ（３）　に入力して、該第１
   のフェーズ信号　（■）　の周期を計測し、該計測した
   周期データを、上記ラッチカウント部（４１，４２）　
   に入力して２ｎ　分割信号　（■）　を生成し、該生成
   した２ｎ　分割信号　（■）　を、特定の値を設定した
   上記第３のカウンタ（５）　に入力して、上記予め定め
   られている特定の値に対応した、上記１／２ｎ　周期を
   単位とした位相差を持つタイミング信号　（■）　を得
   ると共に、該得たタイミング信号　（■）　に基づいて
   、上記第４のカウンタ（６）　を付勢して、上記第２の
   フェーズ信号　（■）　を生成する為のクロック信号　
   （■）　を出力するように構成したことを特徴とする直
   流モータの回転数，トルク制御回路。