JPH0437446B2 - - Google Patents
Info
- Publication number
- JPH0437446B2 JPH0437446B2 JP62501438A JP50143887A JPH0437446B2 JP H0437446 B2 JPH0437446 B2 JP H0437446B2 JP 62501438 A JP62501438 A JP 62501438A JP 50143887 A JP50143887 A JP 50143887A JP H0437446 B2 JPH0437446 B2 JP H0437446B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- unit
- comparator
- system clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
請求の範囲
1 基準周波数を有する基準信号を発生する基準
発振器装置31と、 前記基準発振器に結合され、前記基準信号に応
じて複数個の調節可能周波数の任意の一つを有す
るシステムクロツク信号を発生するクロツク装置
33であつて、前記クロツク装置は前記システム
クロツク信号をサイクリツクにカウントする装置
を含むクロツク装置33と、更に、 前記調節可能周波数の夫々の為の前記カウント
を表示する信号に応動して所定の一定周波数を有
する信号を発生する為に前記クロツク装置に結合
された定周波数装置32と、 を有する情報処理ユニツトに使用するタイミング
装置において、前記クロツク装置はこの中に結合
されたカウントダウンカウンタ44を有する位相
ロツクループを有し、前記カウントダウンカウン
タは前記カウンタ内に初期値を蓄積する為の制御
信号に応動可能で、又、前記システムクロツク信
号に応動して前記初期値をゼロにカウントダウン
してカウントを表す信号を前記所定周波数装置3
2に出力して前記定周波数信号が前記システムク
ロツク信号と同相になる事を特徴とするタイミン
グ装置。
発振器装置31と、 前記基準発振器に結合され、前記基準信号に応
じて複数個の調節可能周波数の任意の一つを有す
るシステムクロツク信号を発生するクロツク装置
33であつて、前記クロツク装置は前記システム
クロツク信号をサイクリツクにカウントする装置
を含むクロツク装置33と、更に、 前記調節可能周波数の夫々の為の前記カウント
を表示する信号に応動して所定の一定周波数を有
する信号を発生する為に前記クロツク装置に結合
された定周波数装置32と、 を有する情報処理ユニツトに使用するタイミング
装置において、前記クロツク装置はこの中に結合
されたカウントダウンカウンタ44を有する位相
ロツクループを有し、前記カウントダウンカウン
タは前記カウンタ内に初期値を蓄積する為の制御
信号に応動可能で、又、前記システムクロツク信
号に応動して前記初期値をゼロにカウントダウン
してカウントを表す信号を前記所定周波数装置3
2に出力して前記定周波数信号が前記システムク
ロツク信号と同相になる事を特徴とするタイミン
グ装置。
2 前記一定周波数装置32は前記カウント信号
に応動して前記一定周波数信号を発生する事を特
徴とする請求の範囲第1項に記載のタイミング装
置。
に応動して前記一定周波数信号を発生する事を特
徴とする請求の範囲第1項に記載のタイミング装
置。
3 基準周波数を有する基準信号を発生する基準
発振器31と、 前記基準信号に応じて複数個の調節可能周波数
の任意1種を有するシステムクロツク信号を発生
する為の、前記基準発振器に結合されたクロツク
装置33であつて前記クロツク装置は前記システ
ムクロツク信号をサイクリツクにカウントする装
置を含むクロツク装置33と、更に、 前記クロツク装置に結合され、前記調節可能周
波数の夫々の前記カウントを表示する信号に応じ
た所定の一定周波数を有し前記定周波数と同相で
ある信号を発生する一定周波数装置32と、 を有する情報処理ユニツトに使用するタイミング
装置において、前記システムクロツク信号は複数
個の分配回路設網21を介して情報処理ユニツト
に供給され、前記分配回路網の一つは前記位相ロ
ツクループに結合されている事を特徴とする請求
の範囲第1項に記載のタイミング装置。
発振器31と、 前記基準信号に応じて複数個の調節可能周波数
の任意1種を有するシステムクロツク信号を発生
する為の、前記基準発振器に結合されたクロツク
装置33であつて前記クロツク装置は前記システ
ムクロツク信号をサイクリツクにカウントする装
置を含むクロツク装置33と、更に、 前記クロツク装置に結合され、前記調節可能周
波数の夫々の前記カウントを表示する信号に応じ
た所定の一定周波数を有し前記定周波数と同相で
ある信号を発生する一定周波数装置32と、 を有する情報処理ユニツトに使用するタイミング
装置において、前記システムクロツク信号は複数
個の分配回路設網21を介して情報処理ユニツト
に供給され、前記分配回路網の一つは前記位相ロ
ツクループに結合されている事を特徴とする請求
の範囲第1項に記載のタイミング装置。
4 前記一定周波数装置32は、整数K掛ける前
記基準周波数にほぼ等しい周波数を有する一定周
波数信号を発生する為の分割装置を有する事を特
徴とする請求の範囲第3項に記載のタイミング装
置。
記基準周波数にほぼ等しい周波数を有する一定周
波数信号を発生する為の分割装置を有する事を特
徴とする請求の範囲第3項に記載のタイミング装
置。
5 前記分割装置は複数個の分割回路51−54
と、前記周波数信号の間の間〓を決定するために
これに付設される複数個のコンパレータ回路56
−59とを有する事を特徴とする請求の範囲第4
項に記載のタイミング装置。
と、前記周波数信号の間の間〓を決定するために
これに付設される複数個のコンパレータ回路56
−59とを有する事を特徴とする請求の範囲第4
項に記載のタイミング装置。
6 更に論理「OR」ゲートを有し、前記コンパ
レータ回路57−59の出力端子は前記論理
「OR」ゲート55の入力端子に接続されている
事を特徴とする請求の範囲第5項に記載のタイミ
ング装置。
レータ回路57−59の出力端子は前記論理
「OR」ゲート55の入力端子に接続されている
事を特徴とする請求の範囲第5項に記載のタイミ
ング装置。
7 前記クロツク装置は位相ロツクループに結合
されたカウントダウンカウンタ44を有する位相
ロツクループを有し、前記カウントダウンカウン
タは前記カウンタ内への初期値の蓄積の為の制御
信号に応答可能で、又前記初期値からゼロにカウ
ントダウンさせてカウントを表示する信号を前記
定周波数装置32に出力する為に前記システムク
ロツク信号に応答する事を特徴とする請求の範囲
第3項に記載のタイミング装置。
されたカウントダウンカウンタ44を有する位相
ロツクループを有し、前記カウントダウンカウン
タは前記カウンタ内への初期値の蓄積の為の制御
信号に応答可能で、又前記初期値からゼロにカウ
ントダウンさせてカウントを表示する信号を前記
定周波数装置32に出力する為に前記システムク
ロツク信号に応答する事を特徴とする請求の範囲
第3項に記載のタイミング装置。
8 基準周波数を有する基準信号を発生し、
複数個の調節可能周波数の内の任意の一つを選
択し、 前記基準信号に応じて前記調節可能周波数の選
択された前記一つを有するシステムクロツク信号
を発生し、 カウントサイクルで前記システムクロツク信号
に応じてカウント信号をサイクリツクに発生し、
更に、 どの前記調節周波数が選択されたかには無関係
に前記カウント信号に応じて前記所定の一定周波
数を有するタイマ信号を発生する、 工程を有する、調節可能周波数を有するクロツク
信号と前記調節可能周波数の夫々に対して所定の
一定周波数を有するタイマ信号とを発生する方法
において、 前記カウントサイクルは連続する基準信号の間
の間〓にほぼ等しい時間間隔を有する事を特徴と
する調節可能周波数を有するクロツク信号と前記
調節可能周波数の夫々に対して所定の一定周波数
を有するタイマ信号とを発生する方法。
択し、 前記基準信号に応じて前記調節可能周波数の選
択された前記一つを有するシステムクロツク信号
を発生し、 カウントサイクルで前記システムクロツク信号
に応じてカウント信号をサイクリツクに発生し、
更に、 どの前記調節周波数が選択されたかには無関係
に前記カウント信号に応じて前記所定の一定周波
数を有するタイマ信号を発生する、 工程を有する、調節可能周波数を有するクロツク
信号と前記調節可能周波数の夫々に対して所定の
一定周波数を有するタイマ信号とを発生する方法
において、 前記カウントサイクルは連続する基準信号の間
の間〓にほぼ等しい時間間隔を有する事を特徴と
する調節可能周波数を有するクロツク信号と前記
調節可能周波数の夫々に対して所定の一定周波数
を有するタイマ信号とを発生する方法。
9 前記システムクロツク信号を情報処理システ
ムの各部に付設された複数個の分配回路網21に
結合する工程を有する事を特徴とする請求の範囲
第8項に記載の方法。
ムの各部に付設された複数個の分配回路網21に
結合する工程を有する事を特徴とする請求の範囲
第8項に記載の方法。
10 前記システムクロツク信号は位相ロツクル
ープによつて作られ、前記カウント信号は前記位
相ロツクループに結合された調節可能分割装置4
4で作られる事を特徴とする請求の範囲第8項に
記載の方法。
ープによつて作られ、前記カウント信号は前記位
相ロツクループに結合された調節可能分割装置4
4で作られる事を特徴とする請求の範囲第8項に
記載の方法。
11 更に前記分配回路網21の一つを前記位相
ロツクループに結合する工程を有する事を特徴と
する請求の範囲第9項に記載の方法。
ロツクループに結合する工程を有する事を特徴と
する請求の範囲第9項に記載の方法。
12 前記カウント信号は複数個のコンパレータ
回路(56−59)の各々の1入力端子に加えられ、
又、各所定のカウント値を表示する信号は前記複
数個のコンパレータ回路の夫々の別の入力端子に
加えられ、前記各所定のカウント値は相違してお
り、前記一定周波数信号はカウントサイクル中に
前記所定のカウント値に等しくなつた時に応じて
出力される事を特徴とする請求の範囲第11項に
記載の方法。
回路(56−59)の各々の1入力端子に加えられ、
又、各所定のカウント値を表示する信号は前記複
数個のコンパレータ回路の夫々の別の入力端子に
加えられ、前記各所定のカウント値は相違してお
り、前記一定周波数信号はカウントサイクル中に
前記所定のカウント値に等しくなつた時に応じて
出力される事を特徴とする請求の範囲第11項に
記載の方法。
13 前記所定の定周波数と前記調節可能周波数
の各々は前記基準信号の整数倍である事を特徴と
する請求の範囲第8項に記載の方法。
の各々は前記基準信号の整数倍である事を特徴と
する請求の範囲第8項に記載の方法。
14 一定基準周波数の出力信号を発生する基準
発振器31と、更に、 以下各装置から成る位相ロツクループ回路: 第1端子に前記一定値基準周波数出力信号を受
ける位相コンパレータユニツト41、 前記位相コンパレータユニツトの出力端子に接
続された電圧制御発振器42、及び、 前記電圧制御発振器からのシステムクロツクを
受けとる様に接続され、前記調節可能デバイダ回
路のデバイドを決定する制御信号に応じて前記シ
ステムクロツク信号をサイクリツクにカウントし
その出力は前記位相コンパレータユニツトの第2
入力端子に接続されている調節可能デバイダ回路
44と、を有する複数個の調節可能周波数の一つ
を有するシステムクロツク信号と、所定の一定周
波数の信号とを発生する情報処理システム用に使
用するタイミング装置において、 コンパレータ装置51−59はサイクリツクカ
ウントに当たつて前記調節可能デバイダ回路で発
生されたカウント信号を受けとる様に接続され、
前記コンパレータ装置は前記カウンタ信号に応じ
て前記一定周波数を有する出力信号を発生し、前
記所定の一定波数は前記基準周波数の整数倍であ
る事を特徴とする情報処理システム用に使用する
タイミング装置。
発振器31と、更に、 以下各装置から成る位相ロツクループ回路: 第1端子に前記一定値基準周波数出力信号を受
ける位相コンパレータユニツト41、 前記位相コンパレータユニツトの出力端子に接
続された電圧制御発振器42、及び、 前記電圧制御発振器からのシステムクロツクを
受けとる様に接続され、前記調節可能デバイダ回
路のデバイドを決定する制御信号に応じて前記シ
ステムクロツク信号をサイクリツクにカウントし
その出力は前記位相コンパレータユニツトの第2
入力端子に接続されている調節可能デバイダ回路
44と、を有する複数個の調節可能周波数の一つ
を有するシステムクロツク信号と、所定の一定周
波数の信号とを発生する情報処理システム用に使
用するタイミング装置において、 コンパレータ装置51−59はサイクリツクカ
ウントに当たつて前記調節可能デバイダ回路で発
生されたカウント信号を受けとる様に接続され、
前記コンパレータ装置は前記カウンタ信号に応じ
て前記一定周波数を有する出力信号を発生し、前
記所定の一定波数は前記基準周波数の整数倍であ
る事を特徴とする情報処理システム用に使用する
タイミング装置。
15 前記スシステムクロツク信号を前記情報処
理システムの各部に接続する分配回路網を有し、
前記分配回路網は夫々前記各部分に前記システム
クロツク信号の所定の遅延を生じる事を特徴とす
る請求の範囲第14項に記載のタイミング装置。
理システムの各部に接続する分配回路網を有し、
前記分配回路網は夫々前記各部分に前記システム
クロツク信号の所定の遅延を生じる事を特徴とす
る請求の範囲第14項に記載のタイミング装置。
16 前記分配回路網21の一つは前記電圧制御
発振器42と前記調節可能デバイダ回路44との
間に結合されている事を特徴とする請求の範囲第
15項に記載のタイミング装置。
発振器42と前記調節可能デバイダ回路44との
間に結合されている事を特徴とする請求の範囲第
15項に記載のタイミング装置。
17 前記コンパレータ装置は複数個のデバイダ
ユニツト(51−54)と複数個のコンパレータユニ
ツト(56−59)とを有し、各デバイダユニツトは
コンパレータユニツトの入力端子に接続され、全
前記デバイダユニツトは前記制御信号を受けとる
様に接続されている事を特徴とする請求の範囲第
16項に記載のタイミング装置。
ユニツト(51−54)と複数個のコンパレータユニ
ツト(56−59)とを有し、各デバイダユニツトは
コンパレータユニツトの入力端子に接続され、全
前記デバイダユニツトは前記制御信号を受けとる
様に接続されている事を特徴とする請求の範囲第
16項に記載のタイミング装置。
18 コンパレータユニツト(56−59)の数はK
で、前記所定の周波数は前記基準周波数のK倍で
ある事を特徴とする請求の範囲第17項に記載の
タイミング装置。
で、前記所定の周波数は前記基準周波数のK倍で
ある事を特徴とする請求の範囲第17項に記載の
タイミング装置。
19 前記調節可能デバイダ回路44はカウント
ダウンカウンタを有し、前記制御信号は前記カウ
ントダウンカウンタの初期値に入る事を特徴とす
る特許請求の範囲第14項に記載のタイミング装
置。
ダウンカウンタを有し、前記制御信号は前記カウ
ントダウンカウンタの初期値に入る事を特徴とす
る特許請求の範囲第14項に記載のタイミング装
置。
20 前記コンパレータユニツトの各々の出力端
子は論理「OR」ゲートに接続され、前記論理
「OR」ゲートの出力端子には前記一定周波数信
号が発生する事を特徴とする請求の範囲第17項
に記載のタイミング装置。
子は論理「OR」ゲートに接続され、前記論理
「OR」ゲートの出力端子には前記一定周波数信
号が発生する事を特徴とする請求の範囲第17項
に記載のタイミング装置。
発明の背景
1 発明の分野
本発明は一般に、データ処理システムにおいて
タイミング信号を発生させる装置に、より詳しく
は、可変周波数のシステムクロツクを有してい
て、間隔タイマー及び関連装置の作動を制御する
ために定周波数クロツクソースを必要とするデー
タ処理システムに関する。
タイミング信号を発生させる装置に、より詳しく
は、可変周波数のシステムクロツクを有してい
て、間隔タイマー及び関連装置の作動を制御する
ために定周波数クロツクソースを必要とするデー
タ処理システムに関する。
2 関連技術の説明
データ処理システムは、一般に、デジタル信号
群の処理において共働すべき複数のコンポーネン
トを備えている。この種のデータ処理システム
は、第1図に図示されている。このデータ処理シ
ステムにおいて、少なくとも1つの中央処理ユニ
ツト10又は11、少くとも1つの入/出力ユニ
ツト13又は14及びメモリユニツト15は、シ
ステムバス19により結合されている。コンソー
ルユニツト12は、中央処理ユニツト(1個以
上)に結合することができる。中央処理ユニツト
は、命令を表わす論理信号群の形の制御信号に従
つて、データ情報を表わす論理信号群を操作す
る。これらの命令は一般にソフトウエア又はフア
ームウエアのプログラムのコンポーネントであ
る。メモリユニツトは、中央処理ユニツト(1個
以上)によつて操作されるべきプログラム信号群
及びデータ信号群を記憶するための主要機構を供
与する。コンソールユニツトは、データ処理シス
テムを初期設定し、データ処理システムの作動中
は、端末として作用することができる。コンソー
ルユニツトは、データ処理システムのための診断
手順を制御するために屡々用いられる。入/出力
ユニツト13は、データ処理システムとマスメモ
リ記憶ユニツト、端末装置、通信装置並びに中央
処理ユニツト(1個以上)との相互作用を必要と
する他の周辺装置との間の信号群の交換のインタ
ーフエースを供与する。
群の処理において共働すべき複数のコンポーネン
トを備えている。この種のデータ処理システム
は、第1図に図示されている。このデータ処理シ
ステムにおいて、少なくとも1つの中央処理ユニ
ツト10又は11、少くとも1つの入/出力ユニ
ツト13又は14及びメモリユニツト15は、シ
ステムバス19により結合されている。コンソー
ルユニツト12は、中央処理ユニツト(1個以
上)に結合することができる。中央処理ユニツト
は、命令を表わす論理信号群の形の制御信号に従
つて、データ情報を表わす論理信号群を操作す
る。これらの命令は一般にソフトウエア又はフア
ームウエアのプログラムのコンポーネントであ
る。メモリユニツトは、中央処理ユニツト(1個
以上)によつて操作されるべきプログラム信号群
及びデータ信号群を記憶するための主要機構を供
与する。コンソールユニツトは、データ処理シス
テムを初期設定し、データ処理システムの作動中
は、端末として作用することができる。コンソー
ルユニツトは、データ処理システムのための診断
手順を制御するために屡々用いられる。入/出力
ユニツト13は、データ処理システムとマスメモ
リ記憶ユニツト、端末装置、通信装置並びに中央
処理ユニツト(1個以上)との相互作用を必要と
する他の周辺装置との間の信号群の交換のインタ
ーフエースを供与する。
データ処理システムのこれらのコンポーネート
は首尾一貫した作動を与えるように連係化されね
ばならない。この連係化は、通常は、タイミング
又はクロツキング機構によつて行なわれる。非同
期のデータ処理システムの場合、データ処理シス
テムの個別のコンポーネントは、関連したクロツ
ク機構をもつことができる。非同期データ処理シ
ステムの場合、個別のコンポーネントの間の信号
群の交換の間にデータ信号群の完全さを保証する
ために、インターフエースユニツトが必要とされ
る。同期式データ処理システムの場合には、全デ
ータ処理システムは、単一のシステムクロツクを
有してもよく、この手段によると、全データ処理
システムを通じてデータ信号群の流れを連係化す
ることができる。
は首尾一貫した作動を与えるように連係化されね
ばならない。この連係化は、通常は、タイミング
又はクロツキング機構によつて行なわれる。非同
期のデータ処理システムの場合、データ処理シス
テムの個別のコンポーネントは、関連したクロツ
ク機構をもつことができる。非同期データ処理シ
ステムの場合、個別のコンポーネントの間の信号
群の交換の間にデータ信号群の完全さを保証する
ために、インターフエースユニツトが必要とされ
る。同期式データ処理システムの場合には、全デ
ータ処理システムは、単一のシステムクロツクを
有してもよく、この手段によると、全データ処理
システムを通じてデータ信号群の流れを連係化す
ることができる。
可変周波数を有する信号を供与しうるシステム
クロツクを供与することが時に望まれる。可変周
波数信号は、システムクロツクの周波数の増大と
共に論理信号群の処理速度を増大させ、またシス
テムクロツクの周波数の減少と共に該処理速度を
減少させることを可能とする。この機能は、シス
テムの故障の検出において時には非常に有利とな
る。それは、特別の機能の詳細な分析を可能とす
る速度でシステムを作動させうるためである。こ
の機能は、シテテムの周波数の制限するコンポー
ネント又はユニツトを、増大周波数において作動
させうる改良されたコンポーネント又はユニツト
に代えうることによつて、全データ処理システム
の能力を増大させるたにも使用しうる。
クロツクを供与することが時に望まれる。可変周
波数信号は、システムクロツクの周波数の増大と
共に論理信号群の処理速度を増大させ、またシス
テムクロツクの周波数の減少と共に該処理速度を
減少させることを可能とする。この機能は、シス
テムの故障の検出において時には非常に有利とな
る。それは、特別の機能の詳細な分析を可能とす
る速度でシステムを作動させうるためである。こ
の機能は、シテテムの周波数の制限するコンポー
ネント又はユニツトを、増大周波数において作動
させうる改良されたコンポーネント又はユニツト
に代えうることによつて、全データ処理システム
の能力を増大させるたにも使用しうる。
データ処理システムは、システムクロツクのほ
かに通常は間隔タイマーを備えている。間隔タイ
マーの機能は、周波数が固定されていることによ
つて、カレンダーを保持したり、プロジエクト実
行時間を測定したり、料金請求情報その他を供与
したりする目的のための実時間測定を供与するた
めに使用可能な、タイミング情報を供与すること
である。間隔タイマーは、システムクロツクが可
変周波数を有しうるとしても、一定の周波数のク
ロツクソースによつて駆動されなければならな
い。
かに通常は間隔タイマーを備えている。間隔タイ
マーの機能は、周波数が固定されていることによ
つて、カレンダーを保持したり、プロジエクト実
行時間を測定したり、料金請求情報その他を供与
したりする目的のための実時間測定を供与するた
めに使用可能な、タイミング情報を供与すること
である。間隔タイマーは、システムクロツクが可
変周波数を有しうるとしても、一定の周波数のク
ロツクソースによつて駆動されなければならな
い。
また、間隔クロツクによつて使用されるタイミ
ング信号は、システムクロツクの信号と位相同期
に保たねばならない。2個の基準周波数の発振器
を供与することは関連技術において知られてい
る。第1発振器の出力信号は、一定の周波数の信
号源を供与するために所定の仕方で処理でき、第
2発振器の出力信号は、可変周波数信号を供与す
るように制御可能な仕方で処理することができ
る。この技術の欠点は、2個の信号を同期させて
同相とすることの困難さにある。
ング信号は、システムクロツクの信号と位相同期
に保たねばならない。2個の基準周波数の発振器
を供与することは関連技術において知られてい
る。第1発振器の出力信号は、一定の周波数の信
号源を供与するために所定の仕方で処理でき、第
2発振器の出力信号は、可変周波数信号を供与す
るように制御可能な仕方で処理することができ
る。この技術の欠点は、2個の信号を同期させて
同相とすることの困難さにある。
1986年8月付IBM技術開示書(IBM technical
Disclosure Bulletin)第26巻第3B号はXヘルツ
のクロツク信号から1ヘルツの信号を導出するリ
アルタイムクロツクモジユールを発表している
が、ここにXは任意の値である。しかしこの文献
は入力可変周波数クロツク信号を発信するシステ
ムを開示してはいない。WO−A−8502275はこ
れから導出され、これに位相ロツクされた一定周
波数クロツク信号を選択的に出力するモジユール
を開示している。
Disclosure Bulletin)第26巻第3B号はXヘルツ
のクロツク信号から1ヘルツの信号を導出するリ
アルタイムクロツクモジユールを発表している
が、ここにXは任意の値である。しかしこの文献
は入力可変周波数クロツク信号を発信するシステ
ムを開示してはいない。WO−A−8502275はこ
れから導出され、これに位相ロツクされた一定周
波数クロツク信号を選択的に出力するモジユール
を開示している。
そのため、制御可能な周波数を有するシステム
クロツキングの目的に使用される信号を供与する
共に、システムクロツク信号と同相のシステム間
隔タイマー及び関連装置のための一定の周波数の
信号を供与しうるクロツキング装置の必要が感じ
られていた。
クロツキングの目的に使用される信号を供与する
共に、システムクロツク信号と同相のシステム間
隔タイマー及び関連装置のための一定の周波数の
信号を供与しうるクロツキング装置の必要が感じ
られていた。
発明の概要
本発明の一目的は、改良されたデータ処理シス
テムを提供することにある。
テムを提供することにある。
本発明の別の目的は、制御可能な周波数を有す
るシステムクロツキング装置を提供することにあ
る。
るシステムクロツキング装置を提供することにあ
る。
本発明の更に別の目的は、データ処理システム
の間隔タイマー及び関連装置と共に使用される一
定の周波数を有するクロツク信号を提供すること
にある。
の間隔タイマー及び関連装置と共に使用される一
定の周波数を有するクロツク信号を提供すること
にある。
本発明の更に別の目的は、データ処理システム
用の周波数が可制御のシステムクロツク信号を提
供すると共に、間隔タイマー又は関連装置と共に
使用するシステムクロツク信号と同相の一定の周
波数の信号を提供することにある。
用の周波数が可制御のシステムクロツク信号を提
供すると共に、間隔タイマー又は関連装置と共に
使用するシステムクロツク信号と同相の一定の周
波数の信号を提供することにある。
本発明のより特定的な目的は、周波数可変のシ
ステムクロツク信号を供与するために、フイード
バツク経路中に可制御分周回路を用いて、位相ロ
ツクドループ回路を提供することにある。
ステムクロツク信号を供与するために、フイード
バツク経路中に可制御分周回路を用いて、位相ロ
ツクドループ回路を提供することにある。
本発明の別の決定的な目的は、一般的に一定の
時間隔を規定する一連の信号を供与するために、
可制御分周回路からのカウント信号に結合される
複数の比較回路を利用することにある。
時間隔を規定する一連の信号を供与するために、
可制御分周回路からのカウント信号に結合される
複数の比較回路を利用することにある。
前記の目的並びに他の目的は、本発明によれ
ば、位相ロツクドループ回路を駆動する定周波数
信号を供与するために基準発振器を使用すること
によつて達成される。可変周波数信号は、位相ロ
ツクドループユニツトの位相比較ユニツトにフイ
ードバツク信号に供給する前に電圧制御発振器の
出力信号を可制御分周回路において分周すること
によつて発生させる。可制御分周器への入力信号
は、システムクロツク信号のための基礎として使
用される信号である。位相比較ユニツトへの入力
信号は、基準発振器からの信号と同一周波数にあ
る。比較回路は、システムクロツク周波数を表わ
す記憶された整数の計算された分数値と、可制御
分周回路中のカウントとを比較する。比較回路中
のシステムクロツク周波数のこれら計算された分
数値のうちのどれか1つが可制御分周回路からの
カウントに等しい場合に生ずる出力信号は、一定
の周波数の信号を供給し、この周波数は、基準周
波数の倍数である。この一定の周波数の信号は、
間隔タイマー又は関連装置を制御するために使用
しうる。可制御周波数信号と定周波数信号とがデ
ータ処理システムの各ユニツトに供給されるシス
テムクロツク信号と同相であることを確実にする
ために、システムクロツク信号の分配遅延を標準
化する分配ネツトワークは、位相ロツクドループ
のフイールドバツク部分中に配置されており、そ
れによつて、2組の信号が同相となることを保証
する。
ば、位相ロツクドループ回路を駆動する定周波数
信号を供与するために基準発振器を使用すること
によつて達成される。可変周波数信号は、位相ロ
ツクドループユニツトの位相比較ユニツトにフイ
ードバツク信号に供給する前に電圧制御発振器の
出力信号を可制御分周回路において分周すること
によつて発生させる。可制御分周器への入力信号
は、システムクロツク信号のための基礎として使
用される信号である。位相比較ユニツトへの入力
信号は、基準発振器からの信号と同一周波数にあ
る。比較回路は、システムクロツク周波数を表わ
す記憶された整数の計算された分数値と、可制御
分周回路中のカウントとを比較する。比較回路中
のシステムクロツク周波数のこれら計算された分
数値のうちのどれか1つが可制御分周回路からの
カウントに等しい場合に生ずる出力信号は、一定
の周波数の信号を供給し、この周波数は、基準周
波数の倍数である。この一定の周波数の信号は、
間隔タイマー又は関連装置を制御するために使用
しうる。可制御周波数信号と定周波数信号とがデ
ータ処理システムの各ユニツトに供給されるシス
テムクロツク信号と同相であることを確実にする
ために、システムクロツク信号の分配遅延を標準
化する分配ネツトワークは、位相ロツクドループ
のフイールドバツク部分中に配置されており、そ
れによつて、2組の信号が同相となることを保証
する。
本発明のこれらの目的及び他の目的は、図面を
参照して以下の説明を読むことによつて理解され
よう。
参照して以下の説明を読むことによつて理解され
よう。
第1図は、典型的なデータ処理システムのブロ
ツク図である。
ツク図である。
第2図は、典型的なデータ処理システムのブロ
ツク図であり、システムの作動を同期化するため
のシステムクロツクの使用を示す。
ツク図であり、システムの作動を同期化するため
のシステムクロツクの使用を示す。
第3図は、データ処理ユニツト又はシステムの
作動を制御することができ、しかも定周波数信号
を供与しうる可変周波数のシステムクロツク信号
の発生装置のブロツク図である。
作動を制御することができ、しかも定周波数信号
を供与しうる可変周波数のシステムクロツク信号
の発生装置のブロツク図である。
第4図は、位相ロツクドループ回路を用いるデ
ータ処理システムにおいて使用する可変周波数信
号及び定周波数信号の発生装置のブロツク図であ
る。
ータ処理システムにおいて使用する可変周波数信
号及び定周波数信号の発生装置のブロツク図であ
る。
第5図は、データ処理ユニツトの作動を同期化
するための可制御周波数信号を供与すると共に可
制御周波数のシステムクロツク信号と同相の定周
波数信号を供与するクロツキング装置のブロツク
図である。
するための可制御周波数信号を供与すると共に可
制御周波数のシステムクロツク信号と同相の定周
波数信号を供与するクロツキング装置のブロツク
図である。
好適な実施例の説明
1 各図の詳細な説明
第1図は、関連技術との関係において既に説明
した通りである。
した通りである。
第2図を次に参照すると、典型的なデータ処理
システムが図示され、システムクロツク20が特
定的に図示されている。システムクロツクの通常
の位置は、中央処理ユニツトのうちの1つに関連
されているが、システムクロツクは、データ処理
ユニツトのどの部分にも物理的に位置させること
ができる。システムクロツクからの信号は、デー
タ処理システムのいろいろのコンポーネントに分
配される。しかし、システムクロツクの接続用ケ
ーブルの長さが可変なため、遅延が起こり、それ
によつて信号処理に誤りを生ずることがある。デ
ータ処理システムの全ユニツトの作動を確実に同
期化させるために、システムクロツクがおかれた
ユニツトのコンポーネントの径路を含めて、各々
の信号径路中に、信号分配ネツトワーク21を配
置し、一定の遅延が各々のユニツトに見出される
ようにする。システムクロツクから信号が走行す
る距離がデータ処理システムの各々のユニツトに
ついて異なりうることと、システムクロツク信号
を受けるインターフエーシング回路が各々のユニ
ツトについて異なりうることによつて、各々の分
配ネツトワーク21(xx)は、データ処理シス
テムの各々の物理的に分離されたユニツト(xx)
においてシステムクロツク信号が確実に同期化さ
れるように構成されなければならない。
システムが図示され、システムクロツク20が特
定的に図示されている。システムクロツクの通常
の位置は、中央処理ユニツトのうちの1つに関連
されているが、システムクロツクは、データ処理
ユニツトのどの部分にも物理的に位置させること
ができる。システムクロツクからの信号は、デー
タ処理システムのいろいろのコンポーネントに分
配される。しかし、システムクロツクの接続用ケ
ーブルの長さが可変なため、遅延が起こり、それ
によつて信号処理に誤りを生ずることがある。デ
ータ処理システムの全ユニツトの作動を確実に同
期化させるために、システムクロツクがおかれた
ユニツトのコンポーネントの径路を含めて、各々
の信号径路中に、信号分配ネツトワーク21を配
置し、一定の遅延が各々のユニツトに見出される
ようにする。システムクロツクから信号が走行す
る距離がデータ処理システムの各々のユニツトに
ついて異なりうることと、システムクロツク信号
を受けるインターフエーシング回路が各々のユニ
ツトについて異なりうることによつて、各々の分
配ネツトワーク21(xx)は、データ処理シス
テムの各々の物理的に分離されたユニツト(xx)
においてシステムクロツク信号が確実に同期化さ
れるように構成されなければならない。
第3図には、本発明のクロツク信号装置の機能
的な構成が図示されている。基準発振器は、固定
周波数信号を送出する。基準発振器31からの信
号は、可制御周波数ユニツト33に供給される。
可制御性ユニツト33は、ユニツト33の出力信
号の周波数を定めるために使用される制御信号も
受ける。可制御周波数ユニツト33からの出力信
号は、分配ネツトワーク21(xx)及び定周波
数クロツクソース32に供給される。定周波数ク
ロツクソース32は、データ処理システム及び関
連装置の間隔タイマー回路の駆動に必要な信号を
供給し、分配ネツトワーク21への信号は、デー
タ処理システムの各コンポーネントユニツトの作
動を連係化するクロツキング信号を供与する。
的な構成が図示されている。基準発振器は、固定
周波数信号を送出する。基準発振器31からの信
号は、可制御周波数ユニツト33に供給される。
可制御性ユニツト33は、ユニツト33の出力信
号の周波数を定めるために使用される制御信号も
受ける。可制御周波数ユニツト33からの出力信
号は、分配ネツトワーク21(xx)及び定周波
数クロツクソース32に供給される。定周波数ク
ロツクソース32は、データ処理システム及び関
連装置の間隔タイマー回路の駆動に必要な信号を
供給し、分配ネツトワーク21への信号は、デー
タ処理システムの各コンポーネントユニツトの作
動を連係化するクロツキング信号を供与する。
第4図には、周波制御ネツトワーク33の詳細
なブロツク図が示されている。周波数制御ネツト
ワークは、位相ロツクドループ回路を備えてい
る。基準発振器31からの出力信号は、位相比較
ユニツト41の第1入力端子に供給される。位相
比較ユニツト41の出力信号は、位相比較ユニツ
トに供給された2つの入力信号の位相差によつて
定まる電圧レベルを有する。この出力信号は、電
圧制御発振器42の入力端子に供給される。この
入力信号の振幅は、電圧制御発振器42の出力端
子の信号の周波数を定める。電圧制御発振器42
の出力信号は、この発振器の出力信号の周波数を
或る一定量において分周する分周回路43に供給
される。分周回路43の出力信号は可制御分周回
路44に供給される。可制御分周回路44は、制
御信号を受信し、これらの制御信号は、可制御分
周回路の入力端子と出力端子との間の信号の周波
数の減少量を定める。可制御回路は、ダウンカウ
ンターによつて形成し、入力周波数を除算する数
は、数、(n−1)によつて定められ(ここにn
は除数である)、ダウンカウンター(可制御割算
回路44)に入力される。可制御除算回路の出力
信号は、位相比較ユニツト41の第2入力端子に
供給される。明らかにように、電圧制御発振器の
出力信号は、除算回路43の除数を掛算した基準
発振器の周波数に等しい周波数をもち、この値は
次に可制御除算回路44の除数によつて掛算され
る。除算回路43の出力信号は、データ処理ユニ
ツトのコンポーネント及び定周波数ユニツトに分
配されるように、分配ネツトワーク21(xx)
に供給される。次に第5図を参照すると、定周波
数クロツクネツトワーク32の各コンポーネント
と共に、周波数制御ネツトワーク33が図示され
ている。この実施例によれば、除算回路43の出
力信号は、分配ネツトワークユニツト21(xx)
に供給される。分配ネツトワークユニツト21
(xx)のうちの1つからの出力信号は、可制御除
算回路44への入力信号として用いられる。可制
御除算回路中のカウントを表わすカウント信号
は、K除算ユニツト52の入力端子と、K/(K
−2)除算ユニツト53の入力端子K/(K−
1)除算ユニツト54の入力端子及び図示しない
中間の除算ユニツトに供給される。除算ユニツト
51の出力端子は、比較器56の第1入力端子に
結合され、除算ユニツト52の出力端子は、比較
器57の第1入力端子に結合され、除算ユニツト
53の出力端子は、比較器58の第1入力端子に
結合され、除算ユニツト54の出力端子は、比較
回路59の第1端子に結合される。比較器56、
比較器57、比較器58及び比較器59の第2の
入力端子は、可制御除算回路44の現在のカウン
トを示す端子に結合される。比較器56、比較器
57、比較器58及び比較器59の出力端子は、
論理ORゲート55の入力端子に各々結合され
る。
なブロツク図が示されている。周波数制御ネツト
ワークは、位相ロツクドループ回路を備えてい
る。基準発振器31からの出力信号は、位相比較
ユニツト41の第1入力端子に供給される。位相
比較ユニツト41の出力信号は、位相比較ユニツ
トに供給された2つの入力信号の位相差によつて
定まる電圧レベルを有する。この出力信号は、電
圧制御発振器42の入力端子に供給される。この
入力信号の振幅は、電圧制御発振器42の出力端
子の信号の周波数を定める。電圧制御発振器42
の出力信号は、この発振器の出力信号の周波数を
或る一定量において分周する分周回路43に供給
される。分周回路43の出力信号は可制御分周回
路44に供給される。可制御分周回路44は、制
御信号を受信し、これらの制御信号は、可制御分
周回路の入力端子と出力端子との間の信号の周波
数の減少量を定める。可制御回路は、ダウンカウ
ンターによつて形成し、入力周波数を除算する数
は、数、(n−1)によつて定められ(ここにn
は除数である)、ダウンカウンター(可制御割算
回路44)に入力される。可制御除算回路の出力
信号は、位相比較ユニツト41の第2入力端子に
供給される。明らかにように、電圧制御発振器の
出力信号は、除算回路43の除数を掛算した基準
発振器の周波数に等しい周波数をもち、この値は
次に可制御除算回路44の除数によつて掛算され
る。除算回路43の出力信号は、データ処理ユニ
ツトのコンポーネント及び定周波数ユニツトに分
配されるように、分配ネツトワーク21(xx)
に供給される。次に第5図を参照すると、定周波
数クロツクネツトワーク32の各コンポーネント
と共に、周波数制御ネツトワーク33が図示され
ている。この実施例によれば、除算回路43の出
力信号は、分配ネツトワークユニツト21(xx)
に供給される。分配ネツトワークユニツト21
(xx)のうちの1つからの出力信号は、可制御除
算回路44への入力信号として用いられる。可制
御除算回路中のカウントを表わすカウント信号
は、K除算ユニツト52の入力端子と、K/(K
−2)除算ユニツト53の入力端子K/(K−
1)除算ユニツト54の入力端子及び図示しない
中間の除算ユニツトに供給される。除算ユニツト
51の出力端子は、比較器56の第1入力端子に
結合され、除算ユニツト52の出力端子は、比較
器57の第1入力端子に結合され、除算ユニツト
53の出力端子は、比較器58の第1入力端子に
結合され、除算ユニツト54の出力端子は、比較
回路59の第1端子に結合される。比較器56、
比較器57、比較器58及び比較器59の第2の
入力端子は、可制御除算回路44の現在のカウン
トを示す端子に結合される。比較器56、比較器
57、比較器58及び比較器59の出力端子は、
論理ORゲート55の入力端子に各々結合され
る。
2 好適な実施例の作用
好適な実施例の作用は次のように理解できよ
う。基準周波数は、既知の一定の周波数の信号を
送出する。例えば基準発振器は、周波数250kHz
を有しうる。可制御除算回路44が入力周波数を
n=80によつて除算するように構成されていれ
ば、システムクロツク信号は、周波数20mHzに設
定されよう。しかし可制御除算回路44が値n=
81をもつように構成されていれば、システムクロ
ツク信号は、20.25mHzの周波数において供給さ
れよう。このように、可制御カウンターの形態の
制御によつて、即ち、ダウンカウンターに入れら
れたカウントの制御によつて、システムクロツク
信号の周波数を変更できる。可制御除算回路に整
数(n−1)を入力した場合、この値は、除算器
52−54にも入力される。各々の除算ユニツトにお
いて、nの値は、除算ユニツトの数Kによつて定
まる値によつて除算され、その結果としてKは近
似的に間隔に等しくなる(近似的に等しい間隔
は、値(n−1)がKによつて正確に除算できな
い場合に結果する)。Kの値は、基準発振器から
の信号の周波数を掛算する値を定め、定周波数源
からの信号の周波数を表示する。例えば、Kの値
が4、n=80ならば、除算回路52の出力は20と
なり、この値は、比較回路57に入力される。可
制御除算回路44のカウントが20に到達すると、
比較器57は、論理“OR”ゲート55に出力信
号を送出し、この信号は、論理“OR”ゲートの
出力端子に供給される。同様に比較器58は、可
制御除算回路のカウントが40に到達した時に、論
理“OR”に信号を供給し、比較回路59はカウ
ントが60に到達した時に論理“OR”ゲート55
に信号を供給する。比較回路56はもちろん可制
御除算回路44のカウントが0(80)に到達した
時に信号を供給する。従つて、明らかなように、
論理ORゲート55の出力端子には、基準発振器
31の周波数のK倍の信号が供給される。例え
ば、基準発振器の周波数250kHzであり、K=4
であると、定周波数クロツクソースの周波数は、
1mHzとなる。前記のように、システムクロツク
周波数がKによつて正確に除算可能でない場合、
個別の間隔はわずかに変化しうる。しかしK番目
の間隔の終了時にはこの間隔は同期される。即ち
可制御除算回路44の再循環と共に累積誤差が結
果することはない。それは、比較回路56が可制
御除算回路と同一の値即ち0を有するためであ
る。分配ネツトワークの位置決めとそれに関係し
た時間遅延とは、定周波数クロツクソースとシス
テムクロツク信号との間の同期を保つために必要
である。クロツク装置のコンポーネントの間に適
切なインターフエーシングを得るために必要とな
りうる或る波形整形回路は、明示されていない
が、はつきりと指示されるコンポーネントが選択
された場合に、当業者によつて容易に特定化され
よう。
う。基準周波数は、既知の一定の周波数の信号を
送出する。例えば基準発振器は、周波数250kHz
を有しうる。可制御除算回路44が入力周波数を
n=80によつて除算するように構成されていれ
ば、システムクロツク信号は、周波数20mHzに設
定されよう。しかし可制御除算回路44が値n=
81をもつように構成されていれば、システムクロ
ツク信号は、20.25mHzの周波数において供給さ
れよう。このように、可制御カウンターの形態の
制御によつて、即ち、ダウンカウンターに入れら
れたカウントの制御によつて、システムクロツク
信号の周波数を変更できる。可制御除算回路に整
数(n−1)を入力した場合、この値は、除算器
52−54にも入力される。各々の除算ユニツトにお
いて、nの値は、除算ユニツトの数Kによつて定
まる値によつて除算され、その結果としてKは近
似的に間隔に等しくなる(近似的に等しい間隔
は、値(n−1)がKによつて正確に除算できな
い場合に結果する)。Kの値は、基準発振器から
の信号の周波数を掛算する値を定め、定周波数源
からの信号の周波数を表示する。例えば、Kの値
が4、n=80ならば、除算回路52の出力は20と
なり、この値は、比較回路57に入力される。可
制御除算回路44のカウントが20に到達すると、
比較器57は、論理“OR”ゲート55に出力信
号を送出し、この信号は、論理“OR”ゲートの
出力端子に供給される。同様に比較器58は、可
制御除算回路のカウントが40に到達した時に、論
理“OR”に信号を供給し、比較回路59はカウ
ントが60に到達した時に論理“OR”ゲート55
に信号を供給する。比較回路56はもちろん可制
御除算回路44のカウントが0(80)に到達した
時に信号を供給する。従つて、明らかなように、
論理ORゲート55の出力端子には、基準発振器
31の周波数のK倍の信号が供給される。例え
ば、基準発振器の周波数250kHzであり、K=4
であると、定周波数クロツクソースの周波数は、
1mHzとなる。前記のように、システムクロツク
周波数がKによつて正確に除算可能でない場合、
個別の間隔はわずかに変化しうる。しかしK番目
の間隔の終了時にはこの間隔は同期される。即ち
可制御除算回路44の再循環と共に累積誤差が結
果することはない。それは、比較回路56が可制
御除算回路と同一の値即ち0を有するためであ
る。分配ネツトワークの位置決めとそれに関係し
た時間遅延とは、定周波数クロツクソースとシス
テムクロツク信号との間の同期を保つために必要
である。クロツク装置のコンポーネントの間に適
切なインターフエーシングを得るために必要とな
りうる或る波形整形回路は、明示されていない
が、はつきりと指示されるコンポーネントが選択
された場合に、当業者によつて容易に特定化され
よう。
当業者には明らかなように、位相ロツクドルー
プの記述は完全ではなく、低域フイルターのよう
な他の素子をループ中に合体させることは可能で
ある。同様に明らかなように、除算回路43は、
本発明の作用にとつて必要ではなく、タイミング
回路の作成の都合上組込むことができる。
プの記述は完全ではなく、低域フイルターのよう
な他の素子をループ中に合体させることは可能で
ある。同様に明らかなように、除算回路43は、
本発明の作用にとつて必要ではなく、タイミング
回路の作成の都合上組込むことができる。
以上の説明は、好適な実施例の作用を説明する
ためのもので、本発明の範囲を制限するためのも
のではない。本発明の範囲は、下記の請求の範囲
のみによつて制限される。以上の説明から、多く
の変更が当業者にとつてなされうることは明らか
であり、これらの変更は、本発明の精神及び範囲
内に包含されよう。
ためのもので、本発明の範囲を制限するためのも
のではない。本発明の範囲は、下記の請求の範囲
のみによつて制限される。以上の説明から、多く
の変更が当業者にとつてなされうることは明らか
であり、これらの変更は、本発明の精神及び範囲
内に包含されよう。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/823,729 US4748644A (en) | 1986-01-29 | 1986-01-29 | Method and apparatus for a constant frequency clock source in phase with a variable frequency system clock |
| US823,729 | 1986-01-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63503412A JPS63503412A (ja) | 1988-12-08 |
| JPH0437446B2 true JPH0437446B2 (ja) | 1992-06-19 |
Family
ID=25239563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62501438A Granted JPS63503412A (ja) | 1986-01-29 | 1987-01-29 | 可変周波数のシステムクロックと同相の定周波数クロックソ−スのための方法及び装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4748644A (ja) |
| EP (1) | EP0292502B1 (ja) |
| JP (1) | JPS63503412A (ja) |
| AU (1) | AU7082287A (ja) |
| CA (1) | CA1286413C (ja) |
| WO (1) | WO1987004813A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3719582C2 (de) * | 1987-06-12 | 1999-01-28 | Philips Broadcast Television S | Schaltungsanordnung zur Erzeugung eines Phasenreferenzsignals |
| US4849998A (en) * | 1988-06-03 | 1989-07-18 | Communications Satellite Corporation | Rate synchronized symbol timing recovery for variable rate data transmission systems |
| GB2228598A (en) * | 1989-02-28 | 1990-08-29 | Ibm | Clock signal generator for a data processing system |
| GB8906093D0 (en) * | 1989-03-16 | 1989-04-26 | British Telecomm | Optical transmission system |
| US4972442A (en) * | 1989-04-27 | 1990-11-20 | Northern Telecom Limited | Phase-locked loop clock |
| US4972160A (en) * | 1989-12-07 | 1990-11-20 | Northern Telecom Limited | Phase-lock loop circuit with improved output signal jitter performance |
| JPH04371024A (ja) * | 1991-06-19 | 1992-12-24 | Sony Corp | Pll周波数シンセサイザ |
| FR2680058B1 (fr) * | 1991-07-30 | 1994-01-28 | Sgs Thomson Microelectronics Sa | Procede et dispositif de synchronisation d'un signal. |
| EP0686917A1 (en) * | 1994-06-07 | 1995-12-13 | International Business Machines Corporation | Apparatus for processing a series of timing signals |
| JPH07336784A (ja) * | 1994-06-08 | 1995-12-22 | Toshiba Corp | クロック同期装置 |
| JP2817676B2 (ja) * | 1995-07-31 | 1998-10-30 | 日本電気株式会社 | Pll周波数シンセサイザ |
| KR100193806B1 (ko) * | 1995-10-13 | 1999-06-15 | 윤종용 | 교환시스템의 클럭 발생회로 및 방법 |
| US5784332A (en) * | 1996-12-12 | 1998-07-21 | Micron Technology Corporation | Clock frequency detector for a synchronous memory device |
| US6172935B1 (en) | 1997-04-25 | 2001-01-09 | Micron Technology, Inc. | Synchronous dynamic random access memory device |
| US7397314B2 (en) * | 2002-09-11 | 2008-07-08 | Hewlett-Packard Development Company, L.P. | Redundant clock source |
| JP4624928B2 (ja) * | 2006-01-12 | 2011-02-02 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3621451A (en) * | 1969-02-26 | 1971-11-16 | Hewlett Packard Co | Frequency multiplier |
| JPS4999260A (ja) * | 1973-01-26 | 1974-09-19 | ||
| US4030045A (en) * | 1976-07-06 | 1977-06-14 | International Telephone And Telegraph Corporation | Digital double differential phase-locked loop |
| BR8407147A (pt) * | 1983-11-07 | 1985-10-08 | Motorola Inc | Microcomputador,sistema de microcomputador eficiente em energia e gerador de frequencia de pulso de relatorio de pulso de relatorio para microcomputador |
-
1986
- 1986-01-29 US US06/823,729 patent/US4748644A/en not_active Expired - Lifetime
-
1987
- 1987-01-28 CA CA000528350A patent/CA1286413C/en not_active Expired - Fee Related
- 1987-01-29 WO PCT/US1987/000177 patent/WO1987004813A1/en not_active Ceased
- 1987-01-29 JP JP62501438A patent/JPS63503412A/ja active Granted
- 1987-01-29 AU AU70822/87A patent/AU7082287A/en not_active Abandoned
- 1987-01-29 EP EP87901789A patent/EP0292502B1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0292502B1 (en) | 1990-05-23 |
| US4748644A (en) | 1988-05-31 |
| JPS63503412A (ja) | 1988-12-08 |
| WO1987004813A1 (en) | 1987-08-13 |
| AU7082287A (en) | 1987-08-25 |
| CA1286413C (en) | 1991-07-16 |
| EP0292502A1 (en) | 1988-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0292502B1 (en) | Method and apparatus for a constant frequency clock source in phase with a variable frequency system clock | |
| EP1133728B1 (en) | Clock generation and distribution in an emulation system | |
| US4849702A (en) | Test period generator for automatic test equipment | |
| US4339722A (en) | Digital frequency multiplier | |
| US4005479A (en) | Phase locked circuits | |
| JP3491280B2 (ja) | 異機種混合コンピュータ・システムにおけるノード同期化の方法及び装置 | |
| US5691660A (en) | Clock synchronization scheme for fractional multiplication systems | |
| EP0131233A2 (en) | High-speed programmable timing generator | |
| EP0214676B1 (en) | Clock signal regenerator arrangement | |
| US4947382A (en) | Direct digital locked loop | |
| CA1216032A (en) | Variable digital frequency generator with value storage | |
| JPH05506757A (ja) | 同期デジタルクロック用スケーラ | |
| JPS61105629A (ja) | クロツク制御方式 | |
| GB2052815A (en) | Digital frequency multiplier | |
| JPH1079645A (ja) | 周波数選択装置及びそれに設けられた同期検出器 | |
| US5017801A (en) | Method and apparatus for converting a gap-infested read-in clock into a gap-free read-out clock | |
| KR19990009340A (ko) | 망동기 장치 및 방법 | |
| JPH11237489A (ja) | 基準周波数発生装置 | |
| JPS61140221A (ja) | タイミング発生回路 | |
| JP2615984B2 (ja) | 信号処理回路 | |
| JP2543514B2 (ja) | タイミング信号発生器 | |
| JPH03295495A (ja) | タイマー装置 | |
| SU1167736A1 (ru) | Преобразователь код-частота | |
| JPH04291819A (ja) | 位相同期ループ回路及び基準信号選択回路 | |
| JPH0846604A (ja) | ネットワークシミュレーション装置 |