JPH0438040A - ｍＢＩＰ符号方式光中継器用識別回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はｍＢ１Ｐ符号方式光中継器用識別回路に関する
。

〔従来の技術〕

従来のｍＢ１Ｐ符号方式光中継器用識別回路では、識別
用の識別電圧および識別位相は、光中継器の製造工程に
おいて最適値に調整された上で固定されており、識別電
圧および識別位相を動作中に自動調整するための制御回
路を設けていない。

〔発明が解決しようとする課題〕

上述したように従来のｍＢ１Ｐ符号方式光中継器用識別
回路では、識別電圧および識別位相を最適値に調整する
ための工数を要し、更に調整後両者とも固定されるので
光中継器中の光素子等の経年変化に伴なってアイパター
ンが変化すると最適状態からずれてしまい、ビットエラ
ーレイト（ＢＥＲ）劣化を生じるという欠点がある。

〔課題を解決するための手段〕

本発明の第１の発明の識別回路は、ｍＢ１Ｐ符号形式の
入力データを第１の識別電圧により識別して出力する主
識別回路と、前記第１の識別電圧を上方および下方に一
定量ずつシフトした第２および第３の識別電圧によりそ
れぞれ前記入力データを識別する第１および第３のエラ
ー検出用識別回路と、該第１および第２のエラー検出用
識別回路の識別結果データをそれぞれ分周し低周波成分
を抽出した上で周波数電圧変換してビットエラーレート
を示す信号を送出する第１および第２のエラー検出回路
と、該第１および第２のエラー検出回路の両送出信号の
差信号を発生する差動アンプと、該差動アンプの出力電
圧をゼロにするよう前記第１の識別電圧を制御する識別
電圧制御回路とを備えている。

第２の発明の識別回路は、ｍＢ１Ｐ符号形式の入力デー
タを第１の識別電圧により識別して出力する主識別回路
と、前記第１の識別電圧に正弦波信号を重畳した第２の
識別電圧により前記入力データを識別するエラー検出用
識別回路と、該エラー検出用識別回路の識別結果データ
を分周して低周波成分を抽出した上で周波数電圧変換し
てビットエラーレイトを示す信号を送出するエラー検出
回路と、前記正弦波信号を参照信号として前記エラー検
出回路の送出信号を同期検出する同期検出回路と、該同
期検出回路の送出信号をゼロにするよう前記第１の識別
電圧を制御する識別電圧制御回路とを備えている。

第３の発明の識別回路は、ｍＢ１Ｐ符号形式の入力デー
タを第１の識別位相をもつクロックタイミングで識別し
て出力する主識別回路と、前記第１の識別位相の前方お
よび後方に一定量ずつシフトした第２および第３の識別
位相をもつ第１および第２のクロックタイミングでそれ
ぞれ前記入力データを識別する第１および第２のエラー
検出用識別回路と、該第１および第２のエラー検出用識
別回路の識別結果データをそれぞれ分周し低周波成分を
抽出した上で周波数電圧変換してビットエラーレートを
示す信号を送出する第１および第２のエラー検出回路と
、該第１および第２のエラー検出回路の両送出信号の差
信号を発生する差動アンプと、該差動アンプの出力電圧
をゼロにするよう前記第１の識別位相を制御する識別位
相制御回路とを備えている。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の第１の発明の一実施例のブロツク図で
あり、第２図および第３図は本実施例の動作を示す特性
図である。

第１図において、ｍビットに１ビツトのパリティピット
を挿入したｍＢ１Ｐ符号形式の入力データが、主識別回
路１．エラー検出用識別回路２および３にそれぞれ入力
される。エラー検出用識別回路２の識別電圧は主識別回
路１の識別電圧■よりもΔＶだけ高く、エラー検出用識
別回路３の識別電圧は主識別回路１の識別電圧よりもΔ
Ｖだけ低く設定されている。従って第２図に示すように
、主識別回路ｌの識別電圧がビットエラーレイトくＢＥ
Ｒ〉の最小になる電圧の値Ｖ。から若干ずれた値■ｏ′
になっていると、エラー検出用識別回路２のＢＥＲはＡ
に、またエラー検出用識別回路３のＢＥＲはＢになる。

本実施例の回路では、この値ＡおよびＢが等しくなるよ
うに主識別回路１の識別電圧Ｖを制御することにより、
識別電圧ＶをＢＥＲが最小となる値■ｏに自動設定する
。ｍＢ１Ｐ符号形式の場合、データを分周したものの平
均マーク率が、符号誤りの有無に応じて、すなわちパリ
ティ則違反の有無に応じて変化するので、データの分周
信号の低周波成分を取り出しその周波数変動を検出する
ことにより、ヒ・・ノドエラーの頻度を検出することが
できる。この原理に基づいて、第１図の回路ではエラー
検出用識別回路２および３の識別結果中のエラーを検出
するために、それぞれの出力データを分周回路４および
５で２分周し、さらにローパスフィルター６および７を
通して、周波数変動がビットエラーの個数に比例する信
号を得ている。ローパスフィルター６および７の出力信
号はそれぞれ、周波数電圧変換回路８および９でビット
エラーの個数に比例した電圧をもつ信号に変換される。

この２つの電圧信号を差動アンプ１０に入力して得られ
る差信号は、第３図に示すように、主識別回路１の識別
電圧Ｖの最適値■。からの差と比例関係になる。差動ア
ンプ１０の出力電圧をゼロにするよう識別電圧制御回路
１１が電圧値■を制御して、主識別回路１の識別電圧Ｖ
をＢＥＲが最小となる値■ｏに自動設定する。

第４図は本発明の第２の発明の一実施例のブロック図で
ある。ｍＢ１Ｐ符号形式の入力データは、主識別回路１
とエラー検出用識別回路２とに入力され、それぞれクロ
ック（１）およびスロック（２）の立ち上り時に識別判
定される。第２図（ａ）に示すように、クロック（１）
の識別位相はアイパターンＥの中央の最適点に設定し、
またクロック（２）の識別位相は最適点よりはずれた点
に設定して、エラー検出用識別回路２が常にあるレベル
以上のビットエラーを発生するようにしである。この場
合には、エラー検出用識別回路２および主識別回路１の
ＢＥＲが最小となる識別電圧Ｖｏはほぼ一致するので、
エラー検出用識別回路２のビットエラーが最小となるよ
うに識別電圧Ｖを制御すれば、主識別回路１のビットエ
ラーも最小となる。エラー検出用識別回路２の出力デー
タを分周回路４で分周し、ローパスフィルター６で低周
波成分をとり出すと、周波数変動がとットエラー個数に
比例した信号を得る。この信号を周波数電圧変換回路８
でビットエラー個数に比例しな電圧信号に変換すると、
第６図の実線特性Ｃを得る。第７図に示すように、エラ
ー検出用識別回路２の識別電圧に正弦波信号を重畳させ
ると１周波数電圧変換回路８の出力電圧にも正弦波が重
畳される。この場合、識別電圧■が最適値Ｖｏよりも高
い時には、入力正弦波Ｇ１と出力正弦波Ｇ２とが同相に
なり、逆の時には入力正弦波Ｆ１と出力正弦波Ｆ２とが
逆相となる。また、識別電圧Ｖが最適値Ｖｏにある時に
は、出力正弦波Ｈ２の周波数が入力正弦波Ｈ１の２倍に
なる。従って、入力正弦波信号を参照信号として周波数
電圧変換回路８の出力信号を同期検出すれば、第６図の
破線特性りのような微分特性を得ることができる。この
微分信号をゼロにするよう識別電圧■を制御すれば、識
別電圧■を最適値Ｖ。に設定できる。この原理に基づい
て、第４図の回路では、発振器１２で発生する正弦波信
号と識別電圧Ｖとをアナログ加算器１５で重畳し、エラ
ー検出用識別回路２に識別電圧として供給している。さ
らに、発振器１２からの正弦波信号を参照信号として、
周波数電正変換回路８の出力信号を同期検出回路１３で
同期検出して、得られた微分信号をゼロにするよう識別
電圧制御回路１４で識別電圧Ｖを制御している。

第８図は第３の発明の一実施例のブロック図である。ｍ
Ｂ１Ｐ符号形式の入力データは、主識別回路１とエラー
検出用識別回路２および３とにそれぞれ入力される。エ
ラー検出用識別回路２の識別用クロックの位相は常に主
識別回路１の識別用クロックの位相τよりΔτだけ進み
、エラー検出用識別回路３の識別用クロックの位相は常
に主識別回路２のものよりΔτだけ遅れている。

第９図に示すように、主識別回路１の識別位相τ。′が
、ＢＥＲの最小となる値τ０から若干ずれていると、エ
ラー検出用識別回路２のＢＥＲはＪに、またエラー検出
用識別回路３のＢＥＲはＫになる。本実施例では、この
値ＪおよびＫが等しくなるように識別位相制御面路２１
が識別用クロックの位相τを制御することにより、主識
別回路１の識別位相τをＢＥＲが最小となる値τ０に自
動設定している。すなわち、エラー検出用識別回路２お
よび３の出力データを分周回路４および５で分周し、さ
らにローパスフィルター６および７を通して低周波成分
を取り出して、周波数変動がビットエラーの個数に比例
する信号を得る。この両信号を周波数電圧変換回路８お
よび９でビットエラー個数に比例した電圧信号に変換し
て、差動アンプ１０で差信号を得ることにより、第１０
図に示すような出力特性を実現している。従って、差動
アンプ１０の出力電圧をゼロにするよう、つまりエラー
検出用識別回路２および３のＢＥＲが等しくなるように
識別位相制御回路２１でクロック位相を制御すれば、主
識別回路１の識別位相τをＢＥＲが最小となる値τ０に
自動設定できる。

〔発明の効果〕

以上説明したように本発明には、識別回路の識別電圧お
よび識別位相をビットエラーレイトが最小となる値に自
動設定でき、従来のような製造工程における調整を不要
とし、また光素子等の経年変化でアイパターンが変化し
た場合でも常にビットレイトを最小にするように自動設
定できるという効果がある。

【図面の簡単な説明】

第１図、第４図、第８図は本発明の実施例のブロック図
、第２図、第３図、第５図〜第７図、第９図、第１０図
は本発明の実施例の動作を説明するための特性図である
。 １・・・主識別回路、２，３・・・エラー検出用識別回
路、４，５・・・分周回路、６．７・・・ローパスフィ
ルター、８．９・・・周波数電圧変換回路、１０・・・
差動アンプ、１１．１４・・・識別電圧制御回路、１２
・・・発振器、１３・・・同期検出回路、１５・・・ア
ナログ加算器、２１・・・識別位相制御回路。

Claims (1)

1. 【特許請求の範囲】 １、ｍＢ１Ｐ符号形式の入力データを第１の識別電圧に
   より識別して出力する主識別回路と、前記第１の識別電
   圧を上方および下方に一定量ずつシフトした第２および
   第３の識別電圧によりそれぞれ前記入力データを識別す
   る第１および第３のエラー検出用識別回路と、該第１お
   よび第２のエラー検出用識別回路の識別結果データをそ
   れぞれ分周し低周波成分を抽出した上で周波数電圧変換
   してビットエラーレートを示す信号を送出する第１およ
   び第２のエラー検出回路と、該第１および第２のエラー
   検出回路の両送出信号の差信号を発生する差動アンプと
   、該差動アンプの出力電圧をゼロにするよう前記第１の
   識別電圧を制御する識別電圧制御回路とを備えているこ
   とを特徴とするｍＢ１Ｐ符号方式光中継器用識別回路。 ２、ｍＢ１Ｐ符号形式の入力データを第１の識別電圧に
   より識別して出力する主識別回路と、前記第１の識別電
   圧に正弦波信号を重畳した第２の識別電圧により前記入
   力データを識別するエラー検出用識別回路と、該エラー
   検出用識別回路の識別結果データを分周して低周波成分
   を抽出した上で周波数電圧変換してビットエラーレイト
   を示す信号を送出するエラー検出回路と、前記正弦波信
   号を参照信号として前記エラー検出回路の送出信号を同
   期検出する同期検出回路と、該同期検出回路の送出信号
   をゼロにするよう前記第１の識別電圧を制御する識別電
   圧制御回路とを備えていることを特徴とするｍＢ１Ｐ符
   号方式光中継器用識別回路。 ３、ｍＢ１Ｐ符号形式の入力データを第１の識別位相を
   もつクロックタイミングで識別して出力する主識別回路
   と、前記第１の識別位相の前方および後方に一定量ずつ
   シフトした第２および第３の識別位相をもつ第１および
   第２のクロックタイミングでそれぞれ前記入力データを
   識別する第１および第２のエラー検出用識別回路と、該
   第１および第２のエラー検出用識別回路の識別結果デー
   タをそれぞれ分周し低周波成分を抽出した上で周波数電
   圧変換してビットエラーレートを示す信号を送出する第
   １および第２のエラー検出回路と、該第１および第２の
   エラー検出回路の両送出信号の差信号を発生する差動ア
   ンプと、該差動アンプの出力電圧をゼロにするよう前記
   第１の識別位相を制御する識別位相制御回路とを備えて
   いることを特徴とするｍＢ１Ｐ符号方式光中継器用識別
   回路。