JPH0438121A - Stabilizing circuit for comparator output upon power on - Google Patents
Stabilizing circuit for comparator output upon power onInfo
- Publication number
- JPH0438121A JPH0438121A JP2141596A JP14159690A JPH0438121A JP H0438121 A JPH0438121 A JP H0438121A JP 2141596 A JP2141596 A JP 2141596A JP 14159690 A JP14159690 A JP 14159690A JP H0438121 A JPH0438121 A JP H0438121A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- resistor
- turned
- input terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000087 stabilizing effect Effects 0.000 title claims description 5
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ｔｆＡ装置における電源投入時のコンパレー
タ出力の安定化回路に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a circuit for stabilizing the output of a comparator when power is turned on in a tfA device.
（従来の技術）
従来、このような分野の技術としては、例えば以下に示
すようなものがあった。(Prior Art) Conventionally, as technologies in this field, there have been the following, for example.
第２１はかかる従来の電源装置の回路図である。The twenty-first is a circuit diagram of such a conventional power supply device.
この図において、抵抗１と抵抗２の直列回路と、抵抗３
と抵＠４の直列回路、及びダイオード５と抵抗６とコン
デンサ７との直列回路とがそれぞれ電源端子ａ、ｂ間に
並列に接続されている。抵抗ｌと抵抗２とで分圧された
電圧は、コンパレータ１１の非反転入力端子±に、抵抗
３と抵抗４とで分圧された電圧は、コンパレータ９の非
反転入力端子＋にそれぞれ印加される。コンデンサ７の
電源側には、コンパレータ９の反転入力端子−が接続さ
れ、コンパレータ１１の反転入力端子−は端子ｅに接続
され、その端子ｅには電圧２．５Ｖが印加される、コン
パレータ９の非反転入力端子子とコンパレータ９の出力
側間には抵抗８が接続され、コンパレータ９がオンする
とその状態を保持する。In this figure, a series circuit of resistor 1 and resistor 2, and a resistor 3
A series circuit of a diode 5, a resistor 6, and a capacitor 7 is connected in parallel between power terminals a and b, respectively. The voltage divided by the resistor 1 and the resistor 2 is applied to the non-inverting input terminal ± of the comparator 11, and the voltage divided by the resistor 3 and the resistor 4 is applied to the non-inverting input terminal + of the comparator 9. Ru. The inverting input terminal of the comparator 9 is connected to the power supply side of the capacitor 7, and the inverting input terminal of the comparator 11 is connected to the terminal e, to which a voltage of 2.5 V is applied. A resistor 8 is connected between the non-inverting input terminal and the output side of the comparator 9, and when the comparator 9 is turned on, that state is maintained.
コンパレータ１１の非反転入力端子子と、コンパレータ
１１の出力端子間には、抵抗Ｉ６とダイオード１７の直
列回路が接続され、コンパレータ１１がオンするとその
状態を保持する。コンデンサ７の電源側とコンパレータ
１１の出力側間には抵抗１０が接続される。また、ダイ
オード５と抵抗６間と端子Ｃに接続される配線とコンパ
レータ９の出力側間には、ダイオード１２とリレー１３
とが並列に接続される。A series circuit of a resistor I6 and a diode 17 is connected between the non-inverting input terminal of the comparator 11 and the output terminal of the comparator 11, and when the comparator 11 is turned on, the state is maintained. A resistor 10 is connected between the power supply side of the capacitor 7 and the output side of the comparator 11. In addition, a diode 12 and a relay 13 are connected between the diode 5 and the resistor 6, the wiring connected to the terminal C, and the output side of the comparator 9.
are connected in parallel.
そのリレー１３が駆動されると出力接点ｒｌが動作し、
負荷１８に１を源電圧１２Ｖが印加される。When the relay 13 is driven, the output contact rl operates,
A source voltage of 12 V is applied to the load 18 .
以下、この回路の動作について説明する。The operation of this circuit will be explained below.
まず、電源端子ａの電源側に設けられる入力用スイッチ
（図示なし）が投入されると、コンデンサ７に電荷が徐
々に蓄積され、コンパレータ９の反転入力端子−の電位
は徐々に上昇し、抵抗３と抵抗４とで分圧されたコンパ
レータ９の非反転入力端子子の電圧より太き（なると、
コンパレータ９はオンし、リレー１３が駆動される。す
ると出力接点ｒｌｌが動作し、負荷１８にｔ′ｓｔ圧１
２Ｖが印加される。このように、入力用スイッチの投入
後、所定時間遅延して、負荷１８に電源電圧１２Ｖを印
加するようにしている。First, when an input switch (not shown) provided on the power supply side of the power supply terminal a is turned on, charge is gradually accumulated in the capacitor 7, the potential of the inverting input terminal - of the comparator 9 gradually rises, and the resistor The voltage at the non-inverting input terminal of the comparator 9 divided by 3 and the resistor 4 is
Comparator 9 is turned on and relay 13 is driven. Then, the output contact rll operates, and the load 18 receives t'st pressure 1.
2V is applied. In this way, the power supply voltage of 12 V is applied to the load 18 after a predetermined time delay after the input switch is turned on.
これは、負荷として、マイクロコンピュータが接続され
るような場合、確実にリセットをかけた後に、を源電圧
を印加する必要があるためである。This is because when a microcomputer is connected as a load, it is necessary to apply the source voltage after reliably applying reset.
次に、電源電圧が低下すると、抵抗１と抵抗２とで分圧
される電圧も低下することになり、コンパレータ１１の
非反転入力端子子の電位がコンパレータエ１の反転入力
端子−の電位（２，５Ｖ）より下がると、コンパレータ
１１はオンして端子ｄにて電５ｉ！圧の低下を検出する
ことができる。Next, when the power supply voltage decreases, the voltage divided by resistor 1 and resistor 2 also decreases, and the potential of the non-inverting input terminal of comparator 11 changes from the potential of the inverting input terminal of comparator E1 ( 2.5V), the comparator 11 turns on and the voltage 5i! A drop in pressure can be detected.
（発明が解決しようとする課ＩＩ）
しかしながら、上記した従来のように、ｔ′ｔＡ投入時
に、２．５■電圧をコンパレータ１１の反転入力端子−
に直接印加すると、電源投入時に端子ａに印加される電
圧は、１ｉｔｓ側にコンデンサが接続されており、瞬時
に１２Ｖが印加されるわけではない。(Problem II to be Solved by the Invention) However, as in the above-described conventional method, when t'tA is applied, the voltage of 2.5■ is applied to the inverting input terminal of the comparator 11.
If the voltage is applied directly to the terminal a when the power is turned on, a capacitor is connected to the 1its side, so 12V is not instantaneously applied.
そのため、コンパレータ１１の反転入力端子−が、その
非反転入力端子子の電位より高くなり、コンパレータ１
１の初期状態がオンとなる。このように、コンパレータ
１１がオンすると、コンデンサ７にたまるべき電荷は、
抵抗１０を介して放電されることになり、を源が投入さ
れても、コンデンサ７には電荷がたまらなくなり、リレ
ー１３を駆動することができない。Therefore, the potential of the inverting input terminal - of the comparator 11 becomes higher than the potential of its non-inverting input terminal, and the potential of the comparator 11 becomes higher than that of its non-inverting input terminal.
The initial state of 1 is on. In this way, when the comparator 11 is turned on, the charge that should accumulate in the capacitor 7 is
The capacitor 7 will be discharged via the resistor 10, and even if the power source is turned on, the capacitor 7 will not be able to accumulate electric charge, and the relay 13 will not be able to be driven.
本発明は、上記問題点を除去し、を源のオフ後、再投入
しても、確実に所定時間遅延後に、負荷に電ａ電圧を供
給することができる電源投入時のコンパレータ出力の安
定化回路を提供することを目的とする。The present invention eliminates the above problems and stabilizes the comparator output when the power is turned on, so that even if the power is turned off and turned on again, the voltage can be reliably supplied to the load after a predetermined time delay. The purpose is to provide circuits.
＜ｔａ題を解決するための手段）
本発明は、上記目的を達成するために、電源装置におけ
る電源投入時のコンパレータ出力の安定化回路において
、を源の入力用スイッチと、該入力用スイッチの投入後
、所定時間遅延後、リレーを駆動する第１のコンパレー
タと、１ｉｉｆｕ）’Ｍｌ（７）電位への低下により動
作する第２のコンパレータと、前記第１の電位より低い
第２の電位への電源の低下を検出する第３のコンパレー
タと、前記第２及び第３のコンパレータの反転入力端子
に接続される抵抗とコンデンサからなる遅延回路と、該
遅延回路のコンデンサの電源側と前記第２のコンパレー
タの出力側に接続されるダイオードとを具備するように
したものである。<Means for Solving the Problems> In order to achieve the above object, the present invention provides a circuit for stabilizing the output of a comparator when the power is turned on in a power supply device, which includes an input switch for the source and a switch for the input switch. After a predetermined time delay after turning on, a first comparator that drives the relay, and a second comparator that operates due to the drop to the potential 1iifu)'Ml(7), and a second potential that is lower than the first potential. a third comparator for detecting a drop in the power supply; a delay circuit comprising a resistor and a capacitor connected to the inverting input terminals of the second and third comparators; and a diode connected to the output side of the comparator.
（作用）
本発明によれば、第１図に示すように、を源の入力用ス
イッチがオフされると、第２のコンパレータ３３の非反
転入力端子束の電位が、端子ｅがら遅延回路を介して印
加されている電圧が印加される反転入力端子−の電位よ
り低くなり、第２のコンパレータ３３をオンするので、
入力用スイッチがオフされたら、コンデンサ３８にたま
った！荷はすぐに第２のコンパレータ３３を介して放電
される。(Function) According to the present invention, as shown in FIG. Since the voltage applied through the inverting input terminal becomes lower than the potential of the applied inverting input terminal -, turning on the second comparator 33,
When the input switch was turned off, it accumulated in capacitor 38! The load is immediately discharged via the second comparator 33.
そこで、を源の人力用スイッチがオフ後、すぐにオンさ
れても、第３のコンパレータ３２の非反転入力端子÷へ
の電圧の印加が、第３のコンパレータ３２の反転入力端
子−への電圧の印加よりも早くなリ、第３のコンパレー
タ３２の初期状態をオフにすることができ、安定な第３
のコンパレータ３２の動作を行わせることができる。Therefore, even if the human power switch that is the source is turned off and then turned on immediately, the voltage applied to the non-inverting input terminal of the third comparator 32 ÷ is the voltage applied to the inverting input terminal - of the third comparator 32. The initial state of the third comparator 32 can be turned off earlier than the application of
The operation of the comparator 32 can be performed.
（実施例）
以下、本発明の実施例について図面を参照しながら詳細
に説明する。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第１図は本発明の実施例を示す電源装置の回路図である
。FIG. 1 is a circuit diagram of a power supply device showing an embodiment of the present invention.
この図に示すように、抵抗２１と抵抗２２と抵抗２３の
直列回路と、抵抗２４と抵抗２５の直列回路、及びダイ
オード２６と抵抗２７とコンデンサ２８との直列回路と
がそれぞれ電源端子ａ、ｂ間に並列に接続されており、
電源端子ａ、ｂ間には電圧１２Ｖが印加される。抵抗２
１と抵抗２２及び２３とで分圧された電圧は、第２のコ
ンパレータ３３の非反転入力端子＋に、抵抗２１及び抵
抗２２と抵抗２３とで分圧された電圧は、第３のコンパ
レータ３２の非反転入力端壬子に、抵抗２４と抵抗２５
とで分圧された電圧は第１のコンパレータ３０の非反転
入力端子十にそれぞれ印加される。コンデンサ２８の電
源側には第１のコンパレータ３０の反転入力端子−が接
続される。端子ｅには電圧２．５■が印加され、抵抗３
９とコンデンサ３８からなる遅延回路が設けられ、その
出力側は第３のコンパレータ３２及び第２のコンパレー
タ３３の反転入力端子に接続される。また、ダイオード
３５が抵抗３９の出力側と第２のコンパレータ３３の出
力側に接続される。第１のコンパレータ３０の非反転入
力端壬子と第１のコンパレータ３０の出力側間には抵抗
２９が接続され、第１のコンパレータ３０がオンすると
、その状態を保持する。第３のコンパレータ３２の非反
転入力端子＋と第３のコンパレータ３２の出力端子間に
は抵抗４０とダイオード４１の直列回路が接続され、第
３のコンパレータ３２がオンすると、その状態を保持す
る。コンデンサ２８の電源側と第３のコンパレータ３２
の出力側間にはコンデンサ２８の電荷を引き込むだめの
抵抗３１が接続される。コンデンサ２８の電源側と第２
のコンパレータ３３の出力側間にはダイオード３４が接
続される。As shown in this figure, a series circuit of a resistor 21, a resistor 22, and a resistor 23, a series circuit of a resistor 24, a resistor 25, and a series circuit of a diode 26, a resistor 27, and a capacitor 28 are connected to power terminals a and b, respectively. are connected in parallel between
A voltage of 12V is applied between power supply terminals a and b. resistance 2
The voltage divided by 1 and resistors 22 and 23 is applied to the non-inverting input terminal + of the second comparator 33, and the voltage divided by resistor 21, resistor 22, and resistor 23 is applied to the third comparator 32. Resistor 24 and resistor 25 are connected to the non-inverting input terminal of
The voltages divided by and are respectively applied to the non-inverting input terminals of the first comparator 30. The inverting input terminal - of the first comparator 30 is connected to the power supply side of the capacitor 28 . A voltage of 2.5■ is applied to the terminal e, and a resistor of 3
A delay circuit consisting of a capacitor 9 and a capacitor 38 is provided, the output side of which is connected to the inverting input terminals of the third comparator 32 and the second comparator 33. Further, a diode 35 is connected to the output side of the resistor 39 and the output side of the second comparator 33. A resistor 29 is connected between the non-inverting input terminal of the first comparator 30 and the output side of the first comparator 30, and when the first comparator 30 is turned on, that state is maintained. A series circuit of a resistor 40 and a diode 41 is connected between the non-inverting input terminal + of the third comparator 32 and the output terminal of the third comparator 32, and when the third comparator 32 is turned on, that state is maintained. The power supply side of the capacitor 28 and the third comparator 32
A resistor 31 for drawing in the charge of the capacitor 28 is connected between the output sides of the capacitor 28. The power supply side of the capacitor 28 and the second
A diode 34 is connected between the output sides of the comparator 33.
ダイオード２６と抵抗２７間と端子Ｃに接続される配線
と第１のコンパレータ３０の出力側間にはダイオード３
６とリレー３７とが並列に接続される。そのリレー３７
が駆動されると出力接点ｒ！が動作し、負荷５０にｔ′
Ｂ電圧１２Ｖが印加される。A diode 3 is connected between the diode 26 and the resistor 27 and between the wiring connected to the terminal C and the output side of the first comparator 30.
6 and relay 37 are connected in parallel. That relay 37
When is driven, the output contact r! operates, and the load 50 receives t'
B voltage of 12V is applied.
なお、前記した各素子の値の一例を示すと、抵抗２１は
３．６にΩ、抵抗２２は３００Ω、抵抗２３は１．５に
Ω、抵抗２４は３，９にΩ、抵抗２５はＩＫΩ、抵抗２
７は１２０にΩ、コンデンサ２８は２２μＦ、抵抗２９
は１．６にΩ、第１乃至第３のコンパレータ３０．３２
３３はともにＩＣ１００、抵抗３１は２．７にΩ、抵抗
４０は６２０Ω、コンデンサ３８は１μＦ、抵抗３９′
、よ５６０にΩである。In addition, to show an example of the values of each element described above, the resistor 21 is 3.6Ω, the resistor 22 is 300Ω, the resistor 23 is 1.5Ω, the resistor 24 is 3.9Ω, and the resistor 25 is IKΩ. , resistance 2
7 is 120Ω, capacitor 28 is 22μF, resistor 29
is 1.6Ω, first to third comparators 30.32
33 are both IC100, resistor 31 is 2.7Ω, resistor 40 is 620Ω, capacitor 38 is 1μF, resistor 39'
, is 560Ω.
次に、この電源装置の回路の動作について説明する。Next, the operation of the circuit of this power supply device will be explained.
まず、電＃端子ａの電源側に設けられる入力用スイッチ
（図示なし）が投入されると、コンデンサ２８にｔ？ｍ
が徐々に蓄積され、第１のコンパレータ３０の反転入力
端子−の電位は徐々に上昇し、抵抗２４と抵抗２５とで
分圧された第１のコンパレータ３０の非反転入力端子＋
の電圧より大きくなると、第１のコンパレータ３０はオ
ンしリレー３７が駆動される。するとその出力接点ｒＩ
！が動作し、負荷５０に電ａｔ圧１２Ｖが印加される。First, when an input switch (not shown) provided on the power supply side of the voltage terminal a is turned on, the capacitor 28 is set to t? m
is gradually accumulated, the potential at the inverting input terminal - of the first comparator 30 gradually rises, and the potential at the non-inverting input terminal + of the first comparator 30 divided by the resistor 24 and the resistor 25 increases.
When the voltage becomes larger than , the first comparator 30 is turned on and the relay 37 is driven. Then, its output contact rI
! operates, and an electric voltage of 12 V is applied to the load 50.
このように、入力用スイッチの投入後、所定時間遅延し
て、負荷５０にｔｆ１１ｉｔ圧１２Ｖが圧加２Ｖるよう
にしている。In this way, after the input switch is turned on, the tf11it pressure of 12V is applied to the load 50 by 2V with a delay of a predetermined time.
次に、ｍａｔ圧が低下すると、抵抗２１及び２２と抵抗
２３とで分圧される電圧も低下することになり、第３の
コンパレータ３２の非反転入力端子＋より低い第２の電
位が第３のコンパレータ３２の反転入力端子−の電位（
２，５Ｖ）より下がると、第３のコンパレータ３２はオ
ンし、端子ｄにて電源電圧の低下を検出することができ
る。この場合、端子２．５■に電圧が印加されても、抵
抗３９とコンデ／す３８からなる遅延回路により、遅延
した状郭で電圧が第３のコンパレータ３２の反転入力端
子−乙こ印加されるので、第３のコンパレータ３２のＱ
Ｂ投入時の初期状態はオフとなり、第３のコンパレータ
３２の出力の安定化を図ることかできる。Next, when the mat pressure decreases, the voltage divided by the resistors 21 and 22 and the resistor 23 also decreases, and the second potential lower than the non-inverting input terminal + of the third comparator 32 becomes the third potential. The potential of the inverting input terminal - of the comparator 32 (
2.5 V), the third comparator 32 is turned on, and a drop in the power supply voltage can be detected at the terminal d. In this case, even if a voltage is applied to the terminal 2.5, the voltage is applied to the inverting input terminal of the third comparator 32 in a delayed manner due to the delay circuit consisting of the resistor 39 and the capacitor 38. Therefore, the Q of the third comparator 32 is
The initial state when B is turned on is off, and the output of the third comparator 32 can be stabilized.
また、電源の人力用スイ７・チがオフされると、第２の
コンパレータ３３の非反転入力端子十の低い第１の電位
（曲記第２の電位より：！高い）が、端子ｅから遅延回
路を介して印加されている電圧が印加される反転入力端
子−の電位より低くなり、第２のコンパレータ３３をオ
ンするので、入力用スイッチがオフされたら、すぐにコ
ンデンサ３８に蓄積された電荷は第２のコンパレータ３
３を介して放電されることになり、電源の入力用スイッ
チがオンされても、第３のコンパレータ３２の非反転入
力端子子への電圧の印加が、第３のコンパレータ３２の
反転入力端子−への電圧の印加よりも早くなり、第３の
コンパレータ３２の初期状態をオフにすることができ、
安定な第３のコンパレータ３２の動作を行うことができ
る。Furthermore, when the manual power switch 7.1 of the power supply is turned off, the low first potential (higher than the second potential) of the non-inverting input terminal 10 of the second comparator 33 is transferred from the terminal e. The voltage applied via the delay circuit becomes lower than the potential of the applied inverting input terminal - and turns on the second comparator 33, so that the voltage accumulated in the capacitor 38 immediately after the input switch is turned off. The charge is the second comparator 3
Therefore, even if the input switch of the power supply is turned on, the voltage applied to the non-inverting input terminal of the third comparator 32 will be discharged through the inverting input terminal of the third comparator 32. The initial state of the third comparator 32 can be turned off earlier than the application of voltage to the
The third comparator 32 can operate stably.
更に、電源の入力用スイッチがオフされると、第２のコ
ンパレータ３３の非反転入力端子子の低い第１の電位（
前記第２の電位よりは高い）が、端子ｅから遅延回路を
介して印加されている電圧が印加される反転入力端子−
の電位より低くなり、第２のコンパレータ３３をオンす
るので、入力用スイッチがオフされたら、すぐにコンデ
ンサ２８に蓄積された電荷はダイオード３４及び第２の
コンパレータ３３を介して放電されることになり、電源
の入力用スイッチが再度オンされても、その時点ではコ
ンデンサ２８には電荷はたまっておらず、ｉｉ源の入力
用スイッチのオンから正確に所定時間遅延させることが
できる。Furthermore, when the input switch of the power supply is turned off, the low first potential (
(higher than the second potential) is applied to the inverting input terminal - to which the voltage applied from the terminal e via the delay circuit is applied.
, and turns on the second comparator 33. Therefore, as soon as the input switch is turned off, the charge accumulated in the capacitor 28 will be discharged via the diode 34 and the second comparator 33. Even if the input switch of the power supply is turned on again, no charge is accumulated in the capacitor 28 at that time, and it is possible to accurately delay the predetermined period of time from turning on the input switch of the ii source.
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。Note that the present invention is not limited to the above embodiments,
Various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.
（発明の効果）
以上、詳細に説明したように、本発明によれば、電源の
入力用スイッチをオフにした後に、すぐに、オンしても
、確実に所定時間遅延後に、負荷に電源電圧を供給する
ことができる。(Effects of the Invention) As described above in detail, according to the present invention, even if the input switch of the power supply is turned on immediately after being turned off, the power supply voltage is applied to the load after a delay of a predetermined time. can be supplied.
特に、充電されたコンデンサの電荷を、ｔａの入力用ス
イッチのオフと同時に放電し、ｉｉｓの入力用スイッチ
のオフ後に、すぐに電源の入力用スイッチがオフされて
も、コンパレータの初期状態を確実にオフにして、コン
パレータ出力の安定化を図ることができる。In particular, the charge in the capacitor is discharged at the same time as the TA input switch is turned off, ensuring the initial state of the comparator even if the power supply input switch is turned off immediately after the IIS input switch is turned off. It can be turned off to stabilize the comparator output.
第１図は本発明の実施例を示す電源装置の回路図、第２
図は従来のｉｆｌ装置の回路図である。
２１〜２５．２７．２９．３１．３９．４０・・・抵抗
、２６．３４〜３６４１・・・ダイオード、２８．３８
・・・コンデンサ、３０・・・第１のコンパレータ、３
２・・・第３のコンパレータ、３３・・・第２のコンパ
レータ、３７・・・リレー、５０・・・負荷。
特許出願人 沖電気工業株式会社
代理人 弁理士 清 水 守（外１名）従来の電力
、装置０回路・口
第２図FIG. 1 is a circuit diagram of a power supply device showing an embodiment of the present invention, and FIG.
The figure is a circuit diagram of a conventional ifl device. 21-25.27.29.31.39.40...Resistance, 26.34-3641...Diode, 28.38
... Capacitor, 30 ... First comparator, 3
2... Third comparator, 33... Second comparator, 37... Relay, 50... Load. Patent Applicant Oki Electric Industry Co., Ltd. Agent Patent Attorney Mamoru Shimizu (1 other person) Conventional power, equipment 0 circuits/ports Figure 2
Claims (1)
定化回路において、 （ａ）電源の入力用スイッチと、 （ｂ）該入力用スイッチの投入後、所定時間遅延後、リ
レーを駆動する第１のコンパレータと、 （ｃ）電源の第１の電位への低下により動作する第２の
コンパレータと、 （ｄ）前記第１の電位より低い第２の電位への電源の低
下を検出する第３のコンパレータと、 （ｅ）前記第２及び第３のコンパレータの反転入力端子
に接続される抵抗とコンデンサからなる遅延回路と、 （ｆ）該遅延回路のコンデンサの電源側と前記第２のコ
ンパレータの出力側に接続されるダイオードとを具備す
ることを特徴とする電源投入時のコンパレータ出力の安
定化回路。[Scope of Claims] In a circuit for stabilizing the output of a comparator when power is turned on in a power supply device, (a) a power input switch; and (b) after a predetermined time delay after the input switch is turned on, a relay is driven. (c) a second comparator activated by a drop in the power supply to a first potential; and (d) detecting a drop in the power supply to a second potential lower than the first potential. (e) a delay circuit comprising a resistor and a capacitor connected to the inverting input terminals of the second and third comparators; (f) a delay circuit between the power supply side of the capacitor of the delay circuit and the second A circuit for stabilizing a comparator output when power is turned on, the circuit comprising: a diode connected to the output side of the comparator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2141596A JPH0438121A (en) | 1990-06-01 | 1990-06-01 | Stabilizing circuit for comparator output upon power on |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2141596A JPH0438121A (en) | 1990-06-01 | 1990-06-01 | Stabilizing circuit for comparator output upon power on |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0438121A true JPH0438121A (en) | 1992-02-07 |
Family
ID=15295687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2141596A Pending JPH0438121A (en) | 1990-06-01 | 1990-06-01 | Stabilizing circuit for comparator output upon power on |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0438121A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007166298A (en) * | 2005-12-14 | 2007-06-28 | Rohm Co Ltd | Voltage generating circuit and signal processing circuit utilizing the same |
-
1990
- 1990-06-01 JP JP2141596A patent/JPH0438121A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007166298A (en) * | 2005-12-14 | 2007-06-28 | Rohm Co Ltd | Voltage generating circuit and signal processing circuit utilizing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08203564A (en) | Battery charger malfunction prevention circuit | |
| CN112835312A (en) | General high-low level configurable digital signal acquisition circuit of vehicle control unit | |
| JPH0438122A (en) | Capacitor charging circuit for power supply | |
| JPH05127711A (en) | Programmable controller | |
| JP2000074977A (en) | Current detector | |
| JPH03164025A (en) | Hot-line inserting/extracting package, and device using it | |
| JP2984936B2 (en) | Insulation resistance tester | |
| JP3629912B2 (en) | DC / DC converter and communication apparatus using the same | |
| JP2999213B2 (en) | Loop closing device for telephone line connection terminal | |
| JP2001092538A (en) | AC voltage input device | |
| JPH02311164A (en) | Driver | |
| JPH0215129Y2 (en) | ||
| JP3972802B2 (en) | Power failure detection unit and power supply | |
| JPS6031301Y2 (en) | dc amplifier | |
| JP2702199B2 (en) | Diode switch circuit | |
| KR800000156Y1 (en) | Holding device of electronic-switch | |
| JPH0524222Y2 (en) | ||
| JP2606178Y2 (en) | Circuit for measuring capacitance load characteristics of devices | |
| JPS5829638Y2 (en) | timer circuit device | |
| JPH0723287U (en) | Resistance measurement circuit | |
| JP2801342B2 (en) | Power ON-OFF circuit | |
| JPS6362751A (en) | Thermal head disconnection detection device | |
| JPS59139605A (en) | Solenoid driving circuit | |
| JPH0619401B2 (en) | How to check the operation of the solenoid for optical switches | |
| JPH11318028A (en) | DC power supply |