JPH0438148B2 - - Google Patents
Info
- Publication number
- JPH0438148B2 JPH0438148B2 JP58206435A JP20643583A JPH0438148B2 JP H0438148 B2 JPH0438148 B2 JP H0438148B2 JP 58206435 A JP58206435 A JP 58206435A JP 20643583 A JP20643583 A JP 20643583A JP H0438148 B2 JPH0438148 B2 JP H0438148B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- diffusion region
- junction
- substrate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/221—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction
Landscapes
- Thyristors (AREA)
- Light Receiving Elements (AREA)
Description
〔発明の技術分野〕
本発明はホトサイリスタ、ホトトライアツク、
ホトトランジスタ、ホトダイオード等の半導体受
光装置に関し、就中、高耐圧で且つ感度の高いプ
レーナー型半導体受光装置に係る。 〔発明の技術的背景〕 一般に、プレーナー型半導体装置では、表面付
近の空乏層が接合の曲率や表面電荷の影響を受け
て内部の空乏層よりも幅が狭くなり、この空乏層
が狭くなつた部分で電界強度が大きくなるためブ
レークダウン耐圧が低下するという問題がある。
この問題を解決するために、従来のプレーナー型
半導体装置には第１図に示す構造が採用されてい
る。 第１図において、１はＮ型シリコン基板であ
る。該シリコン基板１の表層にはP+型拡散層２
が形成され、更に基板１の表面はシリコン酸化膜
３で覆われている。このシリコン酸化膜３上に
は、コンタクトホールを介してP+型拡散層２に
オーミツクコンタクトしたアルミニウム電極４が
形成され、またシリコン基板１の裏面にもアルミ
ニウムの蒸着により基板電極５が形成されてい
る。そして、前記アルミニウム電極４は図示のよ
うに幅広で、PN接合の上を広く覆つて形成され
ている。アルミニウム電極４が上記のように接合
部をオーバーレイして形成されることにより、基
板１および拡散層２間におけるPN接合のブレー
クダウン耐圧低下が防止される。即ち、図示のよ
うにPN接合に逆バイアスが印加された状態にお
いて、表面付近のPN接合部では、アルミニウム
電極４による負電圧印加の影響を受けてＮ型基板
領域に空乏層が広がる。従つて、表面付近の接合
部においても充分な空乏層の幅が確保されるから
である。 上記第１図の構造は、高耐圧を必要とする半導
体受光装置にも同様に適用されている。第２図は
ホトダイオードに適用した例を一部断面で示す斜
視図であり、図中１〜５は第２図と同じ部分を示
している。また、同図においてWdは空乏層の幅
を示し、LpおよびLoは夫々少数キヤリアの拡散
長（Lpは正孔の拡散長、Loは電子の拡散長）を
夫々示している。このホトダイオードのPN接合
部またはその近傍に光が入射すると電子−正孔対
が生成されるが、該電子正孔対をPN接合で分離
して電流に変換するために、PN接合には第１図
の場合と同じく逆バイアスが印加されている。従
つて、この場合にも接合のブレークダウン耐圧低
下が問題となり、これを防止するためにアルミニ
ウム電極４が接合部近傍上にオーバーレイして形
成されているのである。 〔背景技術の問題点〕 上記のように、アルミニウム等の金属電極を接
合部上にオーバーレイして形成することで半導体
受光装置の高耐圧化を図ることが可能となるが、
その反面、金属電極は不透光性あるいは光透過率
が極めて低いために接合部内に入射される光量が
減少し、感度が低下するという問題が生じる。 この問題を第２図のホトダイオードについて更
に詳しく説明すると、第２図のホトダイオードで
光に感応し得る光感領域は、および空乏層領域お
よび空乏層端から少数キヤリアの拡散長Lp，Lo
までの範囲である。然るに、この光感領域上は不
透光性のアルミニウム電極４でかなりの面積が覆
われているため、本来有効であるはずの入射光が
遮蔽される結果、受光装置としての感度が低下し
てしまうのである。 〔発明の目的〕 本発明は上記事情に鑑みてなされたもので、接
合部近傍上に電極をオーバーレイして形成するこ
とにより接合のブレークダウン耐圧を向上し、且
つ受光感度の高いプレーナー型半導体受光装置を
提供するものである。 〔発明の概要〕 本発明によるプレーナー型半導体受光装置は、
第１導電型の半導体基板と、該半導体基板の表層
に形成された第２導電型の不純物拡散領域と、前
記半導体基板表面における前記不純物拡散領域の
境界およびその近傍上に絶縁膜を介して形成され
且つ前記不純物拡散領域に電気的に接続された透
光性導電膜とを具備し、前記半導体基板と前記不
純物拡散領域との間のPN接合部およびその近傍
に入射した光により発生する電子−正孔対を前記
PN接合間の逆バイアスにより分離し、光信号を
電気信号に変換することを特徴とするものであ
る。 本発明における透光性導電膜としては、例えば
酸化錫、酸化インジウム、多結晶シリコン等を用
いることができる。これらのうち、次の理由から
燐、砒素等の不純物をドープして低抵抗化した多
結晶シリコンを用いるのが望ましい。第１に、多
結晶シリコン膜を形成および加工する工程は一般
のLSI等の製造工程で現在多用されており、既に
技術的に成熟しているから、これをそのまま応用
することにより製造コストの低減が可能となる。
第２の理由は、半導体装置の製造プロセスでは、
拡散源以外の不純物（例えばインジウム、錫等）
の混入を嫌うのが一般的であり、多結晶シリコン
の場合はその心配がないからである。更に第３の
理由として、多結晶シリコンは光の透過率、特に
長波長（近赤外）の光に対する透過率が高いこと
が挙げられる。 上記本発明のプレーナー型半導体受光装置で
は、PN接合のブレークダウン耐圧を上げるため
に接合界面上を覆つて設けられている電極が透光
性で、入射光を遮蔽しない。従つて、有効領域に
入射して来た略総ての光が光感領域に達して電流
に変換されるから、高い受光感度を得ることがで
きる。 なお、透光性等電膜パターンは蒸着法、スパツ
タ法、気相成長法等、用いる材質に適した既存の
方法で被膜を形成し、これをパターンニングして
形成すればよい。 また、後述の実施例に示すように、本発明の半
導体受光装置は従来のプレーナー工程に透光性等
電膜パターンを形成する工程を追加するだけで簡
易に製造することができる。 〔発明の実施例〕 以下、第３図〜第５図を参照して本発明の実施
例を説明する。 第１図は本発明をホトダイオードに適用した一
実施例を示す断面図である。同図において、１１
はＮ型シリコン基板である。該シリコン基板１１
の表層にはP+型の不純物拡散領域１２が形成さ
れており、基板表面はシリコン酸化膜１３で被覆
されている。このシリコン酸化膜１３上にはコン
タクトホールを介して前記P+型不純物拡散領域
１２にオーミツクコンタクトしたアルミニウム電
極１４が形成され、更に該アルミニウム電極１４
に接続された多結晶シリコン膜パターン１５が形
成されている。多結晶シリコン膜パターン１５
は、P+型不純物拡散領域１２の境界およびその
近傍上を覆つてリング状に形成されており、また
砒素ドープにより低抵抗化されている。そして、
これらの電極１４，１５上には更に酸化シリコン
等からなる保護膜１６が被覆されている。他方、
前記Ｎ型シリコン基板１１の裏面側には基板電極
とのオーミツクコンタクトをとるためのN+型層
１７が形成され、該N+型層１７の表面には基板
電極１８が形成されている。 上記実施例のホトダイオードについて具体的に
本発明による効果を検証するため、次のようにし
て第３図の構造を有するホトダイオードを製造し
た。 まず、アンチモンをドープした比抵抗0.01Ω・
cmのN+型シリコンウエハーを基体ウエハーとし、
該基体ウエハー上に気相エピタキシヤル法によつ
て比抵抗10Ω・cm、膜厚40μのＮ型シリコン層１
１を成長させる。続いて、このＮ型シリコン層１
１表面を熱酸化し、全表面を覆う膜厚1μのシリ
コン酸化膜１３を形成する。次いで、該シリコン
酸化膜に300μ口（コーナー部はR30μ）の拡散窓
を開孔した後、BSGを拡散源とするボロンの熱
拡散を行ない、接合深さ5μのP+型不純物拡散領
域１２を形成する。次に、砒素を１×
1019atom／cm3の濃度でドープした多結晶シリコ
ン層を全面に堆積した後、これをパターンニング
することによりP+型不純物拡散領域１２の境界
から内側へ10μ、外側へ40μの幅で接合部上を覆
うリング状の多結晶シリコン膜パターン１５を形
成する。その後、P+型不純物拡散領域１２上の
シリコン酸化膜１３上にコンタクトホールを開孔
し、アルミニウムの蒸着およびパターンニングを
行なうことにより、P+型不純物拡散領域１２に
オーミツクコンタクトし、且つ前記多結晶シリコ
ン膜パターン１５に接続したアルミニウム電極１
４を形成する。そして、基体ウエハーの裏面をラ
ツピングした後、残存したN+型層１７面にバナ
ジウム、ニツケルを蒸着して基板電極１８を形成
した。 こうして製造された第３図の実施例になるホト
ダイオード（以下実施例品という）についてその
耐圧および受光感度を測定し、これを従来のホト
ダイオードについて得た値と比較したところ、第
１表に示す結果が得られた。なお、比較の対象と
なる従来のホトダイオードとしては、次の二種類
のものを用いた。 (A) 実施例品と同寸法で、且つ第２図の構造を有
するホトダイオード（以下従来品Ａという）。 (B) 実施例品と同寸法で、且つアルミニウム電極
４が接合部上を覆つていない点を除いて第２図
と同様の構造を有するホトダイオード（以下従
来品Ｂという）。 また、受光感度の比較については、光源として
液相成長法により製造された940nｍの発光中心
波長を有するシリコンドープのGaAs発光ダイオ
ードを用い、各ホトダイオードについて測定され
た光電流を相対値で比較して行なつた。
ホトトランジスタ、ホトダイオード等の半導体受
光装置に関し、就中、高耐圧で且つ感度の高いプ
レーナー型半導体受光装置に係る。 〔発明の技術的背景〕 一般に、プレーナー型半導体装置では、表面付
近の空乏層が接合の曲率や表面電荷の影響を受け
て内部の空乏層よりも幅が狭くなり、この空乏層
が狭くなつた部分で電界強度が大きくなるためブ
レークダウン耐圧が低下するという問題がある。
この問題を解決するために、従来のプレーナー型
半導体装置には第１図に示す構造が採用されてい
る。 第１図において、１はＮ型シリコン基板であ
る。該シリコン基板１の表層にはP+型拡散層２
が形成され、更に基板１の表面はシリコン酸化膜
３で覆われている。このシリコン酸化膜３上に
は、コンタクトホールを介してP+型拡散層２に
オーミツクコンタクトしたアルミニウム電極４が
形成され、またシリコン基板１の裏面にもアルミ
ニウムの蒸着により基板電極５が形成されてい
る。そして、前記アルミニウム電極４は図示のよ
うに幅広で、PN接合の上を広く覆つて形成され
ている。アルミニウム電極４が上記のように接合
部をオーバーレイして形成されることにより、基
板１および拡散層２間におけるPN接合のブレー
クダウン耐圧低下が防止される。即ち、図示のよ
うにPN接合に逆バイアスが印加された状態にお
いて、表面付近のPN接合部では、アルミニウム
電極４による負電圧印加の影響を受けてＮ型基板
領域に空乏層が広がる。従つて、表面付近の接合
部においても充分な空乏層の幅が確保されるから
である。 上記第１図の構造は、高耐圧を必要とする半導
体受光装置にも同様に適用されている。第２図は
ホトダイオードに適用した例を一部断面で示す斜
視図であり、図中１〜５は第２図と同じ部分を示
している。また、同図においてWdは空乏層の幅
を示し、LpおよびLoは夫々少数キヤリアの拡散
長（Lpは正孔の拡散長、Loは電子の拡散長）を
夫々示している。このホトダイオードのPN接合
部またはその近傍に光が入射すると電子−正孔対
が生成されるが、該電子正孔対をPN接合で分離
して電流に変換するために、PN接合には第１図
の場合と同じく逆バイアスが印加されている。従
つて、この場合にも接合のブレークダウン耐圧低
下が問題となり、これを防止するためにアルミニ
ウム電極４が接合部近傍上にオーバーレイして形
成されているのである。 〔背景技術の問題点〕 上記のように、アルミニウム等の金属電極を接
合部上にオーバーレイして形成することで半導体
受光装置の高耐圧化を図ることが可能となるが、
その反面、金属電極は不透光性あるいは光透過率
が極めて低いために接合部内に入射される光量が
減少し、感度が低下するという問題が生じる。 この問題を第２図のホトダイオードについて更
に詳しく説明すると、第２図のホトダイオードで
光に感応し得る光感領域は、および空乏層領域お
よび空乏層端から少数キヤリアの拡散長Lp，Lo
までの範囲である。然るに、この光感領域上は不
透光性のアルミニウム電極４でかなりの面積が覆
われているため、本来有効であるはずの入射光が
遮蔽される結果、受光装置としての感度が低下し
てしまうのである。 〔発明の目的〕 本発明は上記事情に鑑みてなされたもので、接
合部近傍上に電極をオーバーレイして形成するこ
とにより接合のブレークダウン耐圧を向上し、且
つ受光感度の高いプレーナー型半導体受光装置を
提供するものである。 〔発明の概要〕 本発明によるプレーナー型半導体受光装置は、
第１導電型の半導体基板と、該半導体基板の表層
に形成された第２導電型の不純物拡散領域と、前
記半導体基板表面における前記不純物拡散領域の
境界およびその近傍上に絶縁膜を介して形成され
且つ前記不純物拡散領域に電気的に接続された透
光性導電膜とを具備し、前記半導体基板と前記不
純物拡散領域との間のPN接合部およびその近傍
に入射した光により発生する電子−正孔対を前記
PN接合間の逆バイアスにより分離し、光信号を
電気信号に変換することを特徴とするものであ
る。 本発明における透光性導電膜としては、例えば
酸化錫、酸化インジウム、多結晶シリコン等を用
いることができる。これらのうち、次の理由から
燐、砒素等の不純物をドープして低抵抗化した多
結晶シリコンを用いるのが望ましい。第１に、多
結晶シリコン膜を形成および加工する工程は一般
のLSI等の製造工程で現在多用されており、既に
技術的に成熟しているから、これをそのまま応用
することにより製造コストの低減が可能となる。
第２の理由は、半導体装置の製造プロセスでは、
拡散源以外の不純物（例えばインジウム、錫等）
の混入を嫌うのが一般的であり、多結晶シリコン
の場合はその心配がないからである。更に第３の
理由として、多結晶シリコンは光の透過率、特に
長波長（近赤外）の光に対する透過率が高いこと
が挙げられる。 上記本発明のプレーナー型半導体受光装置で
は、PN接合のブレークダウン耐圧を上げるため
に接合界面上を覆つて設けられている電極が透光
性で、入射光を遮蔽しない。従つて、有効領域に
入射して来た略総ての光が光感領域に達して電流
に変換されるから、高い受光感度を得ることがで
きる。 なお、透光性等電膜パターンは蒸着法、スパツ
タ法、気相成長法等、用いる材質に適した既存の
方法で被膜を形成し、これをパターンニングして
形成すればよい。 また、後述の実施例に示すように、本発明の半
導体受光装置は従来のプレーナー工程に透光性等
電膜パターンを形成する工程を追加するだけで簡
易に製造することができる。 〔発明の実施例〕 以下、第３図〜第５図を参照して本発明の実施
例を説明する。 第１図は本発明をホトダイオードに適用した一
実施例を示す断面図である。同図において、１１
はＮ型シリコン基板である。該シリコン基板１１
の表層にはP+型の不純物拡散領域１２が形成さ
れており、基板表面はシリコン酸化膜１３で被覆
されている。このシリコン酸化膜１３上にはコン
タクトホールを介して前記P+型不純物拡散領域
１２にオーミツクコンタクトしたアルミニウム電
極１４が形成され、更に該アルミニウム電極１４
に接続された多結晶シリコン膜パターン１５が形
成されている。多結晶シリコン膜パターン１５
は、P+型不純物拡散領域１２の境界およびその
近傍上を覆つてリング状に形成されており、また
砒素ドープにより低抵抗化されている。そして、
これらの電極１４，１５上には更に酸化シリコン
等からなる保護膜１６が被覆されている。他方、
前記Ｎ型シリコン基板１１の裏面側には基板電極
とのオーミツクコンタクトをとるためのN+型層
１７が形成され、該N+型層１７の表面には基板
電極１８が形成されている。 上記実施例のホトダイオードについて具体的に
本発明による効果を検証するため、次のようにし
て第３図の構造を有するホトダイオードを製造し
た。 まず、アンチモンをドープした比抵抗0.01Ω・
cmのN+型シリコンウエハーを基体ウエハーとし、
該基体ウエハー上に気相エピタキシヤル法によつ
て比抵抗10Ω・cm、膜厚40μのＮ型シリコン層１
１を成長させる。続いて、このＮ型シリコン層１
１表面を熱酸化し、全表面を覆う膜厚1μのシリ
コン酸化膜１３を形成する。次いで、該シリコン
酸化膜に300μ口（コーナー部はR30μ）の拡散窓
を開孔した後、BSGを拡散源とするボロンの熱
拡散を行ない、接合深さ5μのP+型不純物拡散領
域１２を形成する。次に、砒素を１×
1019atom／cm3の濃度でドープした多結晶シリコ
ン層を全面に堆積した後、これをパターンニング
することによりP+型不純物拡散領域１２の境界
から内側へ10μ、外側へ40μの幅で接合部上を覆
うリング状の多結晶シリコン膜パターン１５を形
成する。その後、P+型不純物拡散領域１２上の
シリコン酸化膜１３上にコンタクトホールを開孔
し、アルミニウムの蒸着およびパターンニングを
行なうことにより、P+型不純物拡散領域１２に
オーミツクコンタクトし、且つ前記多結晶シリコ
ン膜パターン１５に接続したアルミニウム電極１
４を形成する。そして、基体ウエハーの裏面をラ
ツピングした後、残存したN+型層１７面にバナ
ジウム、ニツケルを蒸着して基板電極１８を形成
した。 こうして製造された第３図の実施例になるホト
ダイオード（以下実施例品という）についてその
耐圧および受光感度を測定し、これを従来のホト
ダイオードについて得た値と比較したところ、第
１表に示す結果が得られた。なお、比較の対象と
なる従来のホトダイオードとしては、次の二種類
のものを用いた。 (A) 実施例品と同寸法で、且つ第２図の構造を有
するホトダイオード（以下従来品Ａという）。 (B) 実施例品と同寸法で、且つアルミニウム電極
４が接合部上を覆つていない点を除いて第２図
と同様の構造を有するホトダイオード（以下従
来品Ｂという）。 また、受光感度の比較については、光源として
液相成長法により製造された940nｍの発光中心
波長を有するシリコンドープのGaAs発光ダイオ
ードを用い、各ホトダイオードについて測定され
た光電流を相対値で比較して行なつた。
以上詳述したように、本発明によれば接合部近
傍上に電極をオーバーレイして形成することによ
り耐圧の向上を図り、しかも高い受光感度を有す
る半導体受光装置を提供できるものである。
傍上に電極をオーバーレイして形成することによ
り耐圧の向上を図り、しかも高い受光感度を有す
る半導体受光装置を提供できるものである。
第１図は従来のプレーナー型半導体装置におい
て接合曲率部の電界集中を防止し、耐圧向上を図
るために採用されている構造を示す断面図、第２
図は第１図の構造を採用した従来のホトダイオー
ドの断面図、第３図は本発明をホトダイオードに
適用した一実施例を示す断面図、第４図は本発明
をホトトランジスタに適用した別の実施例を示す
断面図、第５図は本発明をホトサイリスタに適用
した更に別の実施例を示す断面図である。 １１……Ｎ型シリコン基板、１２……P+型不
純物拡散領域、１３……シリコン酸化膜、１４…
…アルミニウム電極、１５……多結晶シリコン膜
パターン、１６……保護膜、１７……N+型層、
１８……基板電極、１９……N+型エミツタ領域、
２０……ガードリング。
て接合曲率部の電界集中を防止し、耐圧向上を図
るために採用されている構造を示す断面図、第２
図は第１図の構造を採用した従来のホトダイオー
ドの断面図、第３図は本発明をホトダイオードに
適用した一実施例を示す断面図、第４図は本発明
をホトトランジスタに適用した別の実施例を示す
断面図、第５図は本発明をホトサイリスタに適用
した更に別の実施例を示す断面図である。 １１……Ｎ型シリコン基板、１２……P+型不
純物拡散領域、１３……シリコン酸化膜、１４…
…アルミニウム電極、１５……多結晶シリコン膜
パターン、１６……保護膜、１７……N+型層、
１８……基板電極、１９……N+型エミツタ領域、
２０……ガードリング。
Claims (1)
- 【特許請求の範囲】 １ 第１導電型の半導体基板と、該半導体基板の
表層に形成された第２導電型の不純物拡散領域
と、前記半導体基板表面における前記不純物拡散
領域の境界およびその近傍上に絶縁膜を介して形
成され且つ前記不純物拡散領域に電気的に接続さ
れた透光性導電膜とを具備し、前記半導体基板と
前記不純物拡散領域との間のPN接合部およびそ
の近傍に入射した光により発生する電子−正孔対
を前記PN接合間の逆バイアスにより分離し、光
信号を電気信号に変換することを特徴とするプレ
ーナー型半導体受光装置。 ２ 前記透光性導電膜が多結晶シリコン膜である
ことを特徴とする特許請求の範囲第１項記載のプ
レーナー型半導体受光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58206435A JPS6098686A (ja) | 1983-11-02 | 1983-11-02 | プレ−ナ−型半導体受光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58206435A JPS6098686A (ja) | 1983-11-02 | 1983-11-02 | プレ−ナ−型半導体受光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6098686A JPS6098686A (ja) | 1985-06-01 |
| JPH0438148B2 true JPH0438148B2 (ja) | 1992-06-23 |
Family
ID=16523324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58206435A Granted JPS6098686A (ja) | 1983-11-02 | 1983-11-02 | プレ−ナ−型半導体受光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6098686A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7615801B2 (en) * | 2005-05-18 | 2009-11-10 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
-
1983
- 1983-11-02 JP JP58206435A patent/JPS6098686A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6098686A (ja) | 1985-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11510318A (ja) | ホトダイオード及びその製造方法 | |
| JP2662062B2 (ja) | 光電変換装置 | |
| US4649409A (en) | Photoelectric transducer element | |
| JPS62160776A (ja) | 光起電検知器およびその製造方法 | |
| JPH05335618A (ja) | 光位置検出半導体装置 | |
| JPH0438148B2 (ja) | ||
| JPS6286756A (ja) | 光電変換装置 | |
| JPH02238664A (ja) | 回路内蔵受光素子 | |
| JP3681190B2 (ja) | 高耐圧プレーナ型受光素子 | |
| JPH0492481A (ja) | 光検知装置 | |
| JP2802459B2 (ja) | フォト・トライアック | |
| JP2770810B2 (ja) | 受光素子 | |
| JPH07142757A (ja) | 半導体光センサの製造方法 | |
| JPH01216581A (ja) | 半導体装置 | |
| KR100208644B1 (ko) | 광 반도체 장치 | |
| JPH04242980A (ja) | 受光素子 | |
| JPS63273365A (ja) | 赤外線検出デバイス | |
| JPH03203273A (ja) | ｐｉｎホトダイオード | |
| JPH0494579A (ja) | 半導体受光装置 | |
| JP2658013B2 (ja) | 半導体受光素子の製造方法 | |
| JPS622575A (ja) | 半導体光検出装置 | |
| JP2661901B2 (ja) | 光半導体装置 | |
| JPH059948B2 (ja) | ||
| JPH04240780A (ja) | 光半導体装置 | |
| JPH0542827B2 (ja) |