JPH0438483A - 回路基板検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は回路基板の検査方法に関し２さらに詳しく言
えば、多面取り基板など、複数の回路基板を検査するに
好適な回路基板の検査方法に関するものである。

〔従来の技術〕

特開平１−１５６６８１号公報には、事前のフログラム
を殆ど不要とした本出願人の提案に係るノンプログラム
方式の回路基板の検査方法が開示されている。第７図に
は例えば４つの抵抗Ｒ１〜Ｒ４をブリッジ接続してなる
回路を検査対象とする例が示されている。これによると
、各測定ポイントＡ−Ｄに対応して４つのプローブピン
１〜４が用意される。各プローブピン１〜４には、それ
ぞれ２つの切換スイッチｌａ、ｌｂ；２ａ、２ｂ；３ａ
、３ｂ；４ａ、４ｂが並列的に接続されている。各プロ
ーブピン１〜４は、その一方のスイッチｌａ。

２ａ、３ａ、４ａを介して測定信号源である例えば交流
電源５に接続される。また、各プローブピン１〜４は、
その他方のスイッチｌｂ、２ｂ、３ｂ、４ｂを介して信
号検出部６に接続される。この場合、同信号検出部６は
電流−電圧変換器からなり、その出力側には増幅器７を
介してＡ／Ｄ変換器８が接続されている。検出された信
号はこのＡ／Ｄ変換器８にてデジタル信号に変換され、
ＣＰＵ９にて処理される。上記各スイッチもこのＣＰＵ
　９にて制御される。

回路基板の検査は次のようにして行なわれる。

まず、各プローブピン１〜４を被測定ポイントＡ〜Ｄに
接触させる。そして、交流電源５側のスイッチ１８〜４
ａの内、例えばスイッチ１ａを「開」、その他のスイッ
チ２ａ〜４ａを「閉」とするとともに、信号検出器６側
のスイッチ１ｂ〜４ｂの内、スイッチ１ｂを「閉」とし
、その他のスイッチ２ｂ〜４ｂを「開ノとする６以下、
これを１ピン対残りの他の全ピンテストと言う。

これにより、測定ポイントＢ−Ｄは同電位で、測定ポイ
ントＡのみがそれらに対して低電位となるため、この例
の場合には測定ポイントＢとＤから測定ポイントＡに電
流が流れ込むことになる。

この電流は信号検出器６にて電圧に変換されたのち、増
幅器７およびＡ／Ｄ変換器８を経てＣＰＵ　９に入力さ
れる。ＣＰＵ９はこの検出信号と予め設定されている基
準データとを比較して良否判定を行なう、これを各測定
ポイントについて行なう。

〔発明が解決しようとする課題〕

上記の検査方法によれば、各プローブピンのスイッチを
切換えるだけでよいため、被検査回路基板が異なるたび
に検査プログラムなどを変更する必要がない。

しかしながら、例えば一枚の母基板上に同一の回路基板
を複数形成してなる所謂多面取り基板を検査する場合に
は次のような問題が生ずる。これを第８図に示されてい
る多面取り基板を例にして説明する。なお、この基板上
には例えば抵抗Ｒ□−コンデンサＣ−抵抗Ｒ２なる同一
の２つの直列回路Ｓ１．Ｓ、が互いに電気的に絶縁され
た状態で形成されており、その各直列回路Ｓ工、８つに
ついて図示のようにそれぞれ４本のプローブピンを立て
るものとする。

８本のプローブピンに図示のように左から順に１〜８ま
でのピン番号を付して、上記１ピン対残りの他の全ピン
テストを行なうとすると、その測定ステップとピンの組
合せは次表のようになる。

（表） 本来、一方の直列回路Ｓ１にはプローブピン１〜４が割
り当てられ、他方の直列回路Ｓ２にはプローブピン５〜
８が割り当てられ、両グループ間には何ら電気的関係が
ないにもかかわらず、それら相互間のテストを行なうこ
とになり、意味のないデータまでをも測定してしまうこ
とになる。

これは、複数の基板フィクスチャーを有し、その各フィ
クスチャーに回路構成が異なる回路基板をのせ、その全
部の回路基板について同時に上記１ピン対残りの他の全
ピンテストを行なう場合についても言える。

〔課題を解決するための手段〕

この発明は、上記従来の事情に鑑みなされたもので、そ
の構成上の特徴は、一枚の母基板に同一の回路基板を複
数形成してなる多面取り基板を対象とする回路基板検査
方法であって、複数の回路基板の各被測定ポイントに接
触する複数のプローブピンと、同プローブピンを介して
各回路基板に測定信号を供給する測定信号源およびその
各回路基板側から８力される応答信号を同じくプローブ
ピンを介して検出する信号検出部と、プローブピンを測
定信号源もしくは信号検出部のいずれかに接続する切換
え手段とを含み、プローブピンの内の所定の１本を信号
検出部側に接続し、その残りの全部を測定信号源側に接
続し、この１ピン対残りの他の全ピンテストを各プロー
ブピンについて行なうことにより、各被測定ポイントの
インピーダンスを測定し、該インピーダンスの値をもっ
て各回路基板の良否を判定するものにおいては、まず、
良品と見倣される母基板中の任意の一つの回路基板につ
いて１ピン対残りの他の全ピンテストを行なって同回路
基板の各被測定ポイントについて、その測定ステップ順
位およびその各測定ステップに応じて組合せられたピン
番号と判定基準データとを含む検査データを所定のメモ
リに記憶させ、他の回路基板については、そのメモリに
記憶されている検査データを同本体メモリ中の現在デー
タの最終ステップ以降に順次コピーするとともに、ピン
番号に所定のオフセット値を加算し、これを被測定回路
基板数繰り返して、すべての回路基板についての測定ス
テップ順位およびその組合せに係るピン番号と判定基準
データとを作成し。

回路基板検査時には、被検査母基板中の各回路基板をメ
モリに格納されている測定ステップ順位およびピン番号
の組合せにしたがって検査することにある。

また、複数の基板フィクスチャーおよびそれに対応する
ピンボードを有し、回路構成が異なる複数の回路基板を
検査する場合には、まず、各回路基板ごとに１ピン対残
りの他の全ピンテストを行なって同回路基板の各被測定
ポイントについて、その測定ステップ順位およびその各
測定ステップに応じて組合せられたピン番号と判定基準
データとを含む検査データを外部記憶手段にそれぞれ記
憶させたのち、各回路基板についての各検査データを本
体メモリ内に順位付けして書き込むとともに、第２順位
以下の検査データのピン番号に所定のオフセット値を加
算して、全回路基板に対する検査データを作成し、回路
基板検査時には、上記メモリに記憶されている検査デー
タをステップ順にしたがって読み出して各基板フィクス
チャーに固定されている被検査回路基板の検査を行なう
ことになる。

〔作　　　用〕

前者の方法によれば、母基板上の任意の一つの回路基板
のデータをコピーして全検査データを作成するため、無
意味な検査が省かれる。また、その全検査データを一つ
のメモリに格納することができる。また、後者の方法に
よると１回路構成が異なる回路基板についても並行して
１ピン対残りの他の全ピンテストを行なうことが可能と
なる。

〔実　施　例〕

まず、第１図ないし第３図を参照しながら多面取り基板
の検査方法について説明する。この実施例では、一枚の
母基板に回路構成が同一の３つの回路基板８１〜Ｓａが
互いに電気的に無関係な状態で形成されており、各回路
基板についてそれぞれ４本のプローブピンが割り当てら
れるものとする。

また、この検査方法を実施する装置は１本体メモリを有
するとともに、その他に外部記憶手段として例えばフロ
ッピーディスクを備えていると理解されたい。

まず、良品と見倣される母基板を用意し、先頭のプロー
ブピン（例えば図示左端のピン）が接触している回路基
板Ｓ１から判定基準となる基準データを作成する。すな
わち、回路基板Ｓ１に割り当てられる４本のプローブピ
ンの番号を左から１〜４として、１ピン対残りの他の全
ピンテストを実行する。そのステップとピンの組合せを
表１に示す。

（表１） （表２） この表１のステップ順位およびピンの組合せと＠路基板
Ｓ１から吸収した基準データを本体メモリに書き込むと
ともに、例えばフロッピーディスクにセーブする。以下
、このセーブしたデータをすべて含めて検査データと言
う。

次に、回路基板Ｓ２の基準データを作成するため、フロ
ッピーディスクより回路基板Ｓ□に関する検査データを
読み出して、本体メモリの現在データの最終ステップ４
以降、すなわちステップ５より書き込む、そして、その
ピン番号に所定のオフセット値、この例では１０を加算
する。このオフセットされたステップとピンの組合せを
表２に示す。

同様に、回路基板８つの基準データを作成するため、フ
ロッピーディスクより回路基板Ｓ１に関する検査データ
を読み出して、本体メモリの現在データの最終ステップ
８以降、すなわちステップ９より書き込む、そして、そ
のピン番号に所定のオフセット値、この例では２０を加
算する。このオフセットされたステップとピンの組合せ
を表３に示す。

（表３） このようにして、本体メモリ内に回路基板Ｓ□〜８つに
関する検査データが作成される。なお、この実施例では
回路基板Ｓ１の検査データを一旦フロッピーディスクに
格納してから、その検査データを本体メモリの現在デー
タの最終ステップ以降にコピーするようにしているが、
場合によっては、本体メモリに書き込んだ回路基板Ｓ工
の検査データをそのままその最終ステップ以降にコピー
するようにしてもよい。

回路基板検査時には、この本体メモリ内に作成された検
査データが１データとしてテストに供される。したがっ
て、回路基板８１〜Ｓ３に跨って、１ピン対残りの他の
全ピンテストが行なわれることはない、また、全検査デ
ータが一つの本体メモリ内に格納されるため、メモリを
増加させる必要もない、なお参考までに、第２図に検査
データの作成に係るフローチャートを示し、第３図に基
板検査実行時のフローチャートを示す。

次に、第４図ないし第６図を参照して、基板フィクスチ
ャーが複数設けられていて、その各々に回路構成が異な
る例えば３枚の回路基板Ｓ、〜Ｓ６をセットして、１ピ
ン対残りの他の全ピンテストを並行的に行なう場合につ
いて説明する。なお各回路基板８４〜Ｓ、には、実施例
と同じく４本のプローブピンが割り当てられており、そ
のピン番号は図示左から１．２，３．４とする。

まず、良品と見倣される３枚の回路基板８４〜Ｓ６を用
意し、これらから判定基準となる基準データを作成する
。すなわち、各回路基板Ｓ、〜Ｓ６にプローブピンを接
触させ、その各々について１ピン対残りの他の全ピンテ
ストを行ない、その時のステップおよびピンの組合せと
基準データとを含む検査データを例えばフロッピーディ
スクなどの外部記憶手段にセーブする。この時のステッ
プとピンの組合せは、各回路基板８４〜ＳＧと同じであ
り、その−例を表４に示す。

（表４） 次に、この各検査データをフロッピーディスクから読み
出して本体メモリにコピーするのであるが、この場合、
本体メモリは各回路基板Ｓ、〜Ｓ６に合せて３つのメモ
リ領域Ａ、Ｂ、Ｃに区画されている。この例において、
メモリ領域Ａには回路基板Ｓ４に関する検査データが、
メモリ領域Ｂには回路基板Ｓ、に関する検査データが、
また、メモリ領域Ｃには回路基板Ｓ６に関する検査デー
タがそれぞれコピーされる。ここで１回路基板測定時に
おけるメモリ領域の読み出し順位をＡｎＢ→Ｃとすると
、メモリ領域Ａにコピーされた回路基板Ｓ４に関する検
査データはそのままとされるが、メモリ領域Ｂにコピー
された回路基板Ｓ、に関する検査データ中のピン番号に
は所定のオフセット値、例えばｌＯが加算される。また
、メモリ領域Ｃにコピーされた回路基板Ｓ、に関する検
査データ中のピン番号には所定のオフセット値１例えば
２０が加算される。表５〜表７にそれぞれ各メモリ領域
Ａ、Ｂ、Ｃに書き込まれたステップとピンの組合せ状態
を示す。

（表５）メモリ領域Ａ （表６）メモリ領域Ｂ （表７）メモリ領域Ｃ 上記のようにして、回路構成が異なる回路基板８４〜Ｓ
６について検査データが作成される。参考までに、その
フローチャートを第５図に示す、なお、上記実施例にお
いては説明の便宜上、メモリをＡ−Ｃに分割したが、実
際には回路基板Ｓ、の検査データはそのまま本体メモリ
に落とされ、回路基板Ｓ５と８１についての検査データ
は本体メモリにすでに書き込まれている最終ステップ以
降に連続してコピーされ、全検査データが一つの検査デ
ータとして取り扱われる。

回路基板検査時には、第６図のフローチャートに示され
ているように、本体メモリの各メモリ領域Ａ、Ｂ、Ｃか
ら順次検査データが読み出されて、各回路基板Ｓ、〜Ｓ
６について、１ピン対残りの他の全ピンテストが行なわ
れる。その場合、各フイクスチャーに属するプローブピ
ンはオフセット値が加算されることにより、他のフイク
スチャーに属するプローブピンとは区別されるため１回
路基板８４〜Ｓ、に跨って、１ピン対残りの他の全ピン
テストが行なわれることはない。

〔発明の効果〕

以上説明したように、請求項１に記載の発明によれば、
多面取り基板を検査するにあたって、その基板間相互に
わたる無意味な検査が省略される。

また、判定基準データを合理的に一つのメモリ内で作成
することができる。また、請求項２に記載の発明によれ
ば、回路構成が異なる複数の回路基板に対しても、その
各々について１ピン対残りの他の全ピンテストを相互に
干渉することなく、並行して実施することができる。

【図面の簡単な説明】

第１図は多面取り基板についての一実施例を説明するた
めの模式図、第２図は同実施例における検査データの作
成を説明するためのフローチャート、第３図は同実施例
の回路基板検査時のフローチャート、第４図は回路構成
の異なる複数の回路基板についての他の実施例を説明す
るための模式図、第５図は同実施例における検査データ
の作成を説明するためのフローチャート、第６図は同実
施例の回路基板検査時のフローチャート、第７図はこの
発明の先行例としての検査方法を説明するための回路図
、第８図は多面取り基板について同検査方法を適用した
場合の問題点を説明するための模式図である。 図中、１〜４はプローブピン、５は測定信号源、６は信
号検出部、９はｃｐｕ、　ｓｉ〜Ｓ６は被検査回路基板
である。 第１図 第２図 第３図 特許出願人　　　日置電機株式会社 代理人　弁理士　　　大　原　　拓　也第 図 フィクスチャ−１ フィクスチャ−２ フィクスチャ−６ 第 図 第６ 図 第 ア 図 第 図

Claims (2)

【特許請求の範囲】
1. （１）　一枚の母基板に同一の回路基板を複数形成して
   なる多面取り基板を対象とする回路基板検査方法であっ
   て、複数の上記回路基板の各被測定ポイントに接触する
   複数のプローブピンと、同プローブピンを介して上記各
   回路基板に測定信号を供給する測定信号源およびその各
   回路基板側から出力される応答信号を同じくプローブピ
   ンを介して検出する信号検出部と、上記プローブピンを
   上記測定信号源もしくは信号検出部のいずれかに接続す
   る切換え手段とを含み、上記プローブピンの内の所定の
   １本を上記信号検出部側に接続し、その残りの全部を上
   記測定信号源側に接続し、この１ピン対残りの他の全ピ
   ンテストを各プローブピンについて行なうことにより、
   各被測定ポイントのインピーダンスを測定し、該インピ
   ーダンスの値をもって各回路基板の良否を判定するもの
   において、まず、良品と見倣される上記母基板中の任意
   の一つの回路基板について上記１ピン対残りの他の全ピ
   ンテストを行なって同回路基板の各被測定ポイントにつ
   いて、その測定ステップ順位およびその各測定ステップ
   に応じて組合せられたピン番号と判定基準データとを含
   む検査データを所定のメモリに記憶させ、他の回路基板
   については、上記メモリに記憶されている上記検査デー
   タを同本体メモリ中の現在データの最終ステップ以降に
   順次コピーするとともに、そのピン番号に所定のオフセ
   ット値を加算し、これを被測定回路基板数繰り返して、
   すべての回路基板についての測定ステップ順位およびそ
   の組合せに係るピン番号と判定基準データとを作成し、
   回路基板検査時には、被検査母基板中の各回路基板を上
   記本体メモリに格納されている測定ステップ順位および
   ピン番号の組合せにしたがって検査することを特徴とす
   る回路基板の検査方法。
2. （２）複数の基板フィクスチャーおよびそれに対応する
   ピンボードを有し、回路構成が異なる複数の回路基板を
   同時に検査する回路基板検査方法であって、複数の上記
   回路基板の各被測定ポイントに接触する複数のプローブ
   ピンと、同プローブピンを介して上記各回路基板に測定
   信号を供給する測定信号源およびその各回路基板側から
   出力される応答信号を同じくプローブピンを介して検出
   する信号検出部と、上記プローブピンを上記測定信号源
   もしくは信号検出部のいずれかに接続する切換え手段と
   を含み、上記プローブピンの内の所定の１本を上記信号
   検出部側に接続し、その残りの全部を上記測定信号源側
   に接続し、この１ピン対残りの他の全ピンテストを各プ
   ローブピンについて行なうことにより、各被測定ポイン
   トのインピーダンスを測定し、該インピーダンスの値を
   もって各回路基板の良否を判定するものにおいて、まず
   、上記各回路基板ごとに上記１ピン対残りの他の全ピン
   テストを行なって同回路基板の各被測定ポイントについ
   て、その測定ステップ順位およびその各測定ステップに
   応じて組合せられたピン番号と判定基準データとを含む
   検査データを外部記憶手段にそれぞれ記憶させたのち、
   上記各回路基板についての各検査データを本体メモリ内
   に順位付けして書き込むとともに、第２順位以下の検査
   データのピン番号に所定のオフセット値を加算して、全
   回路基板に対する検査データを作成し、回路基板検査時
   には、上記メモリに記憶されている検査データをステッ
   プ順にしたがって読み出して各基板フイクスチヤーに固
   定されている被検査回路基板の検査を行なうことを特徴
   とする回路基板の検査方法。