JPH043977A - 読み出し専用半導体記憶装置 - Google Patents
読み出し専用半導体記憶装置Info
- Publication number
- JPH043977A JPH043977A JP2104795A JP10479590A JPH043977A JP H043977 A JPH043977 A JP H043977A JP 2104795 A JP2104795 A JP 2104795A JP 10479590 A JP10479590 A JP 10479590A JP H043977 A JPH043977 A JP H043977A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data lines
- line
- common data
- mis transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、読み出し専用半導体記憶装置の伝送用ＭＩＳ
トランジスタに関する。
トランジスタに関する。
［発明の概要１
本発明は読み出し専用半導体記憶装置において、同一の
選択線でｎ本のデータ線を選択しそれぞれｍ本の共通デ
ータ線にデー・夕を伝送する伝送用ＭＩＳトランジスタ
によって、伝送用ＭＩＳトランジスタを形成するのに必
要な面積の低減を計ったものである。
選択線でｎ本のデータ線を選択しそれぞれｍ本の共通デ
ータ線にデー・夕を伝送する伝送用ＭＩＳトランジスタ
によって、伝送用ＭＩＳトランジスタを形成するのに必
要な面積の低減を計ったものである。
［従来の技術］
従来技術の読み出し専用半導体記憶装置に用いられてい
るところの伝送用ＭＩＳトランジスタであるカラムゲー
トの回路図を第３図に示し、その平面図を第４図に示す
。
るところの伝送用ＭＩＳトランジスタであるカラムゲー
トの回路図を第３図に示し、その平面図を第４図に示す
。
Ｑｌは伝送用ＮチャネルＭＩＳトランジスタであり、そ
のドレインまたはソース・ソースまたはドレイン・ゲー
トはＮ゛型領領域１Ｎ゛型領領域２多結晶シリコン層１
０である。Ｑ２は伝送用ＮチャネルＭＩＳトランジスタ
であり、そのドレインまたはソース・ソースまたはドレ
イン・ゲートはＮ°型領領域４Ｎ゛型領領域５多結晶シ
リコン層１１である。Ｑ３は伝送用チャネルＭＩＳトラ
ンジスタであり、そのドレインまたはソース・ソースま
たはドレイン・ゲートはＮ′″型領域６Ｎ゛型領域５・
多結晶シリコン層１２である。Ｑ４は伝送用Ｎチャネル
ＭＩＳトランジスタであり、そのドレインまたはソース
・ソースまたはドレイン・ゲートはＮ°型領領域３Ｎ９
型領域２多結晶シリコン層１３である。ＢＬＩ・ＢＬ２
・ＢＬ３・ＢＬ４はアルミニュウム配線層２０・２１・
２２・２３によって形成されたところのデータ糸帛であ
り、コンタクトホール３０・３１・３３・３２を介して
Ｎ゛型領領域１４・６・３にそれぞれ接続されている。
のドレインまたはソース・ソースまたはドレイン・ゲー
トはＮ゛型領領域１Ｎ゛型領領域２多結晶シリコン層１
０である。Ｑ２は伝送用ＮチャネルＭＩＳトランジスタ
であり、そのドレインまたはソース・ソースまたはドレ
イン・ゲートはＮ°型領領域４Ｎ゛型領領域５多結晶シ
リコン層１１である。Ｑ３は伝送用チャネルＭＩＳトラ
ンジスタであり、そのドレインまたはソース・ソースま
たはドレイン・ゲートはＮ′″型領域６Ｎ゛型領域５・
多結晶シリコン層１２である。Ｑ４は伝送用Ｎチャネル
ＭＩＳトランジスタであり、そのドレインまたはソース
・ソースまたはドレイン・ゲートはＮ°型領領域３Ｎ９
型領域２多結晶シリコン層１３である。ＢＬＩ・ＢＬ２
・ＢＬ３・ＢＬ４はアルミニュウム配線層２０・２１・
２２・２３によって形成されたところのデータ糸帛であ
り、コンタクトホール３０・３１・３３・３２を介して
Ｎ゛型領領域１４・６・３にそれぞれ接続されている。
ＤＢはアルミニュウム配線層２４によって形成されたと
ころの共通データ線であり、コンタクトホール３４・３
５を介してＮ゛型領領域２５にそれぞれ接続されている
。Ｙｌ・￥２・Ｙ３ ￥４はアルミニュウム配線層２５
・２６・２７・２８によって形成されたところの選択線
であり、コンタクトホール４０・４１・４２・４３を介
して多結晶シリコン層１０・１１・１２・１３にそれぞ
れ接続されている。
ころの共通データ線であり、コンタクトホール３４・３
５を介してＮ゛型領領域２５にそれぞれ接続されている
。Ｙｌ・￥２・Ｙ３ ￥４はアルミニュウム配線層２５
・２６・２７・２８によって形成されたところの選択線
であり、コンタクトホール４０・４１・４２・４３を介
して多結晶シリコン層１０・１１・１２・１３にそれぞ
れ接続されている。
選択線Ｙｌ−Ｙ２・Ｙ３・Ｙ４のうちの選択線Ｙｌが゛
Ｈ°゛レベルになることによって、ゲートが選択線Ｙ１
に接続されている伝送用ＮチャネルＭＩＳトランジスタ
Ｑｌを介してデータ線ＢＬＩのデータが共通データ線Ｄ
Ｂに伝送される。
Ｈ°゛レベルになることによって、ゲートが選択線Ｙ１
に接続されている伝送用ＮチャネルＭＩＳトランジスタ
Ｑｌを介してデータ線ＢＬＩのデータが共通データ線Ｄ
Ｂに伝送される。
［発明が解決しようとする課題］
しかし、前述の従来技術では、伝送用ＮチャネルＭＩＳ
トランジスタＱ２・Ｑ３の側部にそれぞれ伝送用Ｎチャ
ネルＭＩＳトランジスタＱ１・Ｑ４のゲートであるとこ
ろの多結晶シリコン層７・１０を形成し配線しなければ
ならないためにカラムゲートを形成するのに必要な面積
が大きくなってしまうとともに、多結晶シリコン層７・
１０と多結晶シリコン層８・９の配線の長さが異なって
しまうため選択線の寄生容量を同一にできないという問
題点を有する。
トランジスタＱ２・Ｑ３の側部にそれぞれ伝送用Ｎチャ
ネルＭＩＳトランジスタＱ１・Ｑ４のゲートであるとこ
ろの多結晶シリコン層７・１０を形成し配線しなければ
ならないためにカラムゲートを形成するのに必要な面積
が大きくなってしまうとともに、多結晶シリコン層７・
１０と多結晶シリコン層８・９の配線の長さが異なって
しまうため選択線の寄生容量を同一にできないという問
題点を有する。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは形成するのに必要な面積の低減及
び選択線の寄生容量を均一にすることができる読み出し
専用半導体記憶装置のカラムゲートを提供するところに
ある。
の目的とするところは形成するのに必要な面積の低減及
び選択線の寄生容量を均一にすることができる読み出し
専用半導体記憶装置のカラムゲートを提供するところに
ある。
［課題を解決するための手段〕
本発明の読み出し専用半導体記憶装置は、ｎ個の伝送用
ＭＩＳトランジスタのドレインまたはソースが０本のデ
ータ線にそれぞれ接続され、前記ｎ個の伝送用ＭＩＳト
ランジスタのソースまたはドレインがｍ本の共通データ
線にそれぞれ接続され、前記ｎ個の伝送用ＭＩＳトラン
ジスタのゲートが同一の選択線に接続された配線層とし
たことを特徴とする。
ＭＩＳトランジスタのドレインまたはソースが０本のデ
ータ線にそれぞれ接続され、前記ｎ個の伝送用ＭＩＳト
ランジスタのソースまたはドレインがｍ本の共通データ
線にそれぞれ接続され、前記ｎ個の伝送用ＭＩＳトラン
ジスタのゲートが同一の選択線に接続された配線層とし
たことを特徴とする。
［実 施 例］
本発明の一実施例として、読み出し専用半導体記憶装置
の伝送用ＭＩＳＩ−ランジスダであるカラムゲートに用
いたところの回路図を第１図に示し、その平面図を第２
図に示す。
の伝送用ＭＩＳＩ−ランジスダであるカラムゲートに用
いたところの回路図を第１図に示し、その平面図を第２
図に示す。
Ｑｌは伝送用ＮチャネルＭＩＳトランジスタであり、そ
のドレインまたはソース・ソースまたはドレイン・ゲー
トはＮ４型領域１・Ｎ４型領域２・多結晶シリコン層１
０である。Ｑ２は伝送用ＮチャネルＭＩＳトランジスタ
であり、そのドレインまたはソース・ソースまたはドレ
イン・ゲートはＮ゛型領領域４Ｎ゛型領領域５多結晶シ
リコン層１０である。Ｑ３は伝送用ＮチャネルＭＩＳト
ランジスタであり、そのドレインまたはソ−ス ソース
またはドレイン・ゲートはＮ′″型領域６・Ｎ゛型型頭
５・多結晶シリコン層１１である。Ｑ４は伝送用Ｎチャ
ネルＭＩＳトランジスタであり、そのドレインまたはソ
ース・ソースまたはドレイン・ゲートはＮ９型領域３・
Ｎ′″型領域２・多結晶シリコン層１１である。ＢＬＩ
・ＢＬ２・ＢＬ３・ＢＬ４はアルミニュウム配線層２０
・２１・２２・２３によって形成されたところのデータ
線であり、コンタクトホール３０・３１・３３・３２を
介してＮ′″型領型頭・４・６・３にそれぞれ接続され
ている。ＤＢＩはアルミニュム配線層２４によって形成
されたところの共通データ線であり、コンタクトホール
３４を介してＮ９型領域２にそれぞれ接続されている。
のドレインまたはソース・ソースまたはドレイン・ゲー
トはＮ４型領域１・Ｎ４型領域２・多結晶シリコン層１
０である。Ｑ２は伝送用ＮチャネルＭＩＳトランジスタ
であり、そのドレインまたはソース・ソースまたはドレ
イン・ゲートはＮ゛型領領域４Ｎ゛型領領域５多結晶シ
リコン層１０である。Ｑ３は伝送用ＮチャネルＭＩＳト
ランジスタであり、そのドレインまたはソ−ス ソース
またはドレイン・ゲートはＮ′″型領域６・Ｎ゛型型頭
５・多結晶シリコン層１１である。Ｑ４は伝送用Ｎチャ
ネルＭＩＳトランジスタであり、そのドレインまたはソ
ース・ソースまたはドレイン・ゲートはＮ９型領域３・
Ｎ′″型領域２・多結晶シリコン層１１である。ＢＬＩ
・ＢＬ２・ＢＬ３・ＢＬ４はアルミニュウム配線層２０
・２１・２２・２３によって形成されたところのデータ
線であり、コンタクトホール３０・３１・３３・３２を
介してＮ′″型領型頭・４・６・３にそれぞれ接続され
ている。ＤＢＩはアルミニュム配線層２４によって形成
されたところの共通データ線であり、コンタクトホール
３４を介してＮ９型領域２にそれぞれ接続されている。
ＤＢ２はアルミニュウム配線層２５によって形成された
ところの共通データ線であり、コンタクトホール３５を
介してＮ′″型領域５にそれぞれ接続されている。Ｙｌ
−Ｙ２はアルミニュウム配線層２６・２７によって形成
されたところの選択線であり、コンタクトホール４０・
４１を介して多結晶シリコン層１０・１１にそれぞれ接
続されている。
ところの共通データ線であり、コンタクトホール３５を
介してＮ′″型領域５にそれぞれ接続されている。Ｙｌ
−Ｙ２はアルミニュウム配線層２６・２７によって形成
されたところの選択線であり、コンタクトホール４０・
４１を介して多結晶シリコン層１０・１１にそれぞれ接
続されている。
選択線Ｙ１・Ｙ２の内の選択線Ｙｌが°°Ｈ°°レベル
になることによって、ゲートが選択線Ｙｌに接続されて
いる伝送用ＮチャネルＭＩＳトランジスタＱ１またはＱ
２を介してデータ１１８ＢＬＬまたはＢＬ２のデータが
それぞれ共通データ線ＤＢＩまたはＤＢ２に伝送される
。共通データ線ＤＢ１またはＤＢ２のデータを選択する
手段として国権していないが、別に形成した伝送用Ｎチ
ャネルＭＩＳトランジスタを用いて選択するまたは共通
データ線ＤＢＩ・ＤＢ２にそれぞれ接続したセンスアン
プを選択する等の種々の手段によって選択することがで
きる。
になることによって、ゲートが選択線Ｙｌに接続されて
いる伝送用ＮチャネルＭＩＳトランジスタＱ１またはＱ
２を介してデータ１１８ＢＬＬまたはＢＬ２のデータが
それぞれ共通データ線ＤＢＩまたはＤＢ２に伝送される
。共通データ線ＤＢ１またはＤＢ２のデータを選択する
手段として国権していないが、別に形成した伝送用Ｎチ
ャネルＭＩＳトランジスタを用いて選択するまたは共通
データ線ＤＢＩ・ＤＢ２にそれぞれ接続したセンスアン
プを選択する等の種々の手段によって選択することがで
きる。
伝送用ＭＩＳトランジスタであるカラムゲートの共通デ
ータ線を２本にしたことにより、伝送用ＮチャネルＭＩ
ＳトランジスタＱ１とＱ２及びＱ３とＱ４のゲートを同
一の選択線にそれぞれ接続するとともに、コンタクトホ
ールの数を半分にすることができた。更に、伝送用ＭＩ
Ｓトランジスタのカラムゲートの選択線の本数を従来技
術による回路に比べ１／２であるところの２本にするこ
とができた。このことは、例えばデータ線が６４本の場
合、従来回路では選択線が６４本必要になるが、本発明
によって共通データ線を２本にするとその半分の３２本
にすることができる。
ータ線を２本にしたことにより、伝送用ＮチャネルＭＩ
ＳトランジスタＱ１とＱ２及びＱ３とＱ４のゲートを同
一の選択線にそれぞれ接続するとともに、コンタクトホ
ールの数を半分にすることができた。更に、伝送用ＭＩ
Ｓトランジスタのカラムゲートの選択線の本数を従来技
術による回路に比べ１／２であるところの２本にするこ
とができた。このことは、例えばデータ線が６４本の場
合、従来回路では選択線が６４本必要になるが、本発明
によって共通データ線を２本にするとその半分の３２本
にすることができる。
尚、本発明の説明として、共通データ線を２本にした場
合を用いたが、２の指数倍であれば良く、伝送用ＭＩＳ
トランジスタとしてＮチャネルＭＩＳｈランジスタの代
わりにＰチャネルＭＩＳトランジスタまたはＮチャネル
ＭＩＳトランジスタとＰチャネルＭＩＳトランジスタを
用いても良い。
合を用いたが、２の指数倍であれば良く、伝送用ＭＩＳ
トランジスタとしてＮチャネルＭＩＳｈランジスタの代
わりにＰチャネルＭＩＳトランジスタまたはＮチャネル
ＭＩＳトランジスタとＰチャネルＭＩＳトランジスタを
用いても良い。
また、アルミニュウム配線層によって選択線を配線せず
にカラムデコーダをそれぞれに設けても同様な効果が得
られることはいうまでもない。
にカラムデコーダをそれぞれに設けても同様な効果が得
られることはいうまでもない。
［発明の効果］
以上述べたように、同一の選択線でｎ本のデータ線を選
択しｍ本の共通データ線にデータを伝送する伝送用ＭＩ
Ｓ’ｌ−ランジスタによって、伝送用ＭＩＳトランジス
タであるカラムゲートの形成するのに必要な面積を低減
し１選択線の寄生容量を均一にすることができた。
択しｍ本の共通データ線にデータを伝送する伝送用ＭＩ
Ｓ’ｌ−ランジスタによって、伝送用ＭＩＳトランジス
タであるカラムゲートの形成するのに必要な面積を低減
し１選択線の寄生容量を均一にすることができた。
また、選択線の本数を
データ線の本数／共通データ線の本数
にすることができるので選択線の形成するのに必要な面
積をも低減できた。
積をも低減できた。
更に、コンタクトホールの数を半分にすることができた
ので品質の向上及び製造歩留まりの向上に貢献できた６
ので品質の向上及び製造歩留まりの向上に貢献できた６
第１図と第２図は、本発明の一実施例である回路図と平
面図である。 第３図と第４図は、従来技術による回路図と平面図であ
る。 Ｑｌ−Ｑ２ ・ Ｑ３ ・ Ｑ４ ・・・伝送用ＭＩＳトランジスタ ＢＬＩ・ＢＬ２・ＢＬ３・ＢＬ４ ・・・データ線 Ｙｌ−Ｙ２ ・ ＤＢＩ ・ ＤＢ２ ・選択線 ・共通データ線 以 上
面図である。 第３図と第４図は、従来技術による回路図と平面図であ
る。 Ｑｌ−Ｑ２ ・ Ｑ３ ・ Ｑ４ ・・・伝送用ＭＩＳトランジスタ ＢＬＩ・ＢＬ２・ＢＬ３・ＢＬ４ ・・・データ線 Ｙｌ−Ｙ２ ・ ＤＢＩ ・ ＤＢ２ ・選択線 ・共通データ線 以 上
Claims (1)
- 【特許請求の範囲】 １）ｎ個の伝送用ＭＩＳトランジスタのドレインまたは
ソースがｎ本のデータ線にそれぞれ接続され、前記ｎ個
の伝送用ＭＩＳトランジスタのソースまたはドレインが
ｍ本の共通データ線にそれぞれ接続され、前記ｎ個の伝
送用ＭＩＳトランジスタのゲートが同一の選択線に接続
されたことを特徴とする読み出し専用半導体記憶装置。 ２）請求項１記載のｎ個の伝送用ＭＩＳトランジスタの
ゲートがｎ本のデータ線に対し平行に形成されているこ
とを特徴とする読み出し専用半導体記憶装置。 ３）請求項１記載の、ｎ本のデータ線に対しｍ本の共通
データ線が直行に形成されていることを特徴とする読み
出し専用半導体記憶装置。 ４）請求項１記載のｎ個の伝送用ＭＩＳトランジスタと
ｎ本のデータ線とｍ本の共通データ線と選択線がそれぞ
れ２の指数倍であることを特徴とする読み出し専用半導
体記憶装置。 ５）ｎ個の伝送用ＭＩＳトランジスタのドレインまたは
ソースがｎ本のデータ線にそれぞれ接続され、前記ｎ個
の伝送用ＭＩＳトランジスタのソースまたはドレインが
２本の共通データ線にそれぞれ接続され、前記ｎ個の伝
送用ＭＩＳトランジスタのゲートが２個毎同一の選択線
に接続されたことを特徴とする読み出し専用半導体記憶
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104795A JPH043977A (ja) | 1990-04-20 | 1990-04-20 | 読み出し専用半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104795A JPH043977A (ja) | 1990-04-20 | 1990-04-20 | 読み出し専用半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH043977A true JPH043977A (ja) | 1992-01-08 |
Family
ID=14390382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2104795A Pending JPH043977A (ja) | 1990-04-20 | 1990-04-20 | 読み出し専用半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH043977A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1193504A4 (en) * | 2000-03-10 | 2004-08-25 | Sumitomo Electric Industries | MAGNETIC SENSOR |
-
1990
- 1990-04-20 JP JP2104795A patent/JPH043977A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1193504A4 (en) * | 2000-03-10 | 2004-08-25 | Sumitomo Electric Industries | MAGNETIC SENSOR |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772711B2 (en) | Semiconductor device including single crystal silicon layer | |
| JP2012049549A (ja) | 半導体装置のレイアウト方法及びその半導体装置 | |
| CN103703557A (zh) | 半导体器件及半导体器件的制造方法 | |
| FR2872344B1 (fr) | Substrat de reseau de transistors a couches minces et procede de fabrication de celui-ci | |
| JP2014523127A (ja) | ６ｆ２ｄｒａｍセル | |
| JP2000299385A5 (ja) | ||
| JPH08236714A (ja) | 半導体記憶装置 | |
| US20110103166A1 (en) | Layout structure of bit line sense amplifiers for a semiconductor memory device | |
| US6868001B2 (en) | Semiconductor memory device | |
| JP2006190727A (ja) | 半導体集積回路 | |
| US6094390A (en) | Semiconductor memory device with column gate and equalizer circuitry | |
| JPH043977A (ja) | 読み出し専用半導体記憶装置 | |
| US6765833B2 (en) | Integrated circuit devices including equalization/precharge circuits for improving signal transmission | |
| JP3563392B2 (ja) | 半導体記憶装置 | |
| JP2000500927A (ja) | スタティック・メモリセル | |
| JP2009064544A (ja) | 半導体メモリ装置 | |
| KR100416612B1 (ko) | 칩 면적을 최소화시키는 반도체 메모리 장치 | |
| JPH06140592A (ja) | 半導体装置 | |
| JP4299406B2 (ja) | 半導体記憶装置 | |
| KR0139303B1 (ko) | 센스 앰프 | |
| JP2000124415A (ja) | 半導体記憶装置 | |
| JPH03222188A (ja) | 半導体記憶装置 | |
| KR100760910B1 (ko) | 공통 컨택을 갖는 에스램 메모리 소자 | |
| US6396756B1 (en) | Integrated circuit memory devices including transmission parts that are adjacent input/output selection parts | |
| US20050117377A1 (en) | Layout structure of bit line sense amplifier of semiconductor memory device |