JPH0440020A - Ｄ／ａコンバータ - Google Patents
Ｄ／ａコンバータInfo
- Publication number
- JPH0440020A JPH0440020A JP2145324A JP14532490A JPH0440020A JP H0440020 A JPH0440020 A JP H0440020A JP 2145324 A JP2145324 A JP 2145324A JP 14532490 A JP14532490 A JP 14532490A JP H0440020 A JPH0440020 A JP H0440020A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- output
- differential amplifier
- switch
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、設定電流源を有しその出力を各差動スイッチ
により選択的に取り出す差動電流源方式のＤ／Ａ （デ
ジタル／アナログ）コンパ−７Ｋｇする。
により選択的に取り出す差動電流源方式のＤ／Ａ （デ
ジタル／アナログ）コンパ−７Ｋｇする。
（従来の技術）
この種の従来例として、ＭＯＳ トランジスタで構成し
た一般的なり／Ａコンバータ（以下ＤＡＣという）の１
ユニット回路を第６図に示す。ここで１１は設定電流源
、１２，１３．は差動スイッチを構成するＮチャネルＭ
Ｏ８トランジスタで、差動スイッチ１２３はダミー側、
差動スイッチ１３ｓはＤＡＣ＠（アナログ出力取り出し
＠）である。トランジスター２．のドレインは電源ｖＤ
Ｄに接続されているが、電流出力Ｑ、Ｑは反転関係にあ
る０反転関係にある制御人力φ、φはデジタル入力であ
る。
た一般的なり／Ａコンバータ（以下ＤＡＣという）の１
ユニット回路を第６図に示す。ここで１１は設定電流源
、１２，１３．は差動スイッチを構成するＮチャネルＭ
Ｏ８トランジスタで、差動スイッチ１２３はダミー側、
差動スイッチ１３ｓはＤＡＣ＠（アナログ出力取り出し
＠）である。トランジスター２．のドレインは電源ｖＤ
Ｄに接続されているが、電流出力Ｑ、Ｑは反転関係にあ
る０反転関係にある制御人力φ、φはデジタル入力であ
る。
第６図の回路を複数、例えば計１６ユニツトで１チヤネ
ル、４ピツトのＤＡＣを構築する０本回路方式は、ラダ
ー抵抗分圧方式とは異なり、ある基準電圧により設定電
流をつくり、その出力を、デコードされた任意コードに
従がい差動スイッチのＤＡＣ側かダミー側のどちらか一
方を導通させて得る。
ル、４ピツトのＤＡＣを構築する０本回路方式は、ラダ
ー抵抗分圧方式とは異なり、ある基準電圧により設定電
流をつくり、その出力を、デコードされた任意コードに
従がい差動スイッチのＤＡＣ側かダミー側のどちらか一
方を導通させて得る。
（発明が解決しようとする課題）
差動電流源方式のメリットは、その出力がＱ。
Ｑのどちらか一方の経路で常時流れており、定電流源が
変動せず、高速動作ができる。しかし実デバイスでは％
ＱとＱでは出力インピーダンスが異なるため、Ｑ、Ｑの
一方から他方へ電流経路が切り換わるとき、設定電流源
１１の電圧、電流が第７図の如く過渡的に変動し、それ
が安定するまでの時間が費されるため、Ｄ／Ａ変換スピ
ード（セットリングタイム）が遅くなり、高速動作を妨
げる。
変動せず、高速動作ができる。しかし実デバイスでは％
ＱとＱでは出力インピーダンスが異なるため、Ｑ、Ｑの
一方から他方へ電流経路が切り換わるとき、設定電流源
１１の電圧、電流が第７図の如く過渡的に変動し、それ
が安定するまでの時間が費されるため、Ｄ／Ａ変換スピ
ード（セットリングタイム）が遅くなり、高速動作を妨
げる。
これを解消する手段として、従来ではＱ、Ｑとも出力端
子を設け、インピーダンスが同じになるような方法をと
っていたが、い九ずらに端子数を増すだけでなく、部品
数も増え、コスト高となるデメリットがある。またＱ側
に、事前に付加されるべきインピーダンスをテップに内
蔵する手段もめるが、外付はインピーダンスによｐＩＦ
生ずるＬ（インダクタンス）、Ｒ（抵抗）、Ｃ（キャΔ
シタンス）を正確に把握し、実装することは不可能に近
い。
子を設け、インピーダンスが同じになるような方法をと
っていたが、い九ずらに端子数を増すだけでなく、部品
数も増え、コスト高となるデメリットがある。またＱ側
に、事前に付加されるべきインピーダンスをテップに内
蔵する手段もめるが、外付はインピーダンスによｐＩＦ
生ずるＬ（インダクタンス）、Ｒ（抵抗）、Ｃ（キャΔ
シタンス）を正確に把握し、実装することは不可能に近
い。
上記のように定電ｉｔ−差動スイッチで切や換えて出力
する方式は、Ｑ （ＤＡＣ側） Ｑ（ダミー側）ともそ
の絶対値が等しいことが理想的であるが、出力インピー
ダンスが両者で違うため、ＱからＱへ切シ換わる時、必
ず変動が起こる。
する方式は、Ｑ （ＤＡＣ側） Ｑ（ダミー側）ともそ
の絶対値が等しいことが理想的であるが、出力インピー
ダンスが両者で違うため、ＱからＱへ切シ換わる時、必
ず変動が起こる。
そこで本発明の目的線、両差動スイッチ経路のインピー
ダンスが等しくなるように制御することで、差動スイッ
チが一方から他方へ切ｐ換わっても設定電流源が変動し
ない１例えば差動スイッチがＭＯＳ ）ヲンジスタの場
合、ソース或いはドレインの電圧を、ともに等しい状態
にしておくことで。
ダンスが等しくなるように制御することで、差動スイッ
チが一方から他方へ切ｐ換わっても設定電流源が変動し
ない１例えば差動スイッチがＭＯＳ ）ヲンジスタの場
合、ソース或いはドレインの電圧を、ともに等しい状態
にしておくことで。
高速なり／Ａコンバータを実現することにある。
［発明の構成］
（課題を解決するための手段と作用）
本発明は、設定電流源を有し、その出力を第１、第２の
差動スイッチで選択して取や出す差動増幅源回路のＤＡ
コンバータにおいて、第１の差動スイッチの主電流路の
一端と出力端との間に出力インピーダンス調整用トラン
ジスタを設け、該トランジスタの制御電極へ差動アンプ
の出力を接続し、前記トランジスタと第１の差動スイッ
チとの間を前記差動アンプの第１の入力端に接続し、第
２の差動スイッチの出力端を前記差動アンプの第２の入
力端に接続してなり、前記差動アンプのイマジナリーシ
曹−トによシ、前記両出力端におけるインピーダンスを
等しくさせることを特徴とするＤ／Ａコンバータである
。
差動スイッチで選択して取や出す差動増幅源回路のＤＡ
コンバータにおいて、第１の差動スイッチの主電流路の
一端と出力端との間に出力インピーダンス調整用トラン
ジスタを設け、該トランジスタの制御電極へ差動アンプ
の出力を接続し、前記トランジスタと第１の差動スイッ
チとの間を前記差動アンプの第１の入力端に接続し、第
２の差動スイッチの出力端を前記差動アンプの第２の入
力端に接続してなり、前記差動アンプのイマジナリーシ
曹−トによシ、前記両出力端におけるインピーダンスを
等しくさせることを特徴とするＤ／Ａコンバータである
。
即ち本発明は、第１．第２の差動スイッチの出力端側を
差動アンプによシイｉジナリーシ冒−トさせ、両出力端
側のインピーダンスを等しくさせる。これにより設定電
流源と差動スイッチ間のノ−ドの電圧、電流に、スイッ
チ切シ換え時に過渡的変化が生じないため、その分高速
なり／Ａ変換が行なえる。
差動アンプによシイｉジナリーシ冒−トさせ、両出力端
側のインピーダンスを等しくさせる。これにより設定電
流源と差動スイッチ間のノ−ドの電圧、電流に、スイッ
チ切シ換え時に過渡的変化が生じないため、その分高速
なり／Ａ変換が行なえる。
（実施例）
以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例の回路図であるが、これは第６図の本のと
対応させた場合の例であるから、対応個所には同一符号
を付しく添字は変更）、特徴とする点の説明を行なう。
図は同実施例の回路図であるが、これは第６図の本のと
対応させた場合の例であるから、対応個所には同一符号
を付しく添字は変更）、特徴とする点の説明を行なう。
本実施例の特命は・差動スイッチ１２の一端とＱ出力端
（ｖＤＤ）との間に出力インビーダンス調整用トランジ
スタ２１を設け、その制御電極（ダート）へ差動アンプ
２２の出力を接続する。トランジスタ１２．２１間を差
動アンプ２２のマイナス端子へ接続し、トランジスタ１
３とＱ出力端間をアンｆ２２のプラス端子へ接続する。
（ｖＤＤ）との間に出力インビーダンス調整用トランジ
スタ２１を設け、その制御電極（ダート）へ差動アンプ
２２の出力を接続する。トランジスタ１２．２１間を差
動アンプ２２のマイナス端子へ接続し、トランジスタ１
３とＱ出力端間をアンｆ２２のプラス端子へ接続する。
ここでトランジスタ１２゜１３のダート人力φ、φがデ
ジタル入力となり。
ジタル入力となり。
Ｑ、Ｑがアナログ出力となる。
第１図の回路にあっては、差動スイッチ１２゜１３のド
レイン電圧が、差動アンｆ２２のイマジナリーシ冒−ト
で等しくなるように、トランジスタ２ノのバイアスを調
整する。このためトランジスタ１２．１３の切シ換え時
に、設定電流源１１のＢ点で電圧、電流の変動がなく、
その分高速動作が可能となる。
レイン電圧が、差動アンｆ２２のイマジナリーシ冒−ト
で等しくなるように、トランジスタ２ノのバイアスを調
整する。このためトランジスタ１２．１３の切シ換え時
に、設定電流源１１のＢ点で電圧、電流の変動がなく、
その分高速動作が可能となる。
上記第１図ではＮチャネルＭＯＳトランジスタによる電
流引き込み型回路を構成したが、第２図ではＰチャネに
−ＭＯＳトランジスタによる電流出力型回路例を示し、
第３図はバイポーラ−ＣＭＯ８技術により電流引き込み
型回路で本発明を実現した例である。これら他の実施例
の作用効果は第１図と対応するので、適宜添字を付して
説明を省略する。
流引き込み型回路を構成したが、第２図ではＰチャネに
−ＭＯＳトランジスタによる電流出力型回路例を示し、
第３図はバイポーラ−ＣＭＯ８技術により電流引き込み
型回路で本発明を実現した例である。これら他の実施例
の作用効果は第１図と対応するので、適宜添字を付して
説明を省略する。
第４図は帰還ループを付けない例えば第６図と等価のＤ
ＡＣ１ユニツト３１を複数設け、それぞれのＱ出力を共
通接続すると共にＱ出力も共通接続する。そして全ユニ
ットの総和出力を最終段にて、ランジスタ安寺を帰還調
整する場合の例である。
ＡＣ１ユニツト３１を複数設け、それぞれのＱ出力を共
通接続すると共にＱ出力も共通接続する。そして全ユニ
ットの総和出力を最終段にて、ランジスタ安寺を帰還調
整する場合の例である。
ここで３２はアナログ出力を得るパッド、φ１．φ１あ
る。
る。
本発明の実施例の利点は次の如くである。第６図の従来
回路での動作は第７図となる。いまＱ（ＤＡＣ）端子が
、例えばｖｌ）ｖ／２となるようなインピーダンスだと
仮定すると、差動スイッチのデート入力がφ＝“Ｈ”（
高レベル）、φ＝”Ｌ”（低レベル）（ダミー経路で導
通）の状態から、φ＝“Ｌ”。
回路での動作は第７図となる。いまＱ（ＤＡＣ）端子が
、例えばｖｌ）ｖ／２となるようなインピーダンスだと
仮定すると、差動スイッチのデート入力がφ＝“Ｈ”（
高レベル）、φ＝”Ｌ”（低レベル）（ダミー経路で導
通）の状態から、φ＝“Ｌ”。
φ＝”Ｈ”（ＤＡＣ経路で導通）の状態へ移行したとき
は、ノードＢが第７図のように変動する。従りてノード
Ｂが安定するまでに要する時間は、そのまｔ ＤＡＣの
セットリングタイムとなる。
は、ノードＢが第７図のように変動する。従りてノード
Ｂが安定するまでに要する時間は、そのまｔ ＤＡＣの
セットリングタイムとなる。
一方、例えば第１図の回路動作を第５図に示す。
第１図ではダミー経路で電流が流れている時なら。
ノードＢはＤＡＣ経路で流れる時と略等しいため、変動
がない。従って第７図の場合のよ５なノード変動に要す
る時間がないため、よシ高速に脇変換が行なえる。
がない。従って第７図の場合のよ５なノード変動に要す
る時間がないため、よシ高速に脇変換が行なえる。
またＤＡＣＩｄ、アナログ信号を直接ドライブするため
、その用途は様々であｐｌ例えばビデオ用では７５Ωの
同軸ケーブルによるインピーダンスがあったシ、光通信
などではフォトカブラを駆動したりするが、いちいちダ
ミ一端子（Ｑ＠）にＤＡＣ側と同じインピーダンスを付
加するのは、コスト大となるばかりか、無駄な端子が増
えることになる。また仮に、ＤＡＣ側と同じインピーダ
ンスをチップ内のダミー側に内蔵しようとしても、ＤＡ
Ｃ＠のインピーダンスＫｉ！ｊすれるリードフレーム、
ソケット等の寄生Ｌ 、 Ｒ、Ｃ１で加味することは非
常に難しい。更には汎用品のＤＡＣとしては、ＤＡＣ。
、その用途は様々であｐｌ例えばビデオ用では７５Ωの
同軸ケーブルによるインピーダンスがあったシ、光通信
などではフォトカブラを駆動したりするが、いちいちダ
ミ一端子（Ｑ＠）にＤＡＣ側と同じインピーダンスを付
加するのは、コスト大となるばかりか、無駄な端子が増
えることになる。また仮に、ＤＡＣ側と同じインピーダ
ンスをチップ内のダミー側に内蔵しようとしても、ＤＡ
Ｃ＠のインピーダンスＫｉ！ｊすれるリードフレーム、
ソケット等の寄生Ｌ 、 Ｒ、Ｃ１で加味することは非
常に難しい。更には汎用品のＤＡＣとしては、ＤＡＣ。
ダミーのインピーダンスを事前に整合させることは皆無
である。そこで第１図の如き本発明の回路を用いること
で、容易に両者のインピーダンスを合わせ、高速なり／
Ａ変換を可能にすると共に、コスト、面積をも低減させ
、汎用としての用途を一層広げることができる。
である。そこで第１図の如き本発明の回路を用いること
で、容易に両者のインピーダンスを合わせ、高速なり／
Ａ変換を可能にすると共に、コスト、面積をも低減させ
、汎用としての用途を一層広げることができる。
［発明の効果］
以上説明した如く本発明によれば、差動スイッチ切り換
わり時の設定電流源変動が生じないようにできるため、
Ｄ／Ａ変換のスピードアップを容易に実現できる勢の
利点が得られるものである。
わり時の設定電流源変動が生じないようにできるため、
Ｄ／Ａ変換のスピードアップを容易に実現できる勢の
利点が得られるものである。
第１図ないし第４図は本発明の各実施例の回路図、第５
図は上記実施例の動作説明図、第６図は従来のＤＡＣの
回路図、第７図はその動作説明図である。 １１・・・設定電流源、１２．１ろ、 １２２，１２５
，１３ 。 １３１、１３２．１３．・・・差動スイッチ、２１，２
１１゜２１２．２Ｊ３・・・出力インピーダンス調整用
トランジスタ、２２・−・差動アンプ。 出願人代理人 弁理士 鈴 江 武 彦デジタル入力 第４図 第 図 第３ 第２
図は上記実施例の動作説明図、第６図は従来のＤＡＣの
回路図、第７図はその動作説明図である。 １１・・・設定電流源、１２．１ろ、 １２２，１２５
，１３ 。 １３１、１３２．１３．・・・差動スイッチ、２１，２
１１゜２１２．２Ｊ３・・・出力インピーダンス調整用
トランジスタ、２２・−・差動アンプ。 出願人代理人 弁理士 鈴 江 武 彦デジタル入力 第４図 第 図 第３ 第２
Claims (5)
- （１）設定電流源を有し、その出力を第１、第２の差動
スイッチで選択して取り出す差動電流源回路のＤ／Ａコ
ンバータにおいて、第１の差動スイッチの主電流路の一
端と出力端との間に出力インピーダンス調整用トランジ
スタを設け、該トランジスタの制御電極へ差動アンプの
出力を接続し、前記トランジスタと第１の差動スイッチ
との間を前記差動アンプの第１の入力端に接続し、第２
の差動スイッチの出力端を前記差動アンプの第２の入力
端に接続してなり、前記差動アンプのイマジナリーショ
ートにより、前記両差動スイッチの出力インピーダンス
を等しくさせることを特徴とするＤ／Ａコンバータ。 - （２）前記第１、第２の差動スイッチはＭＯＳトランジ
スタで出力電流引き込み型回路を構成することを特徴と
する請求項１に記載のＤ／Ａコンバータ。 - （３）前記第１、第２の差動スイッチはＭＯＳトランジ
スタで出力電流導出型回路を構成することを特徴とする
請求項１に記載のＤ／Ａコンバータ。 - （４）前記第１、第２の差動スイッチはバイポーラトラ
ンジスタで出力電流引き込み型回路を構成することを特
徴とする請求項１に記載のＤ／Ａコンバータ。 - （５）設定電流源を有し、その出力を第１、第２の差動
スイッチで選択して取り出す差動増幅源回路を複数設け
、これら回路の第１の差動スイッチの主電流路どうし、
第２の差動スイッチの主電流路どうしをそれぞれ共通接
続し、前記第１の差動スイッチの主電流路どうしの共通
接続点と出力端との間に出力インピーダンス調整用トラ
ンジスタを設け、該トランジスタの制御電極へ差動アン
プの出力を接続し、前記トランジスタと第１の差動スイ
ッチの主電流路の共通接続端との間を前記差動アンプの
第１の入力端に接続し、アナログ出力端となる前記第２
の差動スイッチの主電流路の共通接続端を差動アンプの
第２の入力端に接続してなり、前記差動アンプのイマジ
ナリーショートにより前記両出力端におけるインピーダ
ンスを等しくさせることを特徴とするＤ／Ａコンバータ
。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145324A JPH07105722B2 (ja) | 1990-06-05 | 1990-06-05 | Ｄ／ａコンバータ |
| US07/710,119 US5136293A (en) | 1990-06-05 | 1991-06-04 | Differential current source type d/a converter |
| KR1019910009212A KR940003086B1 (ko) | 1990-06-05 | 1991-06-04 | D/a 컨버터 |
| DE69122175T DE69122175T2 (de) | 1990-06-05 | 1991-06-05 | Digital-Analogwandler |
| EP91109207A EP0460651B1 (en) | 1990-06-05 | 1991-06-05 | D/A converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145324A JPH07105722B2 (ja) | 1990-06-05 | 1990-06-05 | Ｄ／ａコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0440020A true JPH0440020A (ja) | 1992-02-10 |
| JPH07105722B2 JPH07105722B2 (ja) | 1995-11-13 |
Family
ID=15382530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2145324A Expired - Lifetime JPH07105722B2 (ja) | 1990-06-05 | 1990-06-05 | Ｄ／ａコンバータ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5136293A (ja) |
| EP (1) | EP0460651B1 (ja) |
| JP (1) | JPH07105722B2 (ja) |
| KR (1) | KR940003086B1 (ja) |
| DE (1) | DE69122175T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5293166A (en) * | 1992-03-31 | 1994-03-08 | Vlsi Technology, Inc. | Digital-to-analog converter and bias compensator therefor |
| US5680037A (en) * | 1994-10-27 | 1997-10-21 | Sgs-Thomson Microelectronics, Inc. | High accuracy current mirror |
| US6211583B1 (en) * | 1999-09-13 | 2001-04-03 | Motorola, Inc. | High speed current switch |
| US6492796B1 (en) * | 2001-06-22 | 2002-12-10 | Analog Devices, Inc. | Current mirror having improved power supply rejection |
| JP3739361B2 (ja) * | 2003-02-26 | 2006-01-25 | ローム株式会社 | 半導体集積回路装置 |
| US7019676B2 (en) * | 2003-06-12 | 2006-03-28 | Matsushita Electric Industrial Co, Ltd. | D/A converter |
| US7023367B1 (en) * | 2005-03-10 | 2006-04-04 | National Semiconductor Corporation | Current steering digital to analog converter with improved dynamic linearity |
| US7432773B2 (en) * | 2005-10-26 | 2008-10-07 | Microchip Technology Incorporated | Method, system and apparatus for reducing oscillator frequency spiking during oscillator frequency adjustment |
| US11005492B2 (en) * | 2018-12-31 | 2021-05-11 | Tektronix, Inc. | Dual output signal paths for signal source channels to optimize for bandwidth and amplitude range |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4306225A (en) * | 1980-09-22 | 1981-12-15 | Gte Laboratories Incorporated | Digital-to-analog converting apparatus |
| US4405916A (en) * | 1982-01-21 | 1983-09-20 | Hewlett-Packard Company | Digital-to analog converter having supplementary currents to enhance low current switching speed |
| US4689549A (en) * | 1986-06-30 | 1987-08-25 | Motorola, Inc. | Monolithic current splitter for providing temperature independent current ratios |
| JPS6313509A (ja) * | 1986-07-04 | 1988-01-20 | Nec Corp | カレントミラ−回路 |
| US4774497A (en) * | 1986-07-10 | 1988-09-27 | Tektronix, Inc. | Digital-to-analog converter with gain compensation |
| GB2206010A (en) * | 1987-06-08 | 1988-12-21 | Philips Electronic Associated | Differential amplifier and current sensing circuit including such an amplifier |
| US5008671A (en) * | 1988-06-27 | 1991-04-16 | Analog Devices, Incorporated | High-speed digital-to-analog converter with BiMOS cell structure |
| US5017919A (en) * | 1990-06-06 | 1991-05-21 | Western Digital Corporation | Digital-to-analog converter with bit weight segmented arrays |
-
1990
- 1990-06-05 JP JP2145324A patent/JPH07105722B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-04 US US07/710,119 patent/US5136293A/en not_active Expired - Lifetime
- 1991-06-04 KR KR1019910009212A patent/KR940003086B1/ko not_active Expired - Fee Related
- 1991-06-05 DE DE69122175T patent/DE69122175T2/de not_active Expired - Fee Related
- 1991-06-05 EP EP91109207A patent/EP0460651B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5136293A (en) | 1992-08-04 |
| JPH07105722B2 (ja) | 1995-11-13 |
| EP0460651A2 (en) | 1991-12-11 |
| EP0460651B1 (en) | 1996-09-18 |
| DE69122175D1 (de) | 1996-10-24 |
| KR940003086B1 (ko) | 1994-04-13 |
| EP0460651A3 (en) | 1993-07-07 |
| DE69122175T2 (de) | 1997-02-20 |
| KR920001858A (ko) | 1992-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7088180B2 (en) | Programmable gain current amplifier | |
| US6545620B2 (en) | Current-to-voltage converter with controllable gain, and signal processing circuit comprising such a converter | |
| US7639076B2 (en) | Gain controlled amplifier and cascoded gain controlled amplifier based on the same | |
| JPH07297678A (ja) | Ｃｍｏｓ終端抵抗回路 | |
| US7541844B2 (en) | Current weighted voltage interpolation buffer | |
| IT202000004159A1 (it) | Convertitore tensione-corrente, dispositivo e procedimento corrispondenti | |
| CN116094501B (zh) | 基于运放的迟滞比较器和芯片 | |
| JPH0440020A (ja) | Ｄ／ａコンバータ | |
| US5369406A (en) | Multiplying digital-to-analogue converter | |
| US5717360A (en) | High speed variable gain amplifier | |
| US20090184762A1 (en) | Optimized resistor network for programmable transconductance stage | |
| WO2018205832A1 (zh) | 一种叠加运算电路及浮动电压数模转换电路 | |
| CN102314189A (zh) | 混合模式输入缓冲器、操作输入缓冲器的方法及集成电路 | |
| JP3408788B2 (ja) | Ｉ／ｖ変換回路およびｄａコンバータ | |
| TWI288528B (en) | Impedance matching circuit | |
| US6906588B2 (en) | Variable-gain differential input and output amplifier | |
| CN117278043B (zh) | 一种大电流驱动可调输出电压范围的数模转换电路 | |
| JPH0340556A (ja) | 加重電流和形成回路 | |
| US4267408A (en) | Arrangement for applying a signal to a transmission line | |
| US7514969B2 (en) | Driver circuit and method of controlling the same | |
| JPS63275212A (ja) | 電圧変換回路 | |
| TWI914029B (zh) | 數位類比轉換器 | |
| CN117289752A (zh) | 参考电压产生电路及数模转换系统 | |
| JP7763977B1 (ja) | デジタルアナログ変換器 | |
| JPS63318817A (ja) | レベル変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101113 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101113 Year of fee payment: 15 |