JPH0440108A - オフセットキャンセル回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、オフセットキャンセル回路に関し、詳しく
は、入力側に差動増幅回路の電流出力アンプを有し、こ
の電流出力アンプの出力をバッファアンプで受けて出力
信号を発生するような増幅回路において、バッファアン
プに供給するバイアス電流を電流出力アンプで発生させ
ることにより生じるオフセットを解消することができる
ようなオフセットキャンセル回路に関する。

［従来の技術］ 第２図は、入力側に設けた差動増幅回路の電流出力をパ
ッファアアンプで受ける従来の増幅回路の一例である。

図において、差動増幅回路２ｏは、入力段に設けられた
増幅回路であって、差動増幅用のトランジスタ２１．２
２と、電流値ＩＡの定電流源２３とを備えている。トラ
ンジスタ２１．２２のコレクタ側には、ダイオード接続
のカレントミラー負荷トランジスタ２４．２５が挿入さ
れ、これらトランジスタ２４．２５のカレントミラーの
相手方のトランジスタ２７．２８によりその出力が取出
される。この出力は、これら各トランジスタのそれぞれ
のコレクタ側に挿入されたカレントミラー負荷回路２９
（トランジスタ２９ａｘ２９ｂ）によりレベルシフトさ
れ、トランジスタ２８のコレクタとカレントミラーのト
ランジスタ２９ｂとの接続点から次段のバッファアンプ
３０に出力される。

バッファアンプ３０は、ここでは、定電流回路３１をエ
ミッタ側に有するダーリントン接続のトランジスタ３２
．３３で構成されるエミッタフォロアとなっている。

このような回路において入力段からバッファアンプ３０
に対してバイアス電流Ｉｂが供給されており、バイアス
電流Ｉｂの影響により入力段の差動増幅回路２０にオフ
セットが発生する。そこで、このオフセットをできるだ
け低減するためにバイアス電流Ｉｂをできるだけ絞るこ
とが必要になる。

そのためにここではバイアス電流Ｉｂをより低減できる
ようにバッファアンプ３０をダーリントン接続のアンプ
としている。

［解決しようとする課題］ しかし、このようにバイアス電流Ｉｂを減少させても定
電流源２３の電流値ＩＡの値に応じてオフセット電圧が
発生するために電流値ＩＡの値が小さい場合にはむしろ
オフセット電圧Ｖｏｆは大きくなる。すなわち、 の条件の下でバイアス電流１ｂが出力されからである。

ここで、バイアス電流Ｉｂを絞れば、オフセット電圧Ｖ
ｏｆは小さくなるが、Ｉｂを小さ（するためには定電流
回路３１の電流を小さ（しなければならず、次段として
つながる負荷インピーダンスによりダイナミックレンジ
が制限される欠点がある。

この発明は、このような従来技術の問題点を解決するも
のであって、入力段の差動増幅回路構成の電流出力アン
プ系をバランスさせてバイアス電流を生成することがで
きるオフセットキャンセル回路を提供することを目的と
する。

［課題を解決するための手段］ このような目的を達成するためのこの発明のオフセット
キャンセル回路の構成は、次段アンプのバイアス電流が
供給される入力トランジスタのバイアス関係と等価のバ
イアス関係でかつ入力電流と出力電流との関係が入力ト
ランジスタと等価となる等価ダミー回路を設け、差動増
幅回路のバイアス電流を供給する側となる出力トランジ
スタと対をなす側の出力トランジスタから等価ダミー回
路に電流を供給することによりバイアス電流の供給によ
るオフセットをキャンセルするものである。

［作用］ このように、等価のダミー負荷回路を設け、入力側の電
流出力アンプの差動増幅回路のバイアス電流出力側と対
をなす出力のトランジスタからバイアス電流出力側の電
流と同じ量の電流を出力電流として取出すことにより、
それぞれの位相出力トランジスタの出力電流をバランス
させることができるので、入力段の差動増幅回路はバラ
ンス状態で動作し、オフセットが発生しないで済む。

［実施例］ 以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明のオフセットキャンセル回路を適用
したローパスフィルタ（ＬＰＦ）の一実施例のブロック
図である。

第１図において、１は、ＬＰＦであって、２は、そのア
クティブな積分回路、３はその入力段の電流出力アンプ
を構成する可変６膳アンプ、４は、その積分コンデンサ
、そして、５は次段のバッファアンプである。

可変Ｇ−アンプ３は、入力段の差動増幅回路６とこの差
動増幅回路６の出力を受けるレベルシフト回路７と、こ
のレベルシフト回路７の出カフａ側と接地（ＧＮＤ）間
に挿入された積分用のコンデンサＣとからなる。

入力側差動増幅回路６は、２段接続の差動アンプ１１．
１２で構成され、レベルシフト回路７が差動アンプ１２
の出力にカレントミラー接続されている。このような積
分回路２は、コンデンサＣの容量と差動増幅回路６の出
力インピーダンスとでその積分時定数が決められる。

差動アンプ１１は、差動増幅用のＮ型バイポーラのトラ
ンジスタ１１１．１１２と、電流値Ｉ３の定電流源１１
３とを備えている。トランジスタ１１Ｌ１１２のコレク
タ側にはそれぞれダイオード接続のＮ型バイポーラの負
荷トランジスタ１１３．１１４が挿入されている。これ
らそれぞれのコレクタの出力は、差動アンプ１２に入力
され、トランジスタ１１１のベースが入力端子（ＩＮ）
１１ａに接続されて入力信号を受ける。

差動アンプ１２は、差動アンプ１１のそれぞれの出力を
それぞれのベースに受ける差動増幅用のＮ型バイポーラ
のトランジスタ１２１．１２２と、電流値Ｉ４の定電流
源１２３とを備えている。トランジスタ１２１．１２２
のコレクタ側には、ダイオード接続のカレントミラー負
荷のＰ型バイポーラのトランジスタ１２４．１２５が挿
入されている。

Ｌ／／’Ｃルシフト回路７は、トランジスタ１２４．１
２５のカレントミラーの相手方とされるＰ型バイポーラ
のトランジスタ７１．７２を有していて、これらトラン
ジスタのそれぞれのコレクタ側に挿入されたＮ型バイポ
ーラのトランジスタ７３．７４からなるカレントミラー
負荷回路により出力のレベルがシフトされてトランジス
タ７２のコレクタとカレントミラーのトランジスタ７４
との接続点７ａに出力を発生する。

バッファアンプ５は、この出カフａからバイアス電流Ｉ
ｂを受ける差動アンプ１３とこの差動アンプ１３の出力
を受けるエミッタフォロア１４とで構成されている。エ
ミッタフォロア１４は、エミッタ側に定電流回路１４２
を有するＮ型バイポーラのトランジスタ１４１からなり
、エミッタフォロア１４の出力（出力端子（ＯＵＴ）１
４ａ　）が差動アンプ１３の逆位相側に全帰還されてバ
ッファアンプが構成されている。この出力は、さらニ、
入力段の差動アンプ１１のトランジスタ１１２のベース
にも全帰還されている。

差動アンプ１３は、差動増幅用のＮ型バイポーラのトラ
ンジスタ１３１．１３２と、その電流源１３３とを備え
ている。トランジスタ１３１．１３２のコレクタ側には
、Ｐ型バイポーラのトランジスタ１３４．１３５がカレ
ントミラー負荷回路として挿入されていて、トランジス
タ１３１のベースに前記の入力段からのバイアス電流Ｉ
ｂを受ける。そして、トランジスタ１３５のコレクタか
ら出力され、その出力がトランジスタ１４１のベースに
加えられる。

８は、バイアス電流１ｂを受けるバッファアンプ５のト
ランジスタ１３１と等価の回路を構成しているダミー負
荷回路である。これは、トランジスタ１３１とほぼ同じ
特性のトランジスタ１６１を有していて、そのコレクタ
にはトランジスタ１３１のコレクタに挿入されたダイオ
ード接続トランジスタ１３４と同じ形態でほぼ同じ特性
のダイオード接続トランジスタ１６４が負荷として挿入
され、トランジスタ１３４と同様にそれが＋ＶＣＣの電
源ライン１５に接続されている。また、トランジスタ１
３１の下流に設けられた電流源１３３に対応するトラン
ジスタとしてトランジスタ１６３をその下流に備えてい
て、そのエミッタが抵抗Ｒ１を介して接地ライン（ＧＮ
Ｄ）１６に接続されている。

そこで、定常状態におけるトランジスタ１６１のコレク
タ電位は、トランジスタ１３１のコレクタの電位と同じ
である。さらに、トランジスタ１６１は、トランジスタ
１３１のベースのバイアス電圧と同じバイアス電圧がそ
のベースに与えられている。この電圧は、バイアス回路
９により与えられる。

バイアス回路９は、トランジスタ１３１のバイアス電圧
に等しいバイアス電圧を発生するために設けられていて
、入力端子１１ａのバイアス電圧ｖｂと等しいバイアス
電圧ｖｂにそのベースが接続され、そのエミッタ側が定
電流源９１を介して電源ライン１５に接続され、そのコ
レクタが接地されたトランジスタ９２と、このトランジ
スタ９２のエミッタ側に発生するバイアス電圧Ｖｂ＋Ｉ
Ｖｆ（）ランジスタの順方向降下電圧）の電圧をトラン
ジスタ９３がそのベースに受けてそのエミッタにＩＶｆ
低いバイアス電圧ｖｂを発生する。

トランジスタ９３のエミッタは、トランジスタ１６１の
ベースに接′続され、その結果としてトランジスタ１６
１のベースにバイアス電圧ｖｂが与えれる。これにより
トランジスタ１６１のベースはバイアス電圧ｖｂにクラ
ンプされている。

ここで、トランジスタ９３のコレクタ側は、差動増幅用
のトランジスタ１２１のコレクタに接続され、このトラ
ンジスタの出力を受ける。また、定電流回路１３３に対
応するトランジスタ１６３のベースは、トランジスタ１
３３のベース及びトランジスタ１３３ａのコレクタとベ
ースに接続され、トランジスタ１３３ａのコレクタとベ
ースの接続点に定電流源１４２ａが接続され、Ｉ２の電
流が流されている。また、トランジスタ１６３゜１３３
．１３３ａにはそれぞれ抵抗Ｒ１，Ｒ２゜Ｒｉが接続さ
れている。これらトランジス・り１６３．１３３，１３
３ａの面積比がそれぞれ１：２：１となっており、抵抗
Ｒ１ｔＲ２ｔＲｉの値の比がそれぞれに１：２：１にな
っている。そこで、トランジスタ１３３の電流の１／２
がトランジスタ１６３に流れる。これは、定常状態にお
いて差動アンプ１３のトランジスタ１３１の出力側であ
るコレクターエミッタ間に流れる電流に等しい。

その結果、トランジスタ１６１は、そのバイアス関係が
トランジスタ１３１と等価の回路となる。

ここで、出力１４ａは、先に述べたように、この出力と
逆位相の入力となるトランジスタ１１２のベースに接続
されていて出力側が入力段に全帰還されている。そこで
、トランジスタ１２１のコレクタからトランジスタ９３
に流込む電流をＩａと仮定すると、この電流Ｉａは、は
ぼ前記のバイアス電流１ｂに等しくなる。

すなわち、無信号の定常状態にあっては、出力側が入力
側に帰還されているのでトランジスタ１３１．１３２は
バランス状態にあって、これらに流れるコレクタ電流は
等しいと考えられる。したがって、トランジスタ１３１
のベース電位はバイアス電圧ｖｂとなっている。

トランジスタ１３３の電流をＩｆ　とすると、このバイ
アス電流Ｉｂは、Ｉｂ＝Ｉｘ／２βＮＰＮとなる。ただ
し、βＮＰＭは、ＮＰＮ）ランジスタのｈｆｅとする。

一方、同時に集積化されたトランジスタとしてトランジ
スタｔｅｔとトランジスタ１３１の特性はほぼ等しい。

トランジスタ１８３にはトランジスタ１３３の電流Ｉｌ
の１／２の電流Ｉ２　　（＝Ｉｔ　／２）が流れるので
、トランジスタ１３３の電流Ｉｌ／２と同じ電流Ｉ２　
　（＝Ｉｔ　／２）の電流がトランジスタ１６１にも流
れる。しかも、トランジスタ１６１のベース電位は、ト
ランジスタ１３３と同じ電圧ｖｂとなっている。そのコ
レクタ側の電位関係も全（同じであり、電流利得βもほ
ぼ同じである。

そこで、電流１ａ＝１１／２β−１１／２β２：Ｉｒ／
２β＝Ｉｂとなる。

したがって、差動アンプ１２のトランジスタ１２１．１
２２は、それぞれのコレクタからバイアス電流に相当す
る電流Ｉｂが流出する。このことから入力段の差動増幅
回路６がバイアス電流Ｉｂを次段のバッファアンプ５に
供給しても、それと等価の電流１ａが差動アンプ１２の
トランジスタ１２１のコレクタから等価のダミー負荷回
路８に対して流出する。したがって、差動アンプ１２に
はオフセットが発生しない。もちちん、差動アンプ１１
にもオフセットは発生しない。

このようにダミー負荷回路８は、バイアス電流出力側の
トランジスタ１２２と反対側のトランジスタ１２１から
もトランジスタ１２２から流出するバイアス電流と同じ
電流値を流出させる。

また、以上の場合、バッファアンプ５の出力側１４ａが
入力側に帰還されているので、差動アンプ１２の出力側
トランジスタ１２１と１２２の出力電流は動作状態にお
いても同じ電流となる。したがって、前記の関係は定常
状態に限らず、動作状態においても成立する。すなわち
、ダミー負荷回路８は、トランジスタ１３１と同じ動作
をし、同じ特性の回路となり、かつ、入力される電流の
バイアス電流と同じ位相で受ける。その結果、トランジ
スタ１３１のダミーとして同じ値の出力電流を流すこと
になるので、伝号がある動作状態にあっても同じような
動作がなされ、入力段の差動増幅回路も次段のバッファ
アンプもオフセットがほとんどないバランスした回路と
なる。

ところで、積分回路２は、差動アンプ１１のトランジス
タ１１１，１１２のエミッタ側にそれぞれ挿入されたエ
ミッタ抵抗Ｒｅ、抵抗Ｒｅにその一端が共通に接続され
、他端が接地ライン１６に接続された電流源１１３を有
している。差動アンプ１２も同様にトランジスタ１２１
，１２２のエミッタに共通に接続され、他端が接地ライ
ン１６に接続された電流源１２３を有している。このよ
うな構成よりなる可変Ｇ■アンプ３では、電流源１１３
．１２３の電流値Ｉ３ｔ　　Ｉ４が各差動アンプ１１．
１２の切換電流比を決定する。そこで、その利得Ｇ■は
、はぼ、 Ｇｍ＝Ｉ４／１３＊ｒｅ で与えらえる。ただし、ｒｅは、エミッタ抵抗Ｒｅの抵
抗値とする。そして、この可変Ｇ謬アンプ３を有する積
分回路２はここではＬＰＦとして動作する。

以上説明してきたが、実施例は、ＬＰＦの例をＬげてい
るが、コンデンサの挿入の仕方を変え、入力に対し直列
にコンデンサを挿入してその出力と接地間に可変６層ア
ンプ３のインピーダンスが挿入されるようにすれば、積
分回路２を微分回路とすることができる。これによりＨ
ＰＦを構成することができる。さらに、これら微分回路
と積分回路とを従属接続すれば、ＢＰＦを構成すること
ができる。

実施例では、入力段に電流出力の差動アンプを設けてそ
の出力を次段のバッファアンプで受け、さらにバッファ
アンプの出力を入力段に帰還しているが、この発明は、
このように出力段から入力段に帰還する回路に限定され
るものではない。

帰還構成を採らない場合には、入力段の差動増幅回路の
バイアス電流を出力しない側の出力が動作状態において
バイアス電流の出力側とは逆位相となるので、このよう
な場合には、バイアス電流の位相と同じ位相となるよう
に位相反転回路を介してダミー負荷回路に電流値１ａを
供給すればよい。したがって、この発明は、前記のフィ
ルタ等の回路に限定されるものではなく、増幅回路一般
に適用できる。

［発明の効果コ 以上の説明から理解できるように、この発明にあっては
、等価のダミー負荷回路を設け、入力側の電流出力アン
プの差動増幅回路のバイアス電流出力側と対をなす出力
のトランジスタからバイアス電流出力側の電流と同じ量
の電流を出力電流として取出すことにより、それぞれの
位相出力トランジスタの出力電流をバランスさせること
ができるので、入力段の差動増幅回路はバランス状態で
動作し、オフセットが発生しないで済む。

【図面の簡単な説明】

第１図は、この発明のオフセントキャンセル回路を適用
したローパスフィルタ（ＬＰＦ）の一実施例のブロック
図、第２図は、従来のオフセットを低減させた回路のブ
ロック図である。 １・・・ＬＰＦ、２・・・積分回路、 ３・・・可変Ｇ−アンプ、４・・・積分用コンデンサ、
５・・・バッファアンプ、６・・・差動増幅１回路、７
・・・レベルシフト回路、８・・・ダミー負荷回路、９
・・・バイアス回路。

Claims (1)

【特許請求の範囲】
1. （１）差動増幅回路を有する電流出力増幅器が入力段に
   設けられ、次段増幅器として前記電流出力増幅器からバ
   イアス電流を受ける増幅器を有する増幅回路において、
   前記次段増幅器の前記バイアス電流が供給される入力ト
   ランジスタのバイアス関係と等価のバイアス関係でかつ
   入力電流と出力電流との関係が前記入力トランジスタと
   等価となる等価ダミー回路を設け、前記差動増幅回路の
   前記バイアス電流を供給する側となる出力トランジスタ
   と対をなす側の出力トランジスタから前記等価ダミー回
   路に電流を供給することにより前記バイアス電流の供給
   によるオフセットをキャンセルすることを特徴とするオ
   フセットキャンセル回路。