JPH0440541A - メモリ内システム領域のプロテクト制御装置 - Google Patents

メモリ内システム領域のプロテクト制御装置

Info

Publication number
JPH0440541A
JPH0440541A JP2148391A JP14839190A JPH0440541A JP H0440541 A JPH0440541 A JP H0440541A JP 2148391 A JP2148391 A JP 2148391A JP 14839190 A JP14839190 A JP 14839190A JP H0440541 A JPH0440541 A JP H0440541A
Authority
JP
Japan
Prior art keywords
signal
protect
system area
access
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2148391A
Other languages
English (en)
Inventor
Koji Kawaguchi
公二 川口
Akihito Watanabe
渡辺 哲仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP2148391A priority Critical patent/JPH0440541A/ja
Publication of JPH0440541A publication Critical patent/JPH0440541A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、システムプログラムとユーザプログラムの両
方を有して作動するコンピュータ、パソコン、シーケン
サ等の制御装置に適用されるメモリ内システム領域のプ
ロテクト制御装置に関する。
(従来の技術) 一般に、コンピュータ、パソコン、シーケンサ等の制御
装置においては、システムプログラムの実行によりメモ
リ内のシステム領域がアクセスされるのか、あるいはユ
ーザプログラムの実行によりメモリ内のシステム領域が
アクセスされるのかを識別し、それぞれの識別結果から
得られる信号により、ユーザプログラムによるシステム
領域への不当なアクセスを禁止するプロテクト信号を発
生していた。
第6図は、それぞれ得られた信号がらプロテクト信号を
出力するための論理回路を示すものである。入力側のS
YS識別信号(システム識別信号)は、メモリをアクセ
スするプログラムがシステムプログラムであるが否かを
識別し、システムプログラムである場合は“1″が、ユ
ーザプログラムである場合はo″゛が出力される。シス
テム領域信号は、プログラムの動作により指定されたメ
モリのアクセス先がシステム領域であるが否かを識別し
、システム領域である場合はパ1“′が、ユーザ領域で
ある場合は0″“が出力される。プロテクトイネーブル
信号は、制御装置のシステム領域をプロテクトするため
に通常はピが出力されている。
図示の論理回路では、sYs識別信号の否定値とシステ
ム領域信号とプロテクトイネーブル信号とがANDゲー
ト回路1に入力され、それらの論理積がプロチク1−信
号として出力される。そのため、ユーザプログラムによ
りシステム領域をアクセスしようとしても、S Y S
 fit別信号が0°”システム領域信号が“1゛°と
なり、出力されるプロテクト信号は“1゛となり、シス
テム領域がプロテクトされてアクセスが不可能となる。
このようなプロチク信号を発生させるための論理回路を
備えることにより、誤記入、あるいは不当に作成したユ
ーザプログラムによりシステム領域をアクセスしようと
してもプロテクトが作動しメモリ内容の書き換えが未然
に防止される。
しかし、この論理回路を備えたことにより、ユーザプロ
グラムを用いてシステム領域を正当にアクセスしようと
した場合は、論理回路が出力するプロテクト信号を解除
するためムこ、sYs識別信号を′ピにするか、プロテ
クトイネーブル信号を°′0”°に変更するしか方法が
ない。
そのため、従来はユーザプログラムによりシステム領域
をアクセスする場合は、第7図に示すように、例えばイ
ネーブル信号を強制的に” o ”に= 3− 変更する等によりシステム領域に関するプロテクトをい
ったん外してから、システム領域内の目的のアドレスを
アクセスし、再び、イネーブル信号を強制的にパ1°゛
に変更する等によりシステム領域へプロテクトをかけて
復帰する手順がとられている。
また、他の方法として、第8図に示すように、ユーザプ
ログラムからシステムプログラムに、システム領域のア
クセスを依願し、システムプログラムの実行においてシ
ステム領域内の指定されたアドレスをアクセスする方法
もある。
(発明が解決しようとする課題) しかしながら、上述した方法においては、いずれにして
も目的とするシステム領域のアクセスまでの手順が複雑
になるとともに、アクセスの所要時間が長くなる問題が
ある。
この発明は上記の問題を解消するためになされたもので
、その目的とするところは、ユーザプログラムを用いて
正当にメモリ内のシステム領域をアクセスする際の手順
を簡単にし、しがもアクセス時間を短くすることのでき
るメモリ内システム領域のプロテクト制御装置を提供す
ることにある。
(課題を解決するための手段) 上記目的を達成するために、本発明は、システムプログ
ラムの作動を検知して得られるシステム識別信号と、メ
モリのアクセス先としてシステム領域が指定されたこと
を検知して得られるシステム領域信号と、別途入力され
ているプロテクトイネーブル信号との論理積により、シ
ステムプログラムによるシステム領域のアクセスを可能
とし、かつユーザプログラムによるシステム領域の不当
なアクセスを禁止するプロテクト信号を発生する論理回
路を備えたメモリ内システム領域のプロテクト制御装置
において、メモリアクセス時に前記プロテクト信号を解
除するフリープロテクト信号の発生を指示するメモリア
クセス用命令語をユーザプログラム中に書き込む手段と
、前記メモリアクセス用命令語の実行中に発せられるフ
リープロテクト信用および前記システム識別信号の論理
和の否定値と、前記システム領域信号と、プロテクトイ
ネーブル信号との論理積により、システムメモリ領域の
アクセスを禁止するプロテクト信号を解除する論理回路
とを備えたことを特徴とする。
(作 用) 本発明においては、ユーザプログラムによりメモリ内の
システム領域を正当にアクセスしようとする場合、メモ
リアクセス時にプロテクト信号を解除するだめのフリー
プロテクト信号の発生を指示するメモリアクセス用命令
語がユーザプログラム中に予め書き込まれる。
フリープロテクト信号を発生させる命令語がユーザプロ
グラム中に書き込まれたことにより、その命令語の実行
の際にフリープロテクト信号が、論理回路に入力される
。それにより、他の入力信号の値にかかわらず各入力信
号の論理積としてのプロテクト信号が解除されて、ユー
ザプログラムを用いてのシステム領域の正当なアクセス
が可能になる。
(実施例) 以下、図に沿って本発明の詳細な説明する。
第1図は本発明に用いられる論理回路図であり、それぞ
れ入力された信号から、システム領域のアクセスを禁止
するプロテクト信号が出力される。
入力側のフリープロテクト信号は、ユーザプログラム中
に書き込まれたシステム領域をアクセスする命令語が実
行される隙に検出されて得られるものであり、システム
領域をアクセスするオペランドを有する命令語の実行中
には“1“が、そうでない場合は“0”が出力される。
SYS識別信号(システム識別信号)は、メモリをアク
セスするプログラムがシステムプログラムであるか否か
を識別し、システムプログラムである場合は1”°が、
ユーザプログラムである場合は′0′”が出力される。
システム領域信号は、プログラムの動作により指定され
たメモリのアクセス先がシステム領域であるか否かを識
別するものであり、システム領域である場合は“ビが、
ユーザ領域である場合は” o ”が出力される。プロ
テクトイネーブル信号は、制御装置のシステム領域をプ
ロテクトするために通常は“1゛が出力されている。
図示の論理回路では、フリープロテクト信号およびSY
S識別信号がORゲート回路2に入力され両信号の論理
和として出力された信号値の否定値とシステム領域信号
とプロテクトイネーブル信号とがANDゲート回路3に
入力され、その論理積がプロテクト信号として出力され
る。そのため、第6図の従来の論理回路図に比較しても
あきらかなように、ORゲート回路2とともにフリープ
ロテクト信号の入力が増したことにより、他の信号の入
力値がパ1”または” o ”のいずれにもかかねらず
、フリープロテクト信号の出力値が1”である場合は、
ORゲート回路2の出力が“1”。
となりその否定値“0゛′がANDゲート回路3に入力
されるため、常にプロテクト信号として0゛が出力され
てシステム領域のアクセスのプロテクトが解除されるこ
とになる。
その結果、正当にシステム領域をアクセスしようとする
場合は、ユーザプログラムにフリープロテクト信号を出
力することのできるオペランドを有する命令語を書き込
むことで、プロテクトを容易に解除することが可能にな
る。
第2図はユーザ2°ログラムによりシステム領域をアク
セスする場合に用いられるマクロ命令からなるユーザプ
ログラムの記述例を示し、転送命令のオペコードにフリ
ープロテクトオペランド(Fオペランド)を付したもの
であり、このFオペランドが転送命令の実行時にフリー
プロテクト信号゛1″′を出力することになる。
第3図は通常のシステム領域をアクセスしない場合に用
いられるマクロ命令からなるユーザプログラムの記述例
を示し、転送命令のオペコードにノーマルオペランド(
Nオペランド)を付したものであり、このNオペランド
は転送命令の実行時にフリープロテクト信号として1”
を出力させることなくフリープロテクト信号を0”のま
ま保持する。
このよう番こして、メモリをアクセスするためムこユー
ザプログラムに用いられる命令語には、システム領域ア
クセス用としてオペランド部にプロテクトを解除するた
めのFオペランド、およびプロテクトを解除することの
ないNオペランドを付した2種類が用意されている。
第4図は、第2図にマクロ命令として記述された転送命
令がマイクロプログラムに解読実行される過程を示すも
のであり、図aに示すようにフリープロテクト有りの転
送命令の実行期間中のみ、図すに示すようにフリープロ
テクト信号が“ビとなり、その結果、図示してないがプ
ロテクト信号が“′0′”に反転し、その期間はプロテ
クトが解除されてシステム領域のアクセスが可能となる
第5図は、第3図にマクロ命令として記述された通常の
転送命令がマイクロプログラムに解読実行される過程を
示すものであり、フリープロテクト無しの転送命令であ
るため、図a、bに示すように命令実行期間中も含めて
、常にフリープロテクト信号が′0”を保持し、その結
果、図示してないがプロテクト信号は“1”のままに保
たれシステム領域のアクセスは禁止される。
特にこの第3図、第5図に示したようにNオペランドを
付した転送命令を用意しておくことにより、ユーザプロ
グラムの作成時に誤って転送先アドレスをシステム領域
内に指定した場合でも、通常は転送命令としてNオペラ
ンドが付された命令語を使用するため、命令の実行時に
プロテクトが解除されることなく、指定したシステム領
域内のアクセスはロックされた状態を保持することにな
る。その結果、システム領域内のメモリ内容が不当に書
き換えられるのが防御されるとともにユザプログラムの
誤入力を確認することもできる。
これらの実施例の説明でも明らかなように、ユザプログ
ラムに用いられる命令語にオペランドとしてフリープロ
テクト信号“1゛を発生させるものとそうでないものを
用意しておき、ユーザプログラムの作成時にこれらの命
令語を使い分けることにより、メモリ内のシステム領域
をアクセスすることが簡単になるとともに、誤ってアク
セス先としてシステム領域を指定した場合は、アクセス
先がプロテクトされてシステム領域内のメモリ内容が書
き換えられるのを確実に防止することができる。
なお、実施例で用いたプロテクト信号を出力するための
論理回路は、第1図のものに限定されるものでなく、フ
リープロテクト信号の入力によりプロテクト信号が解除
されるものであれば他の回路構成にすることもできる。
(発明の効果) 以上述べたように本発明によれば、正当にユーザプログ
ラムを用いてシステム領域をアクセスしようとした場合
、フリープロテクト信号の発生を指示するメモリアクセ
ス命令語をユーザプログラム中に書き込むことにより容
易に実行可能となり、しかもアクセスの所要時間も短く
なる。
【図面の簡単な説明】
第1図は本発明の実施例に用いられる論理回路図、第2
図および第3図は実施例に用いられるユーザプログラム
の記述例を示す説明図、第4図および第5図は転送命令
が解読実行される過程を示す説明図、第6図は従来例の
論理回路図、第7図および第8図は従来例の動作を説明
するフローチャートである。 2・・・ORゲート回路 3・・・ANDゲート回路 代 理 人 弁理士 森  1) 雄 第 図 (a) (b) フリ−7ブ0テフI−化号 第 図 (a) (b)

Claims (1)

  1. 【特許請求の範囲】  システムプログラムの作動を検知して得られるシステ
    ム識別信号と、メモリのアクセス先としてシステム領域
    が指定されたことを検知して得られるシステム領域信号
    と、別途入力されているプロテクトイネーブル信号との
    論理積により、システムプログラムによるシステム領域
    のアクセスを可能とし、かつユーザプログラムによるシ
    ステム領域の不当なアクセスを禁止するプロテクト信号
    を発生する論理回路を備えたメモリ内システム領域のプ
    ロテクト制御装置において、 メモリアクセス時に前記プロテクト信号を解除するフリ
    ープロテクト信号の発生を指示するメモリアクセス用命
    令語をユーザプログラム中に書き込む手段と、 前記メモリアクセス用命令語の実行中に発せられるフリ
    ープロテクト信号および前記システム識別信号の論理和
    の否定値と、前記システム領域信号と、プロテクトイネ
    ーブル信号との論理積により、システムメモリ領域のア
    クセスを禁止するプロテクト信号を解除する論理回路と
    、 を備えたことを特徴とするメモリ内システム領域のプロ
    テクト制御装置。
JP2148391A 1990-06-06 1990-06-06 メモリ内システム領域のプロテクト制御装置 Pending JPH0440541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2148391A JPH0440541A (ja) 1990-06-06 1990-06-06 メモリ内システム領域のプロテクト制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2148391A JPH0440541A (ja) 1990-06-06 1990-06-06 メモリ内システム領域のプロテクト制御装置

Publications (1)

Publication Number Publication Date
JPH0440541A true JPH0440541A (ja) 1992-02-10

Family

ID=15451729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2148391A Pending JPH0440541A (ja) 1990-06-06 1990-06-06 メモリ内システム領域のプロテクト制御装置

Country Status (1)

Country Link
JP (1) JPH0440541A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4992952A (ja) * 1973-01-10 1974-09-04
JPS61114354A (ja) * 1984-11-07 1986-06-02 Nec Corp メモリ機密保護方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4992952A (ja) * 1973-01-10 1974-09-04
JPS61114354A (ja) * 1984-11-07 1986-06-02 Nec Corp メモリ機密保護方式

Similar Documents

Publication Publication Date Title
US7444668B2 (en) Method and apparatus for determining access permission
CN101162492B (zh) 保护数据处理设备中的系统控制寄存器
US4918653A (en) Trusted path mechanism for an operating system
RU2513909C1 (ru) Ограничение областей памяти для считывания команд в зависимости от аппаратного режима и флага безопасности
US5860099A (en) Stored program system with protected memory and secure signature extraction
KR100319677B1 (ko) 메모리액세스제어회로
RU2220443C2 (ru) Способ контроля выполнения компьютерных программ в соответствии с их назначением
JP4302641B2 (ja) デバイスによるメモリへのアクセスの制御
KR101740224B1 (ko) 불법 모드 변경처리
US20050108516A1 (en) By-pass and tampering protection for application wrappers
CN109840410A (zh) 一种进程内数据隔离与保护的方法和系统
JP2006506752A (ja) 安全処理システムにおける例外タイプ
JP2006506751A (ja) 安全モードと非安全モードとを切り換えるプロセッサ
JPS63124151A (ja) 論理的に安全なプロセツサ・システム
JP2022503899A (ja) スタック・ポインタを検証すること
JPH08272625A (ja) マルチプログラム実行制御装置及び方法
EP0109504A2 (en) Protection system for storage and input/output facilities and the like
US20050240701A1 (en) Interrupt control apparatus
Piessens et al. Software security: Vulnerabilities and countermeasures for two attacker models
KR101207434B1 (ko) 이종의 디지털 문서 보호 시스템 간의 충돌 방지 시스템 및 방법
US9690718B2 (en) Method for protecting software of embedded applications against unauthorized access
JPS62160554A (ja) メモリの不正アクセス防止装置
CN113703817A (zh) 一种存储器数据保护系统及方法
JPS6346466B2 (ja)
JPH02138622A (ja) マイクロプロセッサ