JPH0440904B2 - - Google Patents
Info
- Publication number
- JPH0440904B2 JPH0440904B2 JP61297863A JP29786386A JPH0440904B2 JP H0440904 B2 JPH0440904 B2 JP H0440904B2 JP 61297863 A JP61297863 A JP 61297863A JP 29786386 A JP29786386 A JP 29786386A JP H0440904 B2 JPH0440904 B2 JP H0440904B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- access memory
- random access
- message
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40032—Details regarding a bus interface enhancer
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40143—Bus networks involving priority mechanisms
- H04L12/4015—Bus networks involving priority mechanisms by scheduling the transmission of messages at the communication node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】
本発明は、デイジタル・データ伝送に関し、更
に詳しくは、デイジタル・データ母線とユーザー
装置との間のインタフエース装置に関する。
に詳しくは、デイジタル・データ母線とユーザー
装置との間のインタフエース装置に関する。
［発明の背景］
分散デイジタル・データ・システムは適当な通
信システムを介して互いに通信することができる
複数の場所を有する。各場所はノードと呼ばれ、
受信および送信の一方または両方を行なう。ノー
ドは、例えば、自律計算機能を有する独立型パー
ソナルコンピユータ、自律計算機能を有しないダ
ム（dumb）端末、プリンタ、通信リンク、また
は別のネツトワークへのゲートウエイである。
信システムを介して互いに通信することができる
複数の場所を有する。各場所はノードと呼ばれ、
受信および送信の一方または両方を行なう。ノー
ドは、例えば、自律計算機能を有する独立型パー
ソナルコンピユータ、自律計算機能を有しないダ
ム（dumb）端末、プリンタ、通信リンク、また
は別のネツトワークへのゲートウエイである。
通常使用されているネツトワークは次の３種
類、すなわち、星状ネツトワーク、環状ネツトワ
ーク、および母線ネツトワークである。
類、すなわち、星状ネツトワーク、環状ネツトワ
ーク、および母線ネツトワークである。
星状ネツトワークにおいては、各ノードはネツ
トワーク・サーバーから放射状に伸び出ている専
用ケーブルによつて直接接続されている。このネ
ツトワークは所要の相互接続を行なうのに多くの
ケーブルを必要とする。更に、ネツトワーク・サ
ーバーは典型的にはその全機能がネツトワークの
要求に対して使われるスマート端末である。星状
ネツトワーク用は各ノードに対して専用のリンク
を備えているので、共用通信装置に対して同時に
アクセスしようとするノード間における干渉問題
が発生しない。
トワーク・サーバーから放射状に伸び出ている専
用ケーブルによつて直接接続されている。このネ
ツトワークは所要の相互接続を行なうのに多くの
ケーブルを必要とする。更に、ネツトワーク・サ
ーバーは典型的にはその全機能がネツトワークの
要求に対して使われるスマート端末である。星状
ネツトワーク用は各ノードに対して専用のリンク
を備えているので、共用通信装置に対して同時に
アクセスしようとするノード間における干渉問題
が発生しない。
環状ネツトワークは、その名前が示すように、
隣り合う複数のノードを閉じたリングの形に接続
している。１つのノードから発生されたメツセー
ジは相互接続ケーブルを介してその隣りのノード
に送られる。このメツセージの宛先が隣りのノー
ドである場合には、この隣りのノードはこれを検
出して受信する。メツセージの宛先が隣りのノー
ドでない場合には、このメツセージは宛先のノー
ドが見つかるまでリング中の次のノードへと送ら
れる。宛先のノードは、メツセージを受信したと
き、メツセージを発生した最初のノードに対して
受信確認用の受信通知メツセージをケーブルを介
して送る。受信通知メツセージは最初のノードで
受信されるまでノードからノードへと順次進む。
環状ネツトワークにおけるデータの流れが単一方
向性の場合にはデータ速度が制限される傾向があ
る。更に、各ノードは受け入れなかつたメツセー
ジをその隣りのノードに送る責任があるので、１
つのノードが故障するとネツトワーク全体が遮断
される。
隣り合う複数のノードを閉じたリングの形に接続
している。１つのノードから発生されたメツセー
ジは相互接続ケーブルを介してその隣りのノード
に送られる。このメツセージの宛先が隣りのノー
ドである場合には、この隣りのノードはこれを検
出して受信する。メツセージの宛先が隣りのノー
ドでない場合には、このメツセージは宛先のノー
ドが見つかるまでリング中の次のノードへと送ら
れる。宛先のノードは、メツセージを受信したと
き、メツセージを発生した最初のノードに対して
受信確認用の受信通知メツセージをケーブルを介
して送る。受信通知メツセージは最初のノードで
受信されるまでノードからノードへと順次進む。
環状ネツトワークにおけるデータの流れが単一方
向性の場合にはデータ速度が制限される傾向があ
る。更に、各ノードは受け入れなかつたメツセー
ジをその隣りのノードに送る責任があるので、１
つのノードが故障するとネツトワーク全体が遮断
される。
母線は撚線対または同軸リンクから成る線形ネ
ツトワークであり、ノードは適当な場所で撚線対
または同軸リンクに接続される。全てのノードは
メツセージを母線に供給し、またこれらのノード
を宛先とするメツセージがあるかどうか母線を監
視する。‘１つのノードが故障しても、通常この
ネツトワークの動作は停止しない。母線の線形性
により、星状ネツトワークにおけるようにケーブ
ルを設けるコストが避けられる。多くの共通母線
は直列データを毎秒数キロビツト乃至数百メガビ
ツトのデータ速度で伝送する。
ツトワークであり、ノードは適当な場所で撚線対
または同軸リンクに接続される。全てのノードは
メツセージを母線に供給し、またこれらのノード
を宛先とするメツセージがあるかどうか母線を監
視する。‘１つのノードが故障しても、通常この
ネツトワークの動作は停止しない。母線の線形性
により、星状ネツトワークにおけるようにケーブ
ルを設けるコストが避けられる。多くの共通母線
は直列データを毎秒数キロビツト乃至数百メガビ
ツトのデータ速度で伝送する。
母線ネツトワークは、本発明の対象とするもの
であるが、特定の２つのノード間のデータを方向
決めし、また２つ以上のノードが同時に母線に対
するアクセスを要求した場合の問題を処理する手
段を備えていなければならない。このため、以下
の説明は、IEEEネツトワーク基準802.3に規定さ
れている母線プロトコルを用いるための本発明の
実施例について行なう。この802.3基準を実施す
る１つの商用ネツトワーク・システムはイーサー
ネツト（Ethernet）として知られ、３コム
（3Com）から利用できる。IEEEネツトワーク基
準802.3は毎秒10メガビツトのビツト速度を有す
るベースバンド・システムを特定している。後で
詳細に説明するように、このような母線ネツトワ
ークの実際の情報通信能力はそのビツト速度より
もかなり低い。
であるが、特定の２つのノード間のデータを方向
決めし、また２つ以上のノードが同時に母線に対
するアクセスを要求した場合の問題を処理する手
段を備えていなければならない。このため、以下
の説明は、IEEEネツトワーク基準802.3に規定さ
れている母線プロトコルを用いるための本発明の
実施例について行なう。この802.3基準を実施す
る１つの商用ネツトワーク・システムはイーサー
ネツト（Ethernet）として知られ、３コム
（3Com）から利用できる。IEEEネツトワーク基
準802.3は毎秒10メガビツトのビツト速度を有す
るベースバンド・システムを特定している。後で
詳細に説明するように、このような母線ネツトワ
ークの実際の情報通信能力はそのビツト速度より
もかなり低い。
当業者には、本発明が特定のビツト速度に制限
されず、またワイヤあるいは同軸ケーブルを介し
て通信を行うベースバンド・システムに限定され
ないことが理解されよう。ワイヤあるいは同軸ケ
ーブル以外の媒体を介してノード間の通信を行う
ことのできる広帯域システムにも本発明を使用で
きることは勿論である。広帯域システムでは複数
のサブキヤリアを使用することができ、各サブキ
ヤリアはそれぞれ１つのデータ・チヤンネルに対
して用いられる。このデータ・チヤンネルの各々
は802.3基準のベースバンド・チヤンネルと等価
なものと考えることができる。伝送媒体として例
えばノード間の距離の少なくとも一部を形成する
マイクロ波伝送を用いてもよい。光伝送も同様に
用いることができる。光伝送は空中で行つてもよ
いし、または例えば硝子繊維のような光通信媒体
により行つてもよい。硝子繊維は毎秒ギガビツト
程度で伝送できる大きな帯域幅を有する。
されず、またワイヤあるいは同軸ケーブルを介し
て通信を行うベースバンド・システムに限定され
ないことが理解されよう。ワイヤあるいは同軸ケ
ーブル以外の媒体を介してノード間の通信を行う
ことのできる広帯域システムにも本発明を使用で
きることは勿論である。広帯域システムでは複数
のサブキヤリアを使用することができ、各サブキ
ヤリアはそれぞれ１つのデータ・チヤンネルに対
して用いられる。このデータ・チヤンネルの各々
は802.3基準のベースバンド・チヤンネルと等価
なものと考えることができる。伝送媒体として例
えばノード間の距離の少なくとも一部を形成する
マイクロ波伝送を用いてもよい。光伝送も同様に
用いることができる。光伝送は空中で行つてもよ
いし、または例えば硝子繊維のような光通信媒体
により行つてもよい。硝子繊維は毎秒ギガビツト
程度で伝送できる大きな帯域幅を有する。
母線による伝送には固定長または可変長のデー
タ・パケツトが使用される。データ・バケツトは
ヘツダ、データおよびトレーラから構成されてい
る。１つのデータ・パケツト中のデータは、デー
タを発信するノードから宛先のノードへの全メツ
セージの一部のみであつてよい。ヘツダは同期信
号を供給し、データの発信源および目的とする宛
先を識別するとともに、このデータ・パケツト中
のデータが関連したデータ・パケツト中のデータ
に対して占めるシーケンスを識別する情報を含
む。トレーラは典型的には、データが誤りなく受
信されたことを検証するために宛先のノードが使
用する巡回冗長検査または検査合計メツセージを
含む。
タ・パケツトが使用される。データ・バケツトは
ヘツダ、データおよびトレーラから構成されてい
る。１つのデータ・パケツト中のデータは、デー
タを発信するノードから宛先のノードへの全メツ
セージの一部のみであつてよい。ヘツダは同期信
号を供給し、データの発信源および目的とする宛
先を識別するとともに、このデータ・パケツト中
のデータが関連したデータ・パケツト中のデータ
に対して占めるシーケンスを識別する情報を含
む。トレーラは典型的には、データが誤りなく受
信されたことを検証するために宛先のノードが使
用する巡回冗長検査または検査合計メツセージを
含む。
イーサーネツト基準によると、データ・パケツ
トは、送信する全メツセージの長さに関係なく一
定の最大長を有する。ヘツダおよびトレーラはイ
ンテリジエンスを何ら含んでいず、従つてデータ
伝送に対するオーバーヘツドと考えられる。デー
タに対するオーバーヘツドの比はヘツダおよびト
レーラの大きさ並びに含まれるデータ部分の長さ
に左右される。システムによつては短いメツセー
ジを処理する能力を必要としている。このような
システムでは例えば44バイトのヘツダ、４バイト
のトレーラおよび80バイトのデータからなる全体
の長さが128バイト（８ビツト・ワード）のデー
タ・パケツトが使用されている。この場合、典型
的なメツセージが80バイト以下である場合には効
率が低下する。これは比較的効率の悪いデータ伝
送技術であるが、短かいデータ伝送には最適であ
る。
トは、送信する全メツセージの長さに関係なく一
定の最大長を有する。ヘツダおよびトレーラはイ
ンテリジエンスを何ら含んでいず、従つてデータ
伝送に対するオーバーヘツドと考えられる。デー
タに対するオーバーヘツドの比はヘツダおよびト
レーラの大きさ並びに含まれるデータ部分の長さ
に左右される。システムによつては短いメツセー
ジを処理する能力を必要としている。このような
システムでは例えば44バイトのヘツダ、４バイト
のトレーラおよび80バイトのデータからなる全体
の長さが128バイト（８ビツト・ワード）のデー
タ・パケツトが使用されている。この場合、典型
的なメツセージが80バイト以下である場合には効
率が低下する。これは比較的効率の悪いデータ伝
送技術であるが、短かいデータ伝送には最適であ
る。
一層長いメツセージの場合には、一層長いデー
タ・パケツトにより伝送効率が改良される。上述
したイーサーネツト・システムは、例えば44バイ
トのオーバーヘツドを有する約1500バイトのデー
タ・パケツトを使用している。このオーバーヘツ
ドはデータ・パケツトの内の比較的小さいパーセ
ントを占めている。
タ・パケツトにより伝送効率が改良される。上述
したイーサーネツト・システムは、例えば44バイ
トのオーバーヘツドを有する約1500バイトのデー
タ・パケツトを使用している。このオーバーヘツ
ドはデータ・パケツトの内の比較的小さいパーセ
ントを占めている。
予想される母線伝送の１つの用途はグラフイツ
ク・データの伝送である。このようなグラフイツ
ク・データは典型的には数十万乃至数百万バイ
ト／メツセージで構成される。従つて、大きなデ
ータ・パケツトが高い伝送効率を達成するために
必要である。グラフイツク・データ伝送システム
においては、約4000バイトの長さのデータ・パケ
ツトを使用することができる。データ・パケツト
のデータ部分が満たされると、全体の長さに対す
るオーバーヘツドの比は問題にならなくなる。通
常の場合には、最後のデータ・パケツトのみが部
分的に満たされる。メツセージの最後のデータ・
パケツトの満たされない部分がオーバーヘツドで
ある。例えば毎秒9.6メガビツトの母線速度でグ
ラフイツク・データを伝送するシステムは、毎秒
約９メガビツト程度のデータ伝送速度を達成する
ことができる。
ク・データの伝送である。このようなグラフイツ
ク・データは典型的には数十万乃至数百万バイ
ト／メツセージで構成される。従つて、大きなデ
ータ・パケツトが高い伝送効率を達成するために
必要である。グラフイツク・データ伝送システム
においては、約4000バイトの長さのデータ・パケ
ツトを使用することができる。データ・パケツト
のデータ部分が満たされると、全体の長さに対す
るオーバーヘツドの比は問題にならなくなる。通
常の場合には、最後のデータ・パケツトのみが部
分的に満たされる。メツセージの最後のデータ・
パケツトの満たされない部分がオーバーヘツドで
ある。例えば毎秒9.6メガビツトの母線速度でグ
ラフイツク・データを伝送するシステムは、毎秒
約９メガビツト程度のデータ伝送速度を達成する
ことができる。
母線データを使用する装置は送受信を行うか、
受信のみまたは送信のみを行う。送受信装置は例
えばコンピユータ端末である。受信専用装置は例
えばグラフイツク・デイスプレイ装置またはプリ
ンタである。送信専用装置は例えばビデオカメ
ラ・チエーン、CAT（コンピユータ軸方向断層撮
影）スキヤナー、または磁気共鳴スキヤナーであ
る。
受信のみまたは送信のみを行う。送受信装置は例
えばコンピユータ端末である。受信専用装置は例
えばグラフイツク・デイスプレイ装置またはプリ
ンタである。送信専用装置は例えばビデオカメ
ラ・チエーン、CAT（コンピユータ軸方向断層撮
影）スキヤナー、または磁気共鳴スキヤナーであ
る。
各ノードはユーザー装置に母線データを結合す
るインタフエース装置を必要とする。発信側のノ
ードは長いメツセージをデータ・パケツトに分割
する計算を行ない、ヘツダおよびトレーラを付加
し、そして母線にアクセスする。受信側のノード
は自己の識別符号を検出するまで母線を監視し、
検出時にデータ・パケツトを受け入れ、データ・
パケツトに対する巡回冗長検査（CRC）または
検査合計の計算およびデータ・パケツトに対する
他の多くの試験を行ない、要求されている場合に
は受信通知信号を発信側のノードに向けて母線に
送り出す。計算し受信したCRCまたは検査合計
および他の試験が一致しない場合には、受信側の
ノードはデータ・パケツトのデータを破棄し、受
信通知信号要求に応答してこのような障害を報告
するメツセージを発信側のノードに向けて母線に
送り出す。この場合、発信側のノードは更に、一
致が受信側のノードで検出されるまでデータ・パ
ケツトを送信することを試みる。
るインタフエース装置を必要とする。発信側のノ
ードは長いメツセージをデータ・パケツトに分割
する計算を行ない、ヘツダおよびトレーラを付加
し、そして母線にアクセスする。受信側のノード
は自己の識別符号を検出するまで母線を監視し、
検出時にデータ・パケツトを受け入れ、データ・
パケツトに対する巡回冗長検査（CRC）または
検査合計の計算およびデータ・パケツトに対する
他の多くの試験を行ない、要求されている場合に
は受信通知信号を発信側のノードに向けて母線に
送り出す。計算し受信したCRCまたは検査合計
および他の試験が一致しない場合には、受信側の
ノードはデータ・パケツトのデータを破棄し、受
信通知信号要求に応答してこのような障害を報告
するメツセージを発信側のノードに向けて母線に
送り出す。この場合、発信側のノードは更に、一
致が受信側のノードで検出されるまでデータ・パ
ケツトを送信することを試みる。
上述したように、全てのノードは独立に常に母
線にアクセスできるようになつている。もし２つ
のノードが同時に送信した場合には、両方のデー
タ・パケツト中のデータはガーブル（garble）さ
れ、すなわ解読困難な形に変えられる。多くのノ
ードを有するシステムにおいては、２つのノード
が同時に母線にアクセスしようとする確率は小さ
いにしても存在する。802.3基準はこのような衝
突（collision）を検出する機能を有するキヤリア
検知・多量アクセス・システム（CSMA／CD）
を使用してガーブルおよびデータの損失を防止し
ている。各ノードは送信する前に母線を検査す
る。母線上に伝送されているデータが存在してい
てそれを検出した場合には、ノードは母線が空き
状態になるまで待機し、空き状態になつたとき送
信を開始する。２つのノードが同時に送信を開始
した場合には、衝突が生じる。この両方の送信側
のノードはそれぞれの送信中に母線を監視し、２
つ以上の信号が存在することを示す状態を検出す
る。２つ以上の信号が検出された場合には、両方
のノードは送信を停止し、ランダムに長さが決定
された待機時間が経過するまで動作を停止する。
インタフエース装置は衝突検出時までの部分的デ
ータ伝送の配置を決定する。
線にアクセスできるようになつている。もし２つ
のノードが同時に送信した場合には、両方のデー
タ・パケツト中のデータはガーブル（garble）さ
れ、すなわ解読困難な形に変えられる。多くのノ
ードを有するシステムにおいては、２つのノード
が同時に母線にアクセスしようとする確率は小さ
いにしても存在する。802.3基準はこのような衝
突（collision）を検出する機能を有するキヤリア
検知・多量アクセス・システム（CSMA／CD）
を使用してガーブルおよびデータの損失を防止し
ている。各ノードは送信する前に母線を検査す
る。母線上に伝送されているデータが存在してい
てそれを検出した場合には、ノードは母線が空き
状態になるまで待機し、空き状態になつたとき送
信を開始する。２つのノードが同時に送信を開始
した場合には、衝突が生じる。この両方の送信側
のノードはそれぞれの送信中に母線を監視し、２
つ以上の信号が存在することを示す状態を検出す
る。２つ以上の信号が検出された場合には、両方
のノードは送信を停止し、ランダムに長さが決定
された待機時間が経過するまで動作を停止する。
インタフエース装置は衝突検出時までの部分的デ
ータ伝送の配置を決定する。
場合によつては、部分的データ伝送は破棄され
る。待機時間の長さをランダムに定めたことによ
り、一方のノードの待機時間が終了する前に他方
のノードの待機時間が終了する。待機時間が早く
終了した方のノードは母線を検査し、何らデータ
伝送がないことを検出して、前のデータ・パケツ
トを再び送信し始める。他方の遅い方のノードは
母線を検査して、早い方のノードからのデータ伝
送を検出して、データ送信を開始する前に母線の
空き状態を検出するまで待機する。部分的データ
伝送および両ノードに対する所要の遅延の間に消
費された時間は母線の有効伝送速度を低下させ
る。多数のノードが母線に接続されている場合に
は、このような低下は理論的な母線伝送速度のか
なりの割合を占めることがある。
る。待機時間の長さをランダムに定めたことによ
り、一方のノードの待機時間が終了する前に他方
のノードの待機時間が終了する。待機時間が早く
終了した方のノードは母線を検査し、何らデータ
伝送がないことを検出して、前のデータ・パケツ
トを再び送信し始める。他方の遅い方のノードは
母線を検査して、早い方のノードからのデータ伝
送を検出して、データ送信を開始する前に母線の
空き状態を検出するまで待機する。部分的データ
伝送および両ノードに対する所要の遅延の間に消
費された時間は母線の有効伝送速度を低下させ
る。多数のノードが母線に接続されている場合に
は、このような低下は理論的な母線伝送速度のか
なりの割合を占めることがある。
データ・パケツトの組立、受信データ・パケツ
トの試験および衝突防止処理のようなオーバーヘ
ツドのタスクはインタフエース装置にかなりの負
担を課している。インタフエース装置は、従来、
オーバーヘツドおよび送信または受信を直列に実
行している。即ち、データ・パケツトを送信また
は受信している間は、インタフエース装置はその
他のことは何も行なつていない。オーバーヘツド
のタスクは伝送および受信と、インタリーブする
ことができるが、これらはメモリおよびプロセツ
サ時間を共有する。結果として、オーバーヘツド
の作業を行うためにはデータの送信および受信中
に〓間が生じる。毎秒10メガビツトのバースト伝
送速度を有する母線システムの有効伝送速度は、
オーバーヘツド・タスクを考慮に入れると毎秒２
メガビツト未満に低下することが観察された。
トの試験および衝突防止処理のようなオーバーヘ
ツドのタスクはインタフエース装置にかなりの負
担を課している。インタフエース装置は、従来、
オーバーヘツドおよび送信または受信を直列に実
行している。即ち、データ・パケツトを送信また
は受信している間は、インタフエース装置はその
他のことは何も行なつていない。オーバーヘツド
のタスクは伝送および受信と、インタリーブする
ことができるが、これらはメモリおよびプロセツ
サ時間を共有する。結果として、オーバーヘツド
の作業を行うためにはデータの送信および受信中
に〓間が生じる。毎秒10メガビツトのバースト伝
送速度を有する母線システムの有効伝送速度は、
オーバーヘツド・タスクを考慮に入れると毎秒２
メガビツト未満に低下することが観察された。
［発明の目的および概要］
従つて、本発明の目的は従来の欠点を解消した
ネツトワーク用インタフエース装置を提供するこ
とにある。
ネツトワーク用インタフエース装置を提供するこ
とにある。
本発明の他の目的は別々のプロセツサを使用し
て母線プロトコルおよびメツセージ・データを並
行に処理する母線ネツトワーク用インタフエース
装置を提供することにある。母線プロトコルおよ
びメツセージのデータ部分が標準的なデータ・パ
ケツトを作るために適当な順序で送信側のノード
から読み出される。母線プロトコルおよび受信デ
ータ・パケツトのデータ部分は、データを受け入
れて確認する速度を速くするために別々のプロセ
ツサで処理される。
て母線プロトコルおよびメツセージ・データを並
行に処理する母線ネツトワーク用インタフエース
装置を提供することにある。母線プロトコルおよ
びメツセージのデータ部分が標準的なデータ・パ
ケツトを作るために適当な順序で送信側のノード
から読み出される。母線プロトコルおよび受信デ
ータ・パケツトのデータ部分は、データを受け入
れて確認する速度を速くするために別々のプロセ
ツサで処理される。
本発明の更に他の目的は、メツセージ・プロセ
ツサの制御の下に送出メツセージのデータ部分を
記憶すると同時に受信データを受け入れることが
できるメツセージ用３ポート・ランダムアクセ
ス・メモリを使用し、更にプロトコル・プロセツ
サの制御の下に送出メツセージの母線プロトコ
ル・データを記憶すると同時に受信母線プロトコ
ル・データを受け入れるプロトコル用２ポート・
ランダムアクセス・メモリを使用したネツトワー
ク用・インタフエース装置を提供することにあ
る。
ツサの制御の下に送出メツセージのデータ部分を
記憶すると同時に受信データを受け入れることが
できるメツセージ用３ポート・ランダムアクセ
ス・メモリを使用し、更にプロトコル・プロセツ
サの制御の下に送出メツセージの母線プロトコ
ル・データを記憶すると同時に受信母線プロトコ
ル・データを受け入れるプロトコル用２ポート・
ランダムアクセス・メモリを使用したネツトワー
ク用・インタフエース装置を提供することにあ
る。
本発明の更に他の目的は、メツセージ・プロセ
ツサおよびプロトコル・プロセツサの２つのプロ
セツサを統制するための、この２つのプロセツサ
によつてアクセスすることができるステータス用
ランダムアクセス・メモリを提供することにあ
る。
ツサおよびプロトコル・プロセツサの２つのプロ
セツサを統制するための、この２つのプロセツサ
によつてアクセスすることができるステータス用
ランダムアクセス・メモリを提供することにあ
る。
本発明の他の目的は、母線システムのバースト
通信能力に近い速度で母線通信を行わせることが
できるインタフエース装置を提供することにあ
る。
通信能力に近い速度で母線通信を行わせることが
できるインタフエース装置を提供することにあ
る。
要約すると、本発明は母線プロトコルおよびデ
ータ・パケツトのデータ部分を処理する別々のプ
ロセツサおよびランダムアクセス・メモリを使用
した母線ネツトワーク用インタフエース装置を提
供する。各プロセツサは、別々のランダムアクセ
ス・メモリに対してアクセスして、データを出し
入れさせる。各ランダムアクセス・メモリは複数
のポートを有し、競合を解決するための論理調停
装置によつて２つ以上の要求装置からアクセスす
ることができるようになつている。ステータス用
ランダムアクセス・メモリは２つのプロセツサ間
の通信を行なう。
ータ・パケツトのデータ部分を処理する別々のプ
ロセツサおよびランダムアクセス・メモリを使用
した母線ネツトワーク用インタフエース装置を提
供する。各プロセツサは、別々のランダムアクセ
ス・メモリに対してアクセスして、データを出し
入れさせる。各ランダムアクセス・メモリは複数
のポートを有し、競合を解決するための論理調停
装置によつて２つ以上の要求装置からアクセスす
ることができるようになつている。ステータス用
ランダムアクセス・メモリは２つのプロセツサ間
の通信を行なう。
具体的に述べれば、本発明により、母線とユー
ザー装置の間でデイジタル・データを結合するネ
ツトワーク用インタフエース装置が提供される。
この装置は、メツセージ・プロセツサと、送信ま
たは受信するデータ・パケツトのデータ部分を記
憶する手段を有するメツセージ用ランダムアクセ
ス・メモリと、該メツセージランダムアクセス・
メモリ中に設けられ、母線、メツセージ・プロセ
ツサおよびユーザー装置からのデータ要求を処理
する手段と、プロトコル・プロセツサと、プロト
コル用ランダムアクセス・メモリと、該プロトコ
ル用ランダムアクセス・メモリ中に設けられ、母
線およびプロトコル・プロセツサからのプロトコ
ル要求を処理する手段とを有し、前記プロトコ
ル・プロセツサは、データ・パケツトを送信しよ
うとする場合にはプロトコル用ランダムアクセ
ス・メモリに記憶させるための該データ・パケツ
トの少なくともヘツダ部分を発生し、また受信し
たデータの正確さを試験し、前記メツセージ用お
よびプロトコル用ランダムアクセス・メモリの
各々は互に独立にそれぞれのデータ要求を処理
し、これによつてプロトコルおよびデータ処理の
実質的な並行動作を達成する。
ザー装置の間でデイジタル・データを結合するネ
ツトワーク用インタフエース装置が提供される。
この装置は、メツセージ・プロセツサと、送信ま
たは受信するデータ・パケツトのデータ部分を記
憶する手段を有するメツセージ用ランダムアクセ
ス・メモリと、該メツセージランダムアクセス・
メモリ中に設けられ、母線、メツセージ・プロセ
ツサおよびユーザー装置からのデータ要求を処理
する手段と、プロトコル・プロセツサと、プロト
コル用ランダムアクセス・メモリと、該プロトコ
ル用ランダムアクセス・メモリ中に設けられ、母
線およびプロトコル・プロセツサからのプロトコ
ル要求を処理する手段とを有し、前記プロトコ
ル・プロセツサは、データ・パケツトを送信しよ
うとする場合にはプロトコル用ランダムアクセ
ス・メモリに記憶させるための該データ・パケツ
トの少なくともヘツダ部分を発生し、また受信し
たデータの正確さを試験し、前記メツセージ用お
よびプロトコル用ランダムアクセス・メモリの
各々は互に独立にそれぞれのデータ要求を処理
し、これによつてプロトコルおよびデータ処理の
実質的な並行動作を達成する。
［発明の作用効果］
上記の構成により、送信しようとするデータ・
パケツトまた受信したデータ・パケツトについ
て、オーバーヘツド（プロトコル）の処理とメツ
セージ・データの処理とが互いに独立に並行して
行なわれる。この結果、オーバーヘツドとメツセ
ージ・データを直列に処理するのに比べて、母線
上のデータ・パケツトの流れに切れ目が生じない
ようにすることができ、もつて母線システムの通
信能力に近い速度でデータ伝送を行なわせること
ができる。
パケツトまた受信したデータ・パケツトについ
て、オーバーヘツド（プロトコル）の処理とメツ
セージ・データの処理とが互いに独立に並行して
行なわれる。この結果、オーバーヘツドとメツセ
ージ・データを直列に処理するのに比べて、母線
上のデータ・パケツトの流れに切れ目が生じない
ようにすることができ、もつて母線システムの通
信能力に近い速度でデータ伝送を行なわせること
ができる。
［好適実施例の説明］
第１図を参照すると、本発明を適用できる母線
システムが符号１０で総括的に示されている。母
線システム１０は母線１２を有する。この母線に
は複数のノード１４Ａ乃至１４Ｎが接続されてい
る。
システムが符号１０で総括的に示されている。母
線システム１０は母線１２を有する。この母線に
は複数のノード１４Ａ乃至１４Ｎが接続されてい
る。
全てのノードは本発明に関する限り同一であ
る。従つて、ノード１４Ａのみについて詳細に説
明する。
る。従つて、ノード１４Ａのみについて詳細に説
明する。
ノード１４Ａ内の通常のトランシーバ１６がデ
ータ線１４を介して母線１２に接続されている。
ネツトワーク用インタフエース装置１８はデータ
線２０を介してトランシーバ１６にデータを送
り、トランシーバ１６からデータを受け取る。ユ
ーザー装置２２は、その形式に依存して、データ
線２４を介してネツトワーク用インタフエース装
置１８にデータを送り、またネツトワーク用イン
タフエース装置１８からデータを受け取る。
ータ線１４を介して母線１２に接続されている。
ネツトワーク用インタフエース装置１８はデータ
線２０を介してトランシーバ１６にデータを送
り、トランシーバ１６からデータを受け取る。ユ
ーザー装置２２は、その形式に依存して、データ
線２４を介してネツトワーク用インタフエース装
置１８にデータを送り、またネツトワーク用イン
タフエース装置１８からデータを受け取る。
データ線１７は一般に同軸ケーブルで構成され
る。データ線２０は３本の線、即ち(1)トランシー
バ１６に送信データを導く第１の撚線対、(2)母線
１２から受信したデータを導く第２の撚線対、お
よび(3)衝突が母線１２に生じていることを表わす
ための第３の撚線対を有する。トランシーバ１６
は送信信号と受信信号との間のスイツチングを行
い、また衝突を検出する。検出した衝突がノード
１４Ａからのデータ送信による場合にはガーブル
を避けるための前に述べた動作が行われる。
る。データ線２０は３本の線、即ち(1)トランシー
バ１６に送信データを導く第１の撚線対、(2)母線
１２から受信したデータを導く第２の撚線対、お
よび(3)衝突が母線１２に生じていることを表わす
ための第３の撚線対を有する。トランシーバ１６
は送信信号と受信信号との間のスイツチングを行
い、また衝突を検出する。検出した衝突がノード
１４Ａからのデータ送信による場合にはガーブル
を避けるための前に述べた動作が行われる。
通常の母線システム１０においては、母線１２
上のデータはマンチエスタ（Manchester）符号
化されたものである。周知のようにマンチエスタ
符号化された信号は50パーセントの平均デユーテ
イ比を有する。単一のマンチエスタ符号化された
信号が母線１２上に存在する場合には、母線上の
平均信号電圧は或る所定の値になる。しかしなが
ら、２つのマンチエスタ符号化された信号が母線
１２上に存在する場合には、信号電圧は単一の信
号が存在する場合の信号電圧と実質的に異なつて
いる。トランシーバ１６は衝突が存在することを
表わす信号電圧に対して母線１２上の平均信号電
圧を監視して、上記のような状態が存在する時は
ネツトワーク用インタフエース装置１８に通知す
る。
上のデータはマンチエスタ（Manchester）符号
化されたものである。周知のようにマンチエスタ
符号化された信号は50パーセントの平均デユーテ
イ比を有する。単一のマンチエスタ符号化された
信号が母線１２上に存在する場合には、母線上の
平均信号電圧は或る所定の値になる。しかしなが
ら、２つのマンチエスタ符号化された信号が母線
１２上に存在する場合には、信号電圧は単一の信
号が存在する場合の信号電圧と実質的に異なつて
いる。トランシーバ１６は衝突が存在することを
表わす信号電圧に対して母線１２上の平均信号電
圧を監視して、上記のような状態が存在する時は
ネツトワーク用インタフエース装置１８に通知す
る。
トランシーバ１６は例えば３コム（3Com）か
ら入手できる通常のインサーネツト・トランシー
バのような任意の適当なトランシーバであつてよ
い。
ら入手できる通常のインサーネツト・トランシー
バのような任意の適当なトランシーバであつてよ
い。
次に第２図を参照すると、ネツトワーク用イン
タフエース装置１８は母線制御器２６を有する。
この母線制御器２６はデータ線２０からのデータ
の受信、データ線２０へのデータの送信、および
データ線２０からの衝突信号の受信を制御する。
メツセージ用ランダムアクセス・メモリ
（RAM）２８は３つのポートを有し、データ・
パケツトのメツセージ部分を母線制御器２６に送
りまたは母線制御器２６から受け取り、またデー
タをユーザーインタフエース３０に送りまたはユ
ーザーインタフエース３０から受け取ることがで
きる。ユーザーインタフエース３０はデータをデ
ータ線２４を介してユーザー装置２２（第１図に
結合する。メツセージ用ランダムアクセス・メモ
リ２８はデータをメツセージ・プロセツサ３２と
交換する。
タフエース装置１８は母線制御器２６を有する。
この母線制御器２６はデータ線２０からのデータ
の受信、データ線２０へのデータの送信、および
データ線２０からの衝突信号の受信を制御する。
メツセージ用ランダムアクセス・メモリ
（RAM）２８は３つのポートを有し、データ・
パケツトのメツセージ部分を母線制御器２６に送
りまたは母線制御器２６から受け取り、またデー
タをユーザーインタフエース３０に送りまたはユ
ーザーインタフエース３０から受け取ることがで
きる。ユーザーインタフエース３０はデータをデ
ータ線２４を介してユーザー装置２２（第１図に
結合する。メツセージ用ランダムアクセス・メモ
リ２８はデータをメツセージ・プロセツサ３２と
交換する。
２つのポートを有するプロトコル用ランダムア
クセス・メモリ（RAM）３４は母線制御器２６
からデータ・パケツトの母線プロトコル部分を受
け取り、またプロトコル・プロセツサ３６の制御
の下に送信すべきデータ・パケツトのプロトコル
部分を記憶する。ステータス用ランダムアクセ
ス・メモリ（RAM）３８は以下に説明するよう
にプロトコル・プロセツサ３６とメツセージ・プ
ロセツサ３２との間のインタフエースを形成す
る。
クセス・メモリ（RAM）３４は母線制御器２６
からデータ・パケツトの母線プロトコル部分を受
け取り、またプロトコル・プロセツサ３６の制御
の下に送信すべきデータ・パケツトのプロトコル
部分を記憶する。ステータス用ランダムアクセ
ス・メモリ（RAM）３８は以下に説明するよう
にプロトコル・プロセツサ３６とメツセージ・プ
ロセツサ３２との間のインタフエースを形成す
る。
データ送信動作においては、ユーザー装置２２
（第１図）は送信するデータの宛先およびフアイ
ルの大きさを表わすコマンドをデータ線２４に送
り出す。次いで、データがメツセージ用ランダム
アクセス・メモリ２８に供給されてパイプライン
処理され、ここでデータはメツセージ・プロセツ
サ３２によつて送信可能なデータ・パケツトに構
成される。メツセージ・プロセツサ３２は、デー
タ・パケツトが送信可能な状態にあること、デー
タ・パケツトの宛先およびデータ・パケツトがメ
ツセージ用ランダムアクセス・メモリ２８内に占
めているアドレスをプロトコル・プロセツサ３６
に通知するメツセージを、ステータス用ランダム
アクセス・メモリ３８に記憶させる。プロトコ
ル・プロセツサ３６はプロトコル用ランダムアク
セス・メモリ３４に記憶させるための、データ・
パケツトのヘツダを形成する。
（第１図）は送信するデータの宛先およびフアイ
ルの大きさを表わすコマンドをデータ線２４に送
り出す。次いで、データがメツセージ用ランダム
アクセス・メモリ２８に供給されてパイプライン
処理され、ここでデータはメツセージ・プロセツ
サ３２によつて送信可能なデータ・パケツトに構
成される。メツセージ・プロセツサ３２は、デー
タ・パケツトが送信可能な状態にあること、デー
タ・パケツトの宛先およびデータ・パケツトがメ
ツセージ用ランダムアクセス・メモリ２８内に占
めているアドレスをプロトコル・プロセツサ３６
に通知するメツセージを、ステータス用ランダム
アクセス・メモリ３８に記憶させる。プロトコ
ル・プロセツサ３６はプロトコル用ランダムアク
セス・メモリ３４に記憶させるための、データ・
パケツトのヘツダを形成する。
データ線２０上の衝突検出信号が母線１２上に
他のどのノードからも送信されていないことを表
わしている時には、プロトコル・プロセツサ３６
は母線制御器２６に通知して、データ線２０上に
プロトコル用ランダムアクセス・メモリ３４から
パケツト・ヘツダおよびメツセージ用ランダムア
クセス・メモリ２８からデータ・パケツトのデー
タ部分を送信させる。パケツトのデータ部分の終
りに、母線制御器２６はCRCまたは検査合計ト
レーラを追加してデータ・パケツトを完成する。
他のどのノードからも送信されていないことを表
わしている時には、プロトコル・プロセツサ３６
は母線制御器２６に通知して、データ線２０上に
プロトコル用ランダムアクセス・メモリ３４から
パケツト・ヘツダおよびメツセージ用ランダムア
クセス・メモリ２８からデータ・パケツトのデー
タ部分を送信させる。パケツトのデータ部分の終
りに、母線制御器２６はCRCまたは検査合計ト
レーラを追加してデータ・パケツトを完成する。
衝突検出信号がデータの送信中にデータの衝突
があることを表わしている場合には、前に述べた
回復手順が開始される。
があることを表わしている場合には、前に述べた
回復手順が開始される。
こゝで、メツセージ・プロセツサ３２およびプ
ロトコル・プロセツサ３６がデータ・パケツトを
送信する準備をしている間には、プロトコル用ラ
ンダムアクセス・メモリ３４およびメツセージ用
ランダムアクセス・メモリ２８が母線制御器２６
からデータを受信することができる時間が存在す
るということに注意されたい。同様に、データ・
メツセージを構成するデータ・パケツトのそれぞ
れの部分がプロトコル用ランダムアクセス・メモ
リ３４およびメツセージ用ランダムアクセス・メ
モリ２８から送信されている間に、これらの構成
要素がユーザーインタフエース３０からの次のパ
イプライン処理されたデータを受け取つて記憶
し、また適当なヘツダを発生して、その結果のデ
ータ・パケツトをそれまで送信しているデータ・
パケツトの流れの完了後に遅延することなく続け
て送信できるようにするための時間が存在する。
このようなネツトワーク用インタフエース装置１
８における並行動作はデータ伝送に切れ目が生じ
ることを防止する。このように構成されない場合
には、オーバーヘツド作業のために必要とされる
切れ目が生じる。
ロトコル・プロセツサ３６がデータ・パケツトを
送信する準備をしている間には、プロトコル用ラ
ンダムアクセス・メモリ３４およびメツセージ用
ランダムアクセス・メモリ２８が母線制御器２６
からデータを受信することができる時間が存在す
るということに注意されたい。同様に、データ・
メツセージを構成するデータ・パケツトのそれぞ
れの部分がプロトコル用ランダムアクセス・メモ
リ３４およびメツセージ用ランダムアクセス・メ
モリ２８から送信されている間に、これらの構成
要素がユーザーインタフエース３０からの次のパ
イプライン処理されたデータを受け取つて記憶
し、また適当なヘツダを発生して、その結果のデ
ータ・パケツトをそれまで送信しているデータ・
パケツトの流れの完了後に遅延することなく続け
て送信できるようにするための時間が存在する。
このようなネツトワーク用インタフエース装置１
８における並行動作はデータ伝送に切れ目が生じ
ることを防止する。このように構成されない場合
には、オーバーヘツド作業のために必要とされる
切れ目が生じる。
データの受信においては、到来するデータ・パ
ケツトのヘツダ（およびトレーラ）がプロトコル
用ランダムアクセス・メモリ３４に供給され、デ
ータ・パケツトのデータ部分がメツセージ用ラン
ダムアクセス・メモリ２８に供給される。母線制
御器２６はアドレスの検証を行なつて、データ・
パケツトの宛先が自己のノードに向けられている
ものであることを確認し、データ・パケツトのデ
ータ部分についてCRCまたは検査合計の比較お
よび他の計算を行なう準備をする。トレーラがあ
る場合は、トレーラはメツセージ・プロセツサ３
２によつて処理するためにメツセージ用ランダム
アクセス・メモリ２８に供給される。試験を通過
したこれらのデータ・パケツトのデータはデータ
線２４に対して送信可能な状態になつている。プ
ロトコル用ランダムアクセス・メモリ３４はテス
ト結果を保持する。もしデータ・パケツトのヘツ
ダが受信通知要求を含んでいる場合には、プロト
コル・プロセツサ３６は試験を通過したデータ・
パケツトの受信通知信号を含むメツセージを送信
し、また試験に失敗したデータ・パケツトを表わ
すメツセージを送信する。次いで、送信側のノー
ドは前に失敗したデータ・パケツトを再び送信す
る。この再送されたデータ・パケツトは試験に成
功するとメツセージ用ランダムアクセス・メモリ
２８の適当なアドレスに記憶される。
ケツトのヘツダ（およびトレーラ）がプロトコル
用ランダムアクセス・メモリ３４に供給され、デ
ータ・パケツトのデータ部分がメツセージ用ラン
ダムアクセス・メモリ２８に供給される。母線制
御器２６はアドレスの検証を行なつて、データ・
パケツトの宛先が自己のノードに向けられている
ものであることを確認し、データ・パケツトのデ
ータ部分についてCRCまたは検査合計の比較お
よび他の計算を行なう準備をする。トレーラがあ
る場合は、トレーラはメツセージ・プロセツサ３
２によつて処理するためにメツセージ用ランダム
アクセス・メモリ２８に供給される。試験を通過
したこれらのデータ・パケツトのデータはデータ
線２４に対して送信可能な状態になつている。プ
ロトコル用ランダムアクセス・メモリ３４はテス
ト結果を保持する。もしデータ・パケツトのヘツ
ダが受信通知要求を含んでいる場合には、プロト
コル・プロセツサ３６は試験を通過したデータ・
パケツトの受信通知信号を含むメツセージを送信
し、また試験に失敗したデータ・パケツトを表わ
すメツセージを送信する。次いで、送信側のノー
ドは前に失敗したデータ・パケツトを再び送信す
る。この再送されたデータ・パケツトは試験に成
功するとメツセージ用ランダムアクセス・メモリ
２８の適当なアドレスに記憶される。
メツセージ用ランダムアクセス・メモリ２８に
おけるデータ・メツセージの受信およびプロトコ
ル用ランダムアクセス・メモリ３４における受信
した母線プロトコルの処理の上述したステツプは
所定の優先順位に従つて実行し、それと同時に、
新たな送出メツセージをメツセージ用ランダムア
クセス・メモリ２８に記憶し、かつそのヘツダを
プロトコル・プロセツサ３６で発生してプロトコ
ル用ランダムアクセス・メモリ３４に記憶させ、
または前に受信したメツセージをメツセージ用ラ
ンダムアクセス・メモリ２８からデータ線２４に
送り出すことができる。このように、連続した受
信動作または連続した受信および送信の混合動作
が十分に並行に行なわれて、母線上のデータ・パ
ケツトの流れの中に切れ目が生じない。
おけるデータ・メツセージの受信およびプロトコ
ル用ランダムアクセス・メモリ３４における受信
した母線プロトコルの処理の上述したステツプは
所定の優先順位に従つて実行し、それと同時に、
新たな送出メツセージをメツセージ用ランダムア
クセス・メモリ２８に記憶し、かつそのヘツダを
プロトコル・プロセツサ３６で発生してプロトコ
ル用ランダムアクセス・メモリ３４に記憶させ、
または前に受信したメツセージをメツセージ用ラ
ンダムアクセス・メモリ２８からデータ線２４に
送り出すことができる。このように、連続した受
信動作または連続した受信および送信の混合動作
が十分に並行に行なわれて、母線上のデータ・パ
ケツトの流れの中に切れ目が生じない。
次に第３図を参照すると、メツセージ用ランダ
ムアクセス・メモリ２８は図示のようにランダム
アクセス・メモリ（RAM）４０を有する。この
ランダムアクセス・メモリ４０に対するサービス
の要求はRAM調停装置４８の入力に線４２，４
４および４６を介してそれぞれ印加されるユーザ
ー、プロセツサおよび母線選択信号による競合す
る要求である。RAM調停装置４８は、例えば、
同時にランダムアクセス・メモリ４０へデータを
送る要求または同時にランダムアクセス・メモリ
４０からデータを取り出す要求に対する優先順位
を決定することができる通常のゲートから成る組
合せ論理回路を有する。それより高い優先度順位
の作業によつて満たされ得ない要求は、線５０，
５２または５４に発生されたそれぞれのユーザー
待ち信号、プロセツサ待ち信号または母線待ち信
号によつて遅延させられる。
ムアクセス・メモリ２８は図示のようにランダム
アクセス・メモリ（RAM）４０を有する。この
ランダムアクセス・メモリ４０に対するサービス
の要求はRAM調停装置４８の入力に線４２，４
４および４６を介してそれぞれ印加されるユーザ
ー、プロセツサおよび母線選択信号による競合す
る要求である。RAM調停装置４８は、例えば、
同時にランダムアクセス・メモリ４０へデータを
送る要求または同時にランダムアクセス・メモリ
４０からデータを取り出す要求に対する優先順位
を決定することができる通常のゲートから成る組
合せ論理回路を有する。それより高い優先度順位
の作業によつて満たされ得ない要求は、線５０，
５２または５４に発生されたそれぞれのユーザー
待ち信号、プロセツサ待ち信号または母線待ち信
号によつて遅延させられる。
ユーザー、プロセツサおよび母線のそれぞれの
データおよびアドレス情報は線５６，５８および
６０を介してアドレスおよびデータ・スイツチ６
２に供給される。RAM調停装置４８からの制御
線６４はどのデータおよびアドレス線をスイツチ
６２の入力および出力間に接続するかを決定す
る。選択されたアドレス情報はデータおよびアド
レス線６６を介してランダムアクセス・メモリ４
０に接続され、データはデータおよびアドレス線
６６を介してランダムアクセス・メモリ４０に入
力されるかまたはメモリ４０から出力される。作
動信号がRAM調停装置４８からランダムアクセ
ス・メモリ４０に作動線６８を介して供給され
る。
データおよびアドレス情報は線５６，５８および
６０を介してアドレスおよびデータ・スイツチ６
２に供給される。RAM調停装置４８からの制御
線６４はどのデータおよびアドレス線をスイツチ
６２の入力および出力間に接続するかを決定す
る。選択されたアドレス情報はデータおよびアド
レス線６６を介してランダムアクセス・メモリ４
０に接続され、データはデータおよびアドレス線
６６を介してランダムアクセス・メモリ４０に入
力されるかまたはメモリ４０から出力される。作
動信号がRAM調停装置４８からランダムアクセ
ス・メモリ４０に作動線６８を介して供給され
る。
動作について説明すると、単一の選択信号のみ
が線４２，４４および４６の１つに現われた場合
には、RAM調停装置４８は適当な制御信号をス
イツチ６２に供給して、要求を出した要素（ユー
ザー装置、プロセツサまたは母線）のアドレスお
よびデータ線の情報をスイツチ６２を通るように
接続させ、作動信号をランダムアクセス・メモリ
４０に供給して指示されたアドレスからデータを
読み出させたりまたは指示されたアドレスにデー
タを書き込ませる。２つの選択信号が同時に現わ
れた場合には、RAM調停装置４８の論理回路は
ランダムアクセス・メモリ４０にアクセスを要求
した２つの要素の内のいづれが優先権を有するか
を決定し、待ち信号を発生して優先順位に低い方
を阻止する。制御線６４上の制御信号は高い優先
順位を有する要素によるアクセスを可能とする。
が線４２，４４および４６の１つに現われた場合
には、RAM調停装置４８は適当な制御信号をス
イツチ６２に供給して、要求を出した要素（ユー
ザー装置、プロセツサまたは母線）のアドレスお
よびデータ線の情報をスイツチ６２を通るように
接続させ、作動信号をランダムアクセス・メモリ
４０に供給して指示されたアドレスからデータを
読み出させたりまたは指示されたアドレスにデー
タを書き込ませる。２つの選択信号が同時に現わ
れた場合には、RAM調停装置４８の論理回路は
ランダムアクセス・メモリ４０にアクセスを要求
した２つの要素の内のいづれが優先権を有するか
を決定し、待ち信号を発生して優先順位に低い方
を阻止する。制御線６４上の制御信号は高い優先
順位を有する要素によるアクセスを可能とする。
ランダムアクセス・メモリ４０が１つの要素に
よつてアクセスされている間に別の要素から到着
した選択信号は２つの方法の一方で処理できる。
この新しい選択信号に絶対的な優先権が割り当て
られている場合には、RAMに対するアクセスは
直ちにこの新しい要求を出した要素に割り当てら
れる。このような技術はランダムアクセス・メモ
リ４０内データがまざり合わないようにするため
にかなりの量のデータの入れ替えを行うことが必
要である。好適実施例においては、１つの要素が
一旦ランダムアクセス・メモリ４０を獲得する
と、その読出しまたは書込み動作中にそれより優
先順位の高い選択信号が受け取つたとしても、そ
の読出し動作および書込み動作を完了することが
できる。後者の選択信号は待ち信号によつて応答
されて、現在行われている動作が完了するまで後
者の要求を阻止する。
よつてアクセスされている間に別の要素から到着
した選択信号は２つの方法の一方で処理できる。
この新しい選択信号に絶対的な優先権が割り当て
られている場合には、RAMに対するアクセスは
直ちにこの新しい要求を出した要素に割り当てら
れる。このような技術はランダムアクセス・メモ
リ４０内データがまざり合わないようにするため
にかなりの量のデータの入れ替えを行うことが必
要である。好適実施例においては、１つの要素が
一旦ランダムアクセス・メモリ４０を獲得する
と、その読出しまたは書込み動作中にそれより優
先順位の高い選択信号が受け取つたとしても、そ
の読出し動作および書込み動作を完了することが
できる。後者の選択信号は待ち信号によつて応答
されて、現在行われている動作が完了するまで後
者の要求を阻止する。
メツセージ用ランダムアクセス・メモリ２８は
適当なハードウエアを使用して実現することがで
きる。好適実施例においては、ランダムアクセ
ス・メモリ４０は複数のテキサス・インスツルメ
ント社の4256EC型ダイナミツク・ランダムアク
セス・メモリ・チツプから成るアレイである。一
実施例においては、16個の64キロビツト・チツプ
のバンクを２個並列に使用して、16ビツトのワー
ドを128000個記憶する容量を構成する。他の実施
例においては、16個の256キロビツト・チツプの
バンクを４個並列に使用して、16ビツトのワード
を100万個記憶する容量を構成する。RAM調停
装置４８およびスイツチ６２は、例えば個別部品
または集積回路のような通常のハードウエアで実
現できる通常のゲート回路を使用する。好適実施
例においては集積回路が好ましく、更に好適な実
施例においては適当に相互接続されたプログラマ
ブル・アレイ・ロジツク（PAL）が使用される。
適当なハードウエアを使用して実現することがで
きる。好適実施例においては、ランダムアクセ
ス・メモリ４０は複数のテキサス・インスツルメ
ント社の4256EC型ダイナミツク・ランダムアク
セス・メモリ・チツプから成るアレイである。一
実施例においては、16個の64キロビツト・チツプ
のバンクを２個並列に使用して、16ビツトのワー
ドを128000個記憶する容量を構成する。他の実施
例においては、16個の256キロビツト・チツプの
バンクを４個並列に使用して、16ビツトのワード
を100万個記憶する容量を構成する。RAM調停
装置４８およびスイツチ６２は、例えば個別部品
または集積回路のような通常のハードウエアで実
現できる通常のゲート回路を使用する。好適実施
例においては集積回路が好ましく、更に好適な実
施例においては適当に相互接続されたプログラマ
ブル・アレイ・ロジツク（PAL）が使用される。
また、第２図を参照すると、プロトコル用ラン
ダムアクセス・メモリ３４およびステータス用ラ
ンダムアクセス・メモリ３８は、メツセージ用ラ
ンダムアクセス・メモリ２８には３つの要求がア
クセスされるのに対して２つの要求がアクセスさ
れるということ以外は、メツセージ用ランダムア
クセス・メモリ２８に同様である。更に、これら
のプロトコル用およびステータス用ランダムアク
セス・メモリはより小さなデータ記憶スペースを
必要とし、好ましいことには例えば日立社の6264
ダイナツク・ランダムアクセス・チツプによつて
構成されるような16キロバイトの容量を有する。
例えば、プロトコル用ランダムアクセス・メモリ
３４のブロツク図は、第３図中の「ユーザー」の
名称を付した線４２，５０および５６を除去すれ
ば、第３図のメツセージ用ランダムアクセス・メ
モリ２８と同じである。プロトコル用ランダムア
クセス・メモリ３４およびステータス用ランダム
アクセス・メモリ３８の機能はメツセージ用ラン
ダムアクセス・メモリ２８の機能と同じであり、
その説明は冗長となるので省略する。
ダムアクセス・メモリ３４およびステータス用ラ
ンダムアクセス・メモリ３８は、メツセージ用ラ
ンダムアクセス・メモリ２８には３つの要求がア
クセスされるのに対して２つの要求がアクセスさ
れるということ以外は、メツセージ用ランダムア
クセス・メモリ２８に同様である。更に、これら
のプロトコル用およびステータス用ランダムアク
セス・メモリはより小さなデータ記憶スペースを
必要とし、好ましいことには例えば日立社の6264
ダイナツク・ランダムアクセス・チツプによつて
構成されるような16キロバイトの容量を有する。
例えば、プロトコル用ランダムアクセス・メモリ
３４のブロツク図は、第３図中の「ユーザー」の
名称を付した線４２，５０および５６を除去すれ
ば、第３図のメツセージ用ランダムアクセス・メ
モリ２８と同じである。プロトコル用ランダムア
クセス・メモリ３４およびステータス用ランダム
アクセス・メモリ３８の機能はメツセージ用ラン
ダムアクセス・メモリ２８の機能と同じであり、
その説明は冗長となるので省略する。
ネツトワーク用インタフエース装置１８の残り
の構成要素は既在のまたは後で開発される適当な
ハードウエアによつて実現できる。具体的には、
好適実施例としてプロトコル・プロセツサ３６お
よびメツセージ・プロセツサ３２にはマイクロプ
ロセツサを使用する。更に好適な実施例において
は、本願の出願時において商用的に入手可能なイ
ンテル社の80186型マイクロプロセツサが使用さ
れる。ユーザーインタフエース３０はユーザー装
置とネツトワーク用インタフエース装置１８の残
りの部分との間のデータの送受信を行なうために
通常のダイレクト・メモリ・アクセス回路を随意
選択により備えていてもよい。ユーザーインタフ
エース３０はACR／NEMA標準インタフエー
ス・ドキユメントに発表されている16ビツト並列
インタフエース用の提案された規定に従つてい
る。ユーザーインタフエースはこのような発表さ
れた基準に従い、かつ適当なハードウエアを使用
して実施することができるので、更に開示する必
要はない。
の構成要素は既在のまたは後で開発される適当な
ハードウエアによつて実現できる。具体的には、
好適実施例としてプロトコル・プロセツサ３６お
よびメツセージ・プロセツサ３２にはマイクロプ
ロセツサを使用する。更に好適な実施例において
は、本願の出願時において商用的に入手可能なイ
ンテル社の80186型マイクロプロセツサが使用さ
れる。ユーザーインタフエース３０はユーザー装
置とネツトワーク用インタフエース装置１８の残
りの部分との間のデータの送受信を行なうために
通常のダイレクト・メモリ・アクセス回路を随意
選択により備えていてもよい。ユーザーインタフ
エース３０はACR／NEMA標準インタフエー
ス・ドキユメントに発表されている16ビツト並列
インタフエース用の提案された規定に従つてい
る。ユーザーインタフエースはこのような発表さ
れた基準に従い、かつ適当なハードウエアを使用
して実施することができるので、更に開示する必
要はない。
母線制御器２６は例えばインテル社の82586型
のような通常の母線制御器であることが好まし
い。
のような通常の母線制御器であることが好まし
い。
本発明の実施例について図面を参照して説明し
たが、本発明は実施例の通り限定されるものでな
く、特許請求の範囲に定める本発明の範囲および
精神から逸脱することなく本技術分野に専門知識
を有する者によつて種々の変更および変形を行な
うことができることを理解されたい。
たが、本発明は実施例の通り限定されるものでな
く、特許請求の範囲に定める本発明の範囲および
精神から逸脱することなく本技術分野に専門知識
を有する者によつて種々の変更および変形を行な
うことができることを理解されたい。
第１図は本発明のネツトワーク用インタフエー
ス装置が使用される母線システムの簡略ブロツク
図であり、第２図は本発明の一実施例によるネツ
トワーク用インタフエース装置の簡略ブロツク図
であり、第３図は第２図のメツセージ用ランダム
アクセス・メモリの簡略ブロツク図である。
ス装置が使用される母線システムの簡略ブロツク
図であり、第２図は本発明の一実施例によるネツ
トワーク用インタフエース装置の簡略ブロツク図
であり、第３図は第２図のメツセージ用ランダム
アクセス・メモリの簡略ブロツク図である。
Claims (1)
- 【特許請求の範囲】 １ デイジタル・データを母線とユーザー装置と
の間で結合するネツトワーク用インタフエース装
置において、 メツセージ・プロセツサと、 送信または受信されるデータ・パケツトのデー
タ部分を記憶する手段を有するメツセージ用ラン
ダムアクセス・メモリと、 該メツセージ用ランダムアクセス・メモリに設
けられ、前記母線、前記メツセージ・プロセツサ
および前記ユーザー装置からのデータ要求を処理
する手段と、 プロトコル・プロセツサと、 プロトコル用ランダムアクセス・メモリと、 該プロトコル用ランダムアクセス・メモリに設
けられ、前記母線および前記プロトコル・プロセ
ツサからのプロトコル要求を処理する手段とを備
え、 前記プロトコル・プロセツサは、データ・パケ
ツトを送信しようとする場合に前記プロトコル用
ランダムアクセス・メモリに記憶させるための前
記データ・パケツトの少なくともヘツダ部分を発
生し、かつ受信したメツセージの正確さを試験す
るように作用し、 前記メツセージ用およびプロトコル用ランダム
アクセス・メモリの各々は互に対して独立にそれ
ぞれのデータ要求を処理するように作用し、これ
により実質的にプロトコルおよびデータの並行処
理を行うことを特徴とするネツトワーク用インタ
フエース装置。 ２ 特許請求の範囲第１項記載のネツトワーク用
インタフエース装置において、前記メツセージ・
プロセツサと前記プロトコル・プロセツサとの間
の通信を行うステータス用ランダムアクセス・メ
モリを有するネツトワーク用インタフエース装
置。 ３ 特許請求の範囲第１項記載のネツトワーク用
インタフエース装置において、前記プロトコル用
ランダムアクセス・メモリに設けけられている前
記処理手段は、ランダムアクセス・メモリと、早
い方のデータ要求を該ランダムアクセス・メモリ
に接続させ、かつ遅い方のデータ要求に対して待
ち信号を接続する論理手段とを含んでいるネツト
ワーク用インタフエース装置。 ４ 特許請求の範囲第３項記載のネツトワーク用
インタフエース装置において、前記論理手段は優
先順位に従つて、同時に発生する２つの要求の一
方を選択する手段を有するネツトワーク用インタ
フエース装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/809,893 US4858112A (en) | 1985-12-17 | 1985-12-17 | Interface comprising message and protocol processors for interfacing digital data with a bus network |
| US809893 | 1991-12-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62164335A JPS62164335A (ja) | 1987-07-21 |
| JPH0440904B2 true JPH0440904B2 (ja) | 1992-07-06 |
Family
ID=25202441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61297863A Granted JPS62164335A (ja) | 1985-12-17 | 1986-12-16 | デイジタル・デ−タを母線ネツトワ−クに結合するネツトワ−ク用インタフエ−ス装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4858112A (ja) |
| EP (1) | EP0226975A3 (ja) |
| JP (1) | JPS62164335A (ja) |
| KR (1) | KR950002712B1 (ja) |
| IL (1) | IL79843A0 (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999771A (en) * | 1987-08-31 | 1991-03-12 | Control Data Corporation | Communications network |
| FR2642246B1 (fr) * | 1988-12-30 | 1991-04-05 | Cit Alcatel | Procede de deblocage d'un systeme multiprocesseurs multibus |
| US5130981A (en) * | 1989-03-22 | 1992-07-14 | Hewlett-Packard Company | Three port random access memory in a network bridge |
| US5249292A (en) * | 1989-03-31 | 1993-09-28 | Chiappa J Noel | Data packet switch using a primary processing unit to designate one of a plurality of data stream control circuits to selectively handle the header processing of incoming packets in one data packet stream |
| US5687314A (en) * | 1989-06-02 | 1997-11-11 | Tele Digital Development, Inc. | Method and apparatus for assisting data bus transfer protocol |
| JPH0795766B2 (ja) * | 1989-06-30 | 1995-10-11 | 株式会社日立製作所 | デジタル・データ通信装置及びそれに使用するデータ通信アダプタ |
| JPH0366241A (ja) * | 1989-08-04 | 1991-03-20 | Matsushita Electric Ind Co Ltd | プロパティ管理方法とその装置 |
| US5214644A (en) * | 1989-10-17 | 1993-05-25 | Matsushita Electric Industrial Co., Ltd. | Electronic device with data transmission function |
| US5151978A (en) * | 1990-03-22 | 1992-09-29 | Square D Company | Lan interface which permits a host computer to obtain data without interrupting a ladder program executing in the interface |
| US6751696B2 (en) | 1990-04-18 | 2004-06-15 | Rambus Inc. | Memory device having a programmable register |
| IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
| FR2662523B1 (fr) * | 1990-05-28 | 1994-08-12 | Copernique | Dispositif controleur d'unites de memoire de masse multiprocesseur a bus central unique. |
| US5134613A (en) * | 1990-06-20 | 1992-07-28 | Standard Microsystems Corporation | Two parety memory access arbitrator |
| FR2668275B1 (fr) * | 1990-10-17 | 1994-12-23 | Bull Sa | Controleur de communication entre un ordinateur et une pluralite de terminaux, appartenant a un reseau de type csma/cd. |
| US5544317A (en) * | 1990-11-20 | 1996-08-06 | Berg; David A. | Method for continuing transmission of commands for interactive graphics presentation in a computer network |
| GB9027249D0 (en) * | 1990-12-17 | 1991-02-06 | Reuters Ltd | Offer matching system |
| JP2566081B2 (ja) * | 1990-12-19 | 1996-12-25 | エイ・ティ・アンド・ティ・コーポレーション | 光パケットのエンコーディング方法及びスイッチングノード |
| JP2501965B2 (ja) * | 1991-02-12 | 1996-05-29 | パイオニア株式会社 | デ―タ転送制御装置 |
| US5276684A (en) * | 1991-07-22 | 1994-01-04 | International Business Machines Corporation | High performance I/O processor |
| US5566301A (en) * | 1992-02-11 | 1996-10-15 | Futuretel, Inc. | ISDN audiovisual teleservices interface subsystem |
| CA2128322A1 (en) * | 1992-02-11 | 1993-08-19 | Mark C. Koz | An audiovisual teleservices interface subsystem |
| IT1254885B (it) * | 1992-04-17 | 1995-10-11 | Metodo per fornire servizi corrispondenti ad un protocollo di comunicazione di livello applicativo utilizzando servizi forniti da una rete on-osi, e rete utilizzante lo stesso. | |
| AU4245493A (en) * | 1992-05-15 | 1993-12-13 | Connective Strategies, Inc. | Isdn-based high speed communication system |
| US6000026A (en) * | 1992-06-22 | 1999-12-07 | Texas Instrument Incorporated | Multiple processor apparatus having a protocol processor intended for the execution of a collection of instructions in a reduced number of operations |
| US5440687A (en) * | 1993-01-29 | 1995-08-08 | International Business Machines Corporation | Communication protocol for handling arbitrarily varying data strides in a distributed processing environment |
| US5692128A (en) * | 1993-06-23 | 1997-11-25 | Microtest, Inc. | Computer network with reliable and efficient removable media services |
| US5533200A (en) * | 1994-03-18 | 1996-07-02 | Intel Corporation | Method and apparatus for transmission of signals over a shared line |
| US5634099A (en) * | 1994-12-09 | 1997-05-27 | International Business Machines Corporation | Direct memory access unit for transferring data between processor memories in multiprocessing systems |
| US5867669A (en) * | 1995-07-03 | 1999-02-02 | General Electric Company | Apparatus and method for upgrading communication functions |
| US5752251A (en) * | 1995-08-07 | 1998-05-12 | Ncr Corporation | Method and apparatus for recovering aborted file (or data) transmission |
| US5761428A (en) * | 1996-07-05 | 1998-06-02 | Ncr Corporation | Method and aparatus for providing agent capability independent from a network node |
| KR100290729B1 (ko) | 1998-01-07 | 2001-05-15 | 클라크 3세 존 엠. | 유에스비 등시 데이타를 전송 및 수신하는 장치 및 방법 |
| US6145045A (en) * | 1998-01-07 | 2000-11-07 | National Semiconductor Corporation | System for sending and receiving data on a Universal Serial Bus (USB) using a memory shared among a number of end points |
| US7412654B1 (en) * | 1998-09-24 | 2008-08-12 | Apple, Inc. | Apparatus and method for handling special windows in a display |
| KR100331873B1 (ko) * | 1999-07-02 | 2002-04-09 | 서평원 | 무선 망 연동장치에서의 이더넷 인터페이스 장치 및 이더넷 인터페이스 방법 |
| US6785758B1 (en) * | 2001-06-01 | 2004-08-31 | Advanced Micro Devices, Inc. | System and method for machine specific register addressing in a split transactional unidirectional bus architecture |
| DE10211939A1 (de) * | 2002-03-18 | 2003-10-02 | Sick Ag | Kopplungsvorrichtung zum Ankoppeln von Geräten an ein Bussystem |
| DE10243782A1 (de) * | 2002-09-20 | 2004-03-25 | Sick Ag | Parametrier-/Diagnosesystem für Feldgeräte |
| DE10243781A1 (de) | 2002-09-20 | 2004-03-25 | Sick Ag | Elektronische Vorrichtung für ein Bussystem |
| DE10243783A1 (de) * | 2002-09-20 | 2004-03-25 | Sick Ag | Elektronische Vorrichtung für ein Bussystem |
| US7814242B1 (en) * | 2005-03-25 | 2010-10-12 | Tilera Corporation | Managing data flows in a parallel processing environment |
| US20070011554A1 (en) * | 2005-06-27 | 2007-01-11 | Intel Corporation | Block acknowledgement request apparatus, systems, and methods |
| EP1913738A2 (en) * | 2005-07-27 | 2008-04-23 | QUALCOMM Incorporated | System and method for forward link only messages |
| US8730826B2 (en) * | 2010-11-17 | 2014-05-20 | Ixia | Testing fragment reassembly |
| US11108675B2 (en) | 2018-10-31 | 2021-08-31 | Keysight Technologies, Inc. | Methods, systems, and computer readable media for testing effects of simulated frame preemption and deterministic fragmentation of preemptable frames in a frame-preemption-capable network |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4016541A (en) * | 1972-10-10 | 1977-04-05 | Digital Equipment Corporation | Memory unit for connection to central processor unit and interconnecting bus |
| US4425664A (en) * | 1975-11-26 | 1984-01-10 | Bell Telephone Laboratories, Incorporated | Multiport programmable digital data set |
| US4161786A (en) * | 1978-02-27 | 1979-07-17 | The Mitre Corporation | Digital bus communications system |
| US4241398A (en) * | 1978-09-29 | 1980-12-23 | United Technologies Corporation | Computer network, line protocol system |
| US4387425A (en) * | 1980-05-19 | 1983-06-07 | Data General Corporation | Masterless and contentionless computer network |
| US4393461A (en) * | 1980-10-06 | 1983-07-12 | Honeywell Information Systems Inc. | Communications subsystem having a self-latching data monitor and storage device |
| US4493021A (en) * | 1981-04-03 | 1985-01-08 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Multicomputer communication system |
| US4516239A (en) * | 1982-03-15 | 1985-05-07 | At&T Bell Laboratories | System, apparatus and method for controlling a multiple access data communications system including variable length data packets and fixed length collision-free voice packets |
| US4510594A (en) * | 1983-03-31 | 1985-04-09 | At&T Bell Laboratories | Loop-around testing facilities for a multiline protocol controller |
| US4593282A (en) * | 1983-04-14 | 1986-06-03 | At&T Information Systems Inc. | Network protocol for integrating synchronous and asynchronous traffic on a common serial data bus |
| US4604683A (en) * | 1984-12-10 | 1986-08-05 | Advanced Computer Communications | Communication controller using multiported random access memory |
| US4692918A (en) * | 1984-12-17 | 1987-09-08 | At&T Bell Laboratories | Reliable local data network arrangement |
| US4675865A (en) * | 1985-10-04 | 1987-06-23 | Northern Telecom Limited | Bus interface |
-
1985
- 1985-12-17 US US06/809,893 patent/US4858112A/en not_active Expired - Fee Related
-
1986
- 1986-08-26 IL IL79843A patent/IL79843A0/xx not_active IP Right Cessation
- 1986-12-05 KR KR1019860010395A patent/KR950002712B1/ko not_active Expired - Lifetime
- 1986-12-12 EP EP86117321A patent/EP0226975A3/en not_active Withdrawn
- 1986-12-16 JP JP61297863A patent/JPS62164335A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0226975A3 (en) | 1989-09-27 |
| JPS62164335A (ja) | 1987-07-21 |
| US4858112A (en) | 1989-08-15 |
| KR950002712B1 (ko) | 1995-03-24 |
| KR870006478A (ko) | 1987-07-11 |
| IL79843A0 (en) | 1986-11-30 |
| EP0226975A2 (en) | 1987-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0440904B2 (ja) | ||
| US5121382A (en) | Station-to-station full duplex communication in a communications network | |
| US4750109A (en) | Method and system for expediting multi-packet messages in a computer network | |
| US5764895A (en) | Method and apparatus for directing data packets in a local area network device having a plurality of ports interconnected by a high-speed communication bus | |
| US4667323A (en) | Industrialized token passing network | |
| US4715030A (en) | Local area network bridge | |
| US5361372A (en) | Memory management for data transmission networks | |
| EP0147644B1 (en) | Token ring with secondary transmit opportunities | |
| US8660117B2 (en) | Packet switching device and local communication network with such a packet switching device | |
| JPH07307751A (ja) | トークン・リング・ローカル・エリア・ネットワークにおける端局間全二重通信 | |
| WO1994005102A1 (en) | Network synchronous data distribution system | |
| US5666488A (en) | Port expansion network and method for lAN hubs | |
| US6181708B1 (en) | Lossless arbitration scheme and network architecture for collision based network protocols | |
| EP0534882A2 (en) | Multi-channel communications system | |
| US6157951A (en) | Dual priority chains for data-communication ports in a multi-port bridge for a local area network | |
| US5469438A (en) | Method of transmitting signals in an extendible local area network | |
| US5267238A (en) | Network interface units and communication system using network interface unit | |
| US5870566A (en) | Port expansion network and method for lan hubs | |
| US6111890A (en) | Gigabuffer lite repeater scheme | |
| US4612541A (en) | Data transmission system having high-speed transmission procedures | |
| EP0616450A2 (en) | Communication control device | |
| EP0785651A1 (en) | Receiver sharing for demand priority access method repeaters | |
| JPS5829244A (ja) | デ−タ通信方式 | |
| JP3948330B2 (ja) | 異種ネットワーク間の相互接続装置 | |
| JPS62164340A (ja) | 母線および星状デ−タ・ネツトワ−クの組合せに対するデ−タ・スイツチング方式 |