JPH0440915B2 - - Google Patents
Info
- Publication number
- JPH0440915B2 JPH0440915B2 JP63102887A JP10288788A JPH0440915B2 JP H0440915 B2 JPH0440915 B2 JP H0440915B2 JP 63102887 A JP63102887 A JP 63102887A JP 10288788 A JP10288788 A JP 10288788A JP H0440915 B2 JPH0440915 B2 JP H0440915B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- clock
- circuit
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/72—Circuits for processing colour signals for reinsertion of DC and slowly varying components of colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B17/00—Guiding record carriers not specifically of filamentary or web form, or of supports therefor
- G11B17/005—Programmed access to indexed parts of tracks of operating discs, by guiding the disc
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
- G11B27/031—Electronic editing of digitised analogue information signals, e.g. audio or video signals
- G11B27/034—Electronic editing of digitised analogue information signals, e.g. audio or video signals on discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/102—Programmed access in sequence to addressed parts of tracks of operating record carriers
- G11B27/105—Programmed access in sequence to addressed parts of tracks of operating record carriers of operating discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/035—Equalising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
- H04N5/185—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/935—Regeneration of digital synchronisation signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/793—Processing of colour television signals in connection with recording for controlling the level of the chrominance signal, e.g. by means of automatic chroma control circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/793—Processing of colour television signals in connection with recording for controlling the level of the chrominance signal, e.g. by means of automatic chroma control circuits
- H04N9/7933—Processing of colour television signals in connection with recording for controlling the level of the chrominance signal, e.g. by means of automatic chroma control circuits the level control being frequency-dependent
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/808—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the composite colour video-signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/873—Regeneration of colour television signals for restoring the colour component sequence of the reproduced chrominance signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Processing Of Color Television Signals (AREA)
- Picture Signal Circuits (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】
本発明は信号記録及び再生処理によりデジタル
化カラーテレビジヨン信号に導入される誤差を補
正するために特に好ましいデジタルデータストリ
ームのタイミング誤差補正装置に関する。
化カラーテレビジヨン信号に導入される誤差を補
正するために特に好ましいデジタルデータストリ
ームのタイミング誤差補正装置に関する。
本発明によれば、デジタル化データストリーム
のデジタル速度は、最初に、基準速度信号の速度
と同期せしめられる。この同期に続いて、デジタ
ル化データストリームは周期的基準時間信号の生
起と同期せしめられる。これら同期を達成するた
めに、デジタルデータストリームには、上記２つ
の同期を制御するためデジタルデータと同位相の
周期的に生じる選択されたシーケンスのデジタル
データビツトが設けられる。これら同期を達成す
るための装置はデジタルデータのストリームを一
時的に記憶するための第１のデジタルデータメモ
リを含んでいる。このデジタルデータは第１のク
ロツク信号によつて定められる速度で上記メモリ
に記憶され、第２のクロツク信号によつて定めら
れる速度でメモリから再生される。両者のクロツ
ク信号のうちの一方はタイミング誤差に従つて変
化する速度となつており、他方のクロツク信号は
基準速度のものである。この第１のデジタルデー
タメモリにおける記憶及び再生の相対時間は、デ
ジタルデータに含まれている選択されたシーケン
スのデジタルデータビツトの生起に従つて初期設
定される。上記第１のデジタルデータメモリにお
けるデジタルデータの記憶及び再生の上述の制御
の結果として、デジタルデータは基準速度と同期
した速度となる。
のデジタル速度は、最初に、基準速度信号の速度
と同期せしめられる。この同期に続いて、デジタ
ル化データストリームは周期的基準時間信号の生
起と同期せしめられる。これら同期を達成するた
めに、デジタルデータストリームには、上記２つ
の同期を制御するためデジタルデータと同位相の
周期的に生じる選択されたシーケンスのデジタル
データビツトが設けられる。これら同期を達成す
るための装置はデジタルデータのストリームを一
時的に記憶するための第１のデジタルデータメモ
リを含んでいる。このデジタルデータは第１のク
ロツク信号によつて定められる速度で上記メモリ
に記憶され、第２のクロツク信号によつて定めら
れる速度でメモリから再生される。両者のクロツ
ク信号のうちの一方はタイミング誤差に従つて変
化する速度となつており、他方のクロツク信号は
基準速度のものである。この第１のデジタルデー
タメモリにおける記憶及び再生の相対時間は、デ
ジタルデータに含まれている選択されたシーケン
スのデジタルデータビツトの生起に従つて初期設
定される。上記第１のデジタルデータメモリにお
けるデジタルデータの記憶及び再生の上述の制御
の結果として、デジタルデータは基準速度と同期
した速度となる。
上記第１のデジタルデータメモリから再生され
るデジタルデータも周期的基準時間信号に同期さ
れなければならないとすれば、この再生データは
第２のデジタルデータメモリに与えられ、上記選
択されたシーケンスのデジタルデータビツトと上
記基準時間信号との生起間の時間差によつて決定
される時間間隔の間更に一時的に記憶される。こ
の第２のデジタルデータメモリを使用すること
で、デジタルデータストリームは基準速度信号と
周期的に生起する基準時間信号との両者に関して
同期せしめられることができる。本発明の装置
は、それが基準クロミナンスサブキヤリア信号と
基準水平ライン速度関連信号に関してタイミング
誤差の補正を可能とするために、カラーテレビジ
ヨン信号に存在するタイミング誤差の補正に特に
適している。更に、本発明の装置は、データスト
リームのそれぞれに対して２つのデジタルデータ
メモリを与えかつ共通の基準速度信号及び共通の
基準時間信号に対してこれらデータストリームを
同期するように全てのメモリを制御することによ
つて、複数のデジタルデータストリームのタイミ
ング誤差の簡便な補正を可能とする。
るデジタルデータも周期的基準時間信号に同期さ
れなければならないとすれば、この再生データは
第２のデジタルデータメモリに与えられ、上記選
択されたシーケンスのデジタルデータビツトと上
記基準時間信号との生起間の時間差によつて決定
される時間間隔の間更に一時的に記憶される。こ
の第２のデジタルデータメモリを使用すること
で、デジタルデータストリームは基準速度信号と
周期的に生起する基準時間信号との両者に関して
同期せしめられることができる。本発明の装置
は、それが基準クロミナンスサブキヤリア信号と
基準水平ライン速度関連信号に関してタイミング
誤差の補正を可能とするために、カラーテレビジ
ヨン信号に存在するタイミング誤差の補正に特に
適している。更に、本発明の装置は、データスト
リームのそれぞれに対して２つのデジタルデータ
メモリを与えかつ共通の基準速度信号及び共通の
基準時間信号に対してこれらデータストリームを
同期するように全てのメモリを制御することによ
つて、複数のデジタルデータストリームのタイミ
ング誤差の簡便な補正を可能とする。
第１〜３図に関連してより広く云えば、本発明
は第１図で７０で示される記録及び再生装置７０
に実施され、これは、本装置７０に関連した電気
回路と共にラツク７２の上部に特に図示された
種々のモニタ及び制御要素を含んだ２つのラツク
７１及び７２を有している。装置７０は、また、
右方のラツク７２に近接して置かれた１対のデイ
スク駆動器７３を有し、各駆動器はデイスクパツ
ク７５を装着して有している。２つのデイスク駆
動器を第１図に図示しているが、装置７０のオン
ライン記憶容量を増すためにデイスク駆動器を増
設してもよい。単一のデイスク駆動器も使用でき
るが、単一のデイスク駆動器だけでは後述する機
能の多くはなし得ない。装置７０の動作は、第２
図に示される遠隔アクセスステーシヨン又はラツ
ク７２中にある内部アクセスステーシヨン７８の
ような多くのアクセスステーシヨン装置を使用す
る１人あるいはそれ以上の操作者によつて制御さ
れる。必要に応じて、ビデオモニタ７９、ベクト
ル及び「Ａ」オツシロスコープがラツク７２に示
されるように使用されてもよい。「相（動作モー
ド）」制御スイツチ８１は内部アクセスステーシ
ヨン７８の上方に設けられている。
は第１図で７０で示される記録及び再生装置７０
に実施され、これは、本装置７０に関連した電気
回路と共にラツク７２の上部に特に図示された
種々のモニタ及び制御要素を含んだ２つのラツク
７１及び７２を有している。装置７０は、また、
右方のラツク７２に近接して置かれた１対のデイ
スク駆動器７３を有し、各駆動器はデイスクパツ
ク７５を装着して有している。２つのデイスク駆
動器を第１図に図示しているが、装置７０のオン
ライン記憶容量を増すためにデイスク駆動器を増
設してもよい。単一のデイスク駆動器も使用でき
るが、単一のデイスク駆動器だけでは後述する機
能の多くはなし得ない。装置７０の動作は、第２
図に示される遠隔アクセスステーシヨン又はラツ
ク７２中にある内部アクセスステーシヨン７８の
ような多くのアクセスステーシヨン装置を使用す
る１人あるいはそれ以上の操作者によつて制御さ
れる。必要に応じて、ビデオモニタ７９、ベクト
ル及び「Ａ」オツシロスコープがラツク７２に示
されるように使用されてもよい。「相（動作モー
ド）」制御スイツチ８１は内部アクセスステーシ
ヨン７８の上方に設けられている。
実施例装置は内部アクセスステーシヨン７８又
は遠隔アクセスステーシヨン７６を使用して操作
者により制御される。両ステーシヨン共にキーボ
ードを有し、それは数値キー及び機能キー及びバ
ーと、32文字表示器８２を有し、表示器８２は使
用時に機能動作を実行するために必要な情報の読
出しを与えると共に、アドレスされているあるス
チルの識別に関する情報及び他の情報を表示す
る。第２図に示された遠隔アクセスステーシヨン
７６はそれぞれの遠隔アクセスステーシヨンの代
表的なもので、好適実施例では７台までの遠隔ア
クセスステーシヨンを装置７０の制御のために使
用できる。第１図で８３として一般的に示されか
つ第３図の拡大破断図でも示される内部アクセス
ステーシヨンキーボードーは遠隔アクセスステー
シヨン（その機能キー数は少ない。）よりもより
大きな動作能力を有している。後述するように、
キーボードは８４で一般的に示された大きなキー
群とキーボードの左側に示された小さなキー群８
５とを含んでいる。また、制御スイツチ８６は現
に使用されるスチルの不注意な消去の可能性を回
避するため通常及び削除動作間を切換えるために
設けられてもよい。
は遠隔アクセスステーシヨン７６を使用して操作
者により制御される。両ステーシヨン共にキーボ
ードを有し、それは数値キー及び機能キー及びバ
ーと、32文字表示器８２を有し、表示器８２は使
用時に機能動作を実行するために必要な情報の読
出しを与えると共に、アドレスされているあるス
チルの識別に関する情報及び他の情報を表示す
る。第２図に示された遠隔アクセスステーシヨン
７６はそれぞれの遠隔アクセスステーシヨンの代
表的なもので、好適実施例では７台までの遠隔ア
クセスステーシヨンを装置７０の制御のために使
用できる。第１図で８３として一般的に示されか
つ第３図の拡大破断図でも示される内部アクセス
ステーシヨンキーボードーは遠隔アクセスステー
シヨン（その機能キー数は少ない。）よりもより
大きな動作能力を有している。後述するように、
キーボードは８４で一般的に示された大きなキー
群とキーボードの左側に示された小さなキー群８
５とを含んでいる。また、制御スイツチ８６は現
に使用されるスチルの不注意な消去の可能性を回
避するため通常及び削除動作間を切換えるために
設けられてもよい。
第４図に示される非常に簡略化されたブロツク
図に於いて、実施例装置は記録信号処理回路８８
によつて処理されるビデオ入力信号を受け、これ
は、次いで、記録信号インターフエース回路８９
に与えられ、そこから全てのデイスク駆動器７３
に信号が与えられる。選択されたデイスク駆動器
７３内に設けられたゲート回路は信号を選択され
た駆動器に於いて記録させるようにする。１つ以
上のデイスク駆動器７３が記録信号インターフエ
ース回路８９によつて与えられるビデオ信号を記
録するために同時に選択されることもできる。ス
イツチ回路を信号インターフエース及び関連ゲー
ト回路に代えて使用することができ、信号を記録
すべきデイスクパツク７５を有する選択されたデ
イスク駆動器にのみ記録信号処理回路８８によつ
て与えられる信号を供給するようにしてもよい。
再生時に、デイスク駆動器の１つからの信号は再
生スイツチ回路９０に与えられ、そのスイツチ回
路はそれぞれがビデオ出力チヤンネルを与える再
生チヤンネル９１の１つに信号を与える。コンピ
ユータ制御系９２は実施例装置の種々の要素の全
体動作を制御するために記録信号処理回路８８、
記録信号インターフエース回路８９、再生スイツ
チ回路９０並びにデイスク駆動器７３とインター
フエースされ、かつ遠隔アクセスステーシヨン７
６及び内部アクセスステーシヨン７８ともインタ
ーフエースする。後述するように、デイスクパツ
クがオンラインである即ちそれがデイスク駆動器
７３の１つに物理的にロードされているならば、
操作者はスチルの記録に当たつて特定のデイスク
を選択することができる。これに関して、実施例
装置はそれが６４までの別々のデイスクパツク
（その１つのみが任意に１つのデイスク駆動器に
配置されることができる）を識別するようになつ
ているためにデイスク駆動器ではなくデイスクパ
ツクをアドレスするということを理解すべきであ
る。従つて、実施例装置が２つのデイスク駆動器
を持つている場合には、ただ２つのデイスクパツ
クが１度にオンラインせしめられることができ
る。操作者はスチルを記録したい１つのデイスク
パツクのアドレスを入れるためアクセスステーシ
ヨンキーボード８３を使用することができ、選択
したデイスクパツクを装荷したデイスク駆動器と
のコンピユータの相互作用により、選択されたオ
ンラインデイスクパツクに関して記録操作を行う
ことができる。同様に、操作者は１つのデイスク
駆動器のデイスクパツクからスチルフレームを再
生することができ、かつスチルフレームを再生し
たい再生チヤンネルを定めることができる。
図に於いて、実施例装置は記録信号処理回路８８
によつて処理されるビデオ入力信号を受け、これ
は、次いで、記録信号インターフエース回路８９
に与えられ、そこから全てのデイスク駆動器７３
に信号が与えられる。選択されたデイスク駆動器
７３内に設けられたゲート回路は信号を選択され
た駆動器に於いて記録させるようにする。１つ以
上のデイスク駆動器７３が記録信号インターフエ
ース回路８９によつて与えられるビデオ信号を記
録するために同時に選択されることもできる。ス
イツチ回路を信号インターフエース及び関連ゲー
ト回路に代えて使用することができ、信号を記録
すべきデイスクパツク７５を有する選択されたデ
イスク駆動器にのみ記録信号処理回路８８によつ
て与えられる信号を供給するようにしてもよい。
再生時に、デイスク駆動器の１つからの信号は再
生スイツチ回路９０に与えられ、そのスイツチ回
路はそれぞれがビデオ出力チヤンネルを与える再
生チヤンネル９１の１つに信号を与える。コンピ
ユータ制御系９２は実施例装置の種々の要素の全
体動作を制御するために記録信号処理回路８８、
記録信号インターフエース回路８９、再生スイツ
チ回路９０並びにデイスク駆動器７３とインター
フエースされ、かつ遠隔アクセスステーシヨン７
６及び内部アクセスステーシヨン７８ともインタ
ーフエースする。後述するように、デイスクパツ
クがオンラインである即ちそれがデイスク駆動器
７３の１つに物理的にロードされているならば、
操作者はスチルの記録に当たつて特定のデイスク
を選択することができる。これに関して、実施例
装置はそれが６４までの別々のデイスクパツク
（その１つのみが任意に１つのデイスク駆動器に
配置されることができる）を識別するようになつ
ているためにデイスク駆動器ではなくデイスクパ
ツクをアドレスするということを理解すべきであ
る。従つて、実施例装置が２つのデイスク駆動器
を持つている場合には、ただ２つのデイスクパツ
クが１度にオンラインせしめられることができ
る。操作者はスチルを記録したい１つのデイスク
パツクのアドレスを入れるためアクセスステーシ
ヨンキーボード８３を使用することができ、選択
したデイスクパツクを装荷したデイスク駆動器と
のコンピユータの相互作用により、選択されたオ
ンラインデイスクパツクに関して記録操作を行う
ことができる。同様に、操作者は１つのデイスク
駆動器のデイスクパツクからスチルフレームを再
生することができ、かつスチルフレームを再生し
たい再生チヤンネルを定めることができる。
実施例装置は、４つの主たる動作状態のモー
ド、即ち、(1)記録／削除、(2)再生、(3)シーケンス
アツセンブル、(4)シーケンス再生を有している。
記録及び再生動作が第６及び第７図を参照して最
初に記載される。これら図はデイスク駆動器７３
の１つに関連した記録及び再生時の信号路の概略
ブロツク図をそれぞれ示す。
ド、即ち、(1)記録／削除、(2)再生、(3)シーケンス
アツセンブル、(4)シーケンス再生を有している。
記録及び再生動作が第６及び第７図を参照して最
初に記載される。これら図はデイスク駆動器７３
の１つに関連した記録及び再生時の信号路の概略
ブロツク図をそれぞれ示す。
第６図の記録信号路のブロツク図に於いて、複
合ビデオ入力信号は入力段回路９３に最初に与え
られ、そこで信号のクランプが行われ、同期及び
副搬送波（サブキヤリア）成分が複合ビデオ信号
より取り出される。入力段回路はまた後の再生時
に使用するための同期及び副搬送波信号をも再発
生し、従つて、再発生された同期及び副搬送波信
号は後段の要素によつて動作時に使用される基準
信号を発生するクロツク発生器９４に与えられ
る。カラーバースト成分を有するクランプされた
アナログビデオ信号は、次いでアナログ対デジタ
ル（Ａ／Ｄ）変換器９５に与えられ、これは
10.7MHzのサンプリング速度での出力信号を与え
る。この場合、各サンプル値は８ビツトの情報よ
りなる。出力デジタルビデオ信号は非零復帰形
（NRZ）コードである。即ち、２進コードはハイ
レベルとして「１」を等価なローレベルとして
「０」を定める。デジタル化されたビデオ信号は
８つの平行なライン（各ラインは各ビツトに対応
する）に生じ、次いでエンコーダ及び同期語挿入
器９６に与えられ、データストリームのDC成分
を最小とする点でデジタル磁気記録のためには特
に優れている特殊な記録コード（ミラーコード又
はミラー２乗コード）に変換される。この回路は
又、カラーバースト同期成分により表されるカラ
ー副搬送波の特定の位相角度に関して交互のテレ
ビジヨンラインに同期語を挿入する。この同期語
は、各サンプルにより表される数値を規定するよ
うに合成されねばならぬデータの８つの並列ビツ
ト間で再生時に生じる時間軸およびスキユー誤差
の補正のための基準として使用される。８つの並
列ラインにおけるデジタルビデオ情報は次に記録
増幅回路１５３と、デイスク駆動器７３によりデ
ジタル化ビデオ信号を記録するための８つの記録
ヘツドの２つの群間で切換えを行う選択されたデ
イスク駆動器７３と関連するヘツドスイツチ回路
９７に与えられる。デイスク駆動器は、そのスピ
ンドルの回転速度が垂直同期にロツクされ、回転
デイスクの速度が毎分3600回転となるようにサー
ボ制御される。スピンドルの駆動を垂直同期にロ
ツクすることにより、装置は、デイスクパツクの
１回転当り１テレビジヨンフイールドを記録し、
同時に８つのデイスク表面に８つのデータストリ
ームを記録する。１フイールドの記録の完了時、
記録増幅回路１５３とヘツドスイツチ回路９７
は、画像フレーム、即ち２つの走査されるテレビ
ジヨンフイールドが16個のヘツドを用いてデイス
ク駆動器の２回転で記録されるように、別の組の
８個のデイスク面上にテレビジヨンフレームの第
２のフイールドを同時に記録するための別の組の
ヘツドを作動するように指令される。１つのデイ
スク駆動器に位置される各デイスクパツクは815
個のシリンダを含むことが望ましく、その各々は
19の記録面を持ち、従つて、815のデジタルテレ
ビジヨンフレームを記録する。１つのデイスクパ
ツクの19のデイスクの記録面の各々に対して１つ
の読出し／書込みヘツドがあり、全てのヘツドは
その位置がリニアモーターで制御される共通のキ
ヤリツジ上に垂直方向に整合されて取付けられて
いる。１つのシリンダは１つのデイスクパツクの
同じ半径上に位置される全ての記録面を有するこ
とを規定される事を理解すべきである。しかし、
用語「トラツク」を「シリンダ」の代わりに本文
に用い、従つてトラツクとは同一半径の全ての記
録面即ちシリンダ上の全表面を含むことを意味す
る。従つて、スチルを記録又は再生するためのア
ドレス指定されたトラツクは、実際にその半径に
おいて利用できるシリンダ上の19の個々の表面を
さす。記録に利用できる19の表面の内、１つは、
有効ビデオ情報の代わりにアドレスおよび他の基
準情報の記録に使用され、特に「データトラツ
ク」と呼ばれる。19の表面の内２つは１つのバリ
テイビツトを記録するのに利用され、16の面は以
下に更に説明するようにビデオデータの記録に使
用される。又一般にサーボヘツドと呼ばれるヘツ
ドの１つは、パツクの製造者により予め記録され
たサーボトラツク情報のみを含む20番目のデイス
クパツク面上を移動する。このサーボトラツク
は、２つの機能、即ち、探査指令に続いて、ヘツ
ドスタツフが、ヘツドの即時位置を決定するよう
カウントされるサーボトラツクを横断し、探査モ
ードの完了後、サーボヘツドがヘツドキヤリツジ
を適当なサーボトラツク上に中心決めして保持す
るようリニアモータ位置を制御するのに使用され
る誤差信号を生成する。このようなフイールドパ
ツクシステムを用いることにより、１インチ（約
25.4mm）当り約400本のトラツク、即ちデイスク
パツク当り合計815本のトラツクの半径方向パツ
キング密度の達成が可能である。
合ビデオ入力信号は入力段回路９３に最初に与え
られ、そこで信号のクランプが行われ、同期及び
副搬送波（サブキヤリア）成分が複合ビデオ信号
より取り出される。入力段回路はまた後の再生時
に使用するための同期及び副搬送波信号をも再発
生し、従つて、再発生された同期及び副搬送波信
号は後段の要素によつて動作時に使用される基準
信号を発生するクロツク発生器９４に与えられ
る。カラーバースト成分を有するクランプされた
アナログビデオ信号は、次いでアナログ対デジタ
ル（Ａ／Ｄ）変換器９５に与えられ、これは
10.7MHzのサンプリング速度での出力信号を与え
る。この場合、各サンプル値は８ビツトの情報よ
りなる。出力デジタルビデオ信号は非零復帰形
（NRZ）コードである。即ち、２進コードはハイ
レベルとして「１」を等価なローレベルとして
「０」を定める。デジタル化されたビデオ信号は
８つの平行なライン（各ラインは各ビツトに対応
する）に生じ、次いでエンコーダ及び同期語挿入
器９６に与えられ、データストリームのDC成分
を最小とする点でデジタル磁気記録のためには特
に優れている特殊な記録コード（ミラーコード又
はミラー２乗コード）に変換される。この回路は
又、カラーバースト同期成分により表されるカラ
ー副搬送波の特定の位相角度に関して交互のテレ
ビジヨンラインに同期語を挿入する。この同期語
は、各サンプルにより表される数値を規定するよ
うに合成されねばならぬデータの８つの並列ビツ
ト間で再生時に生じる時間軸およびスキユー誤差
の補正のための基準として使用される。８つの並
列ラインにおけるデジタルビデオ情報は次に記録
増幅回路１５３と、デイスク駆動器７３によりデ
ジタル化ビデオ信号を記録するための８つの記録
ヘツドの２つの群間で切換えを行う選択されたデ
イスク駆動器７３と関連するヘツドスイツチ回路
９７に与えられる。デイスク駆動器は、そのスピ
ンドルの回転速度が垂直同期にロツクされ、回転
デイスクの速度が毎分3600回転となるようにサー
ボ制御される。スピンドルの駆動を垂直同期にロ
ツクすることにより、装置は、デイスクパツクの
１回転当り１テレビジヨンフイールドを記録し、
同時に８つのデイスク表面に８つのデータストリ
ームを記録する。１フイールドの記録の完了時、
記録増幅回路１５３とヘツドスイツチ回路９７
は、画像フレーム、即ち２つの走査されるテレビ
ジヨンフイールドが16個のヘツドを用いてデイス
ク駆動器の２回転で記録されるように、別の組の
８個のデイスク面上にテレビジヨンフレームの第
２のフイールドを同時に記録するための別の組の
ヘツドを作動するように指令される。１つのデイ
スク駆動器に位置される各デイスクパツクは815
個のシリンダを含むことが望ましく、その各々は
19の記録面を持ち、従つて、815のデジタルテレ
ビジヨンフレームを記録する。１つのデイスクパ
ツクの19のデイスクの記録面の各々に対して１つ
の読出し／書込みヘツドがあり、全てのヘツドは
その位置がリニアモーターで制御される共通のキ
ヤリツジ上に垂直方向に整合されて取付けられて
いる。１つのシリンダは１つのデイスクパツクの
同じ半径上に位置される全ての記録面を有するこ
とを規定される事を理解すべきである。しかし、
用語「トラツク」を「シリンダ」の代わりに本文
に用い、従つてトラツクとは同一半径の全ての記
録面即ちシリンダ上の全表面を含むことを意味す
る。従つて、スチルを記録又は再生するためのア
ドレス指定されたトラツクは、実際にその半径に
おいて利用できるシリンダ上の19の個々の表面を
さす。記録に利用できる19の表面の内、１つは、
有効ビデオ情報の代わりにアドレスおよび他の基
準情報の記録に使用され、特に「データトラツ
ク」と呼ばれる。19の表面の内２つは１つのバリ
テイビツトを記録するのに利用され、16の面は以
下に更に説明するようにビデオデータの記録に使
用される。又一般にサーボヘツドと呼ばれるヘツ
ドの１つは、パツクの製造者により予め記録され
たサーボトラツク情報のみを含む20番目のデイス
クパツク面上を移動する。このサーボトラツク
は、２つの機能、即ち、探査指令に続いて、ヘツ
ドスタツフが、ヘツドの即時位置を決定するよう
カウントされるサーボトラツクを横断し、探査モ
ードの完了後、サーボヘツドがヘツドキヤリツジ
を適当なサーボトラツク上に中心決めして保持す
るようリニアモータ位置を制御するのに使用され
る誤差信号を生成する。このようなフイールドパ
ツクシステムを用いることにより、１インチ（約
25.4mm）当り約400本のトラツク、即ちデイスク
パツク当り合計815本のトラツクの半径方向パツ
キング密度の達成が可能である。
本装置は、デイスクパツクメモリの周波数応答
制限のために、アナログビデオ信号は記録しない
ため、ビデオ信号は記録のためデジタル化され
る。デジタル化された信号が記録されるため、シ
ステムのビデオ信号対ノイズ比は、従来のビデオ
テープレコーダにおける如く、記録媒体およびプ
リアンプのノイズよりも量子化ノイズにより主と
して決定される。このように、本装置は、約
58dBのＳ／Ｎ比を生じ、モワレおよび残留時間
軸誤差の如き効果は存在せず、記憶チヤンネルの
デジタルランダム誤差は多くの場合実際には目に
見えない偶発的な伝送誤差を生じる程度の低さで
ある。
制限のために、アナログビデオ信号は記録しない
ため、ビデオ信号は記録のためデジタル化され
る。デジタル化された信号が記録されるため、シ
ステムのビデオ信号対ノイズ比は、従来のビデオ
テープレコーダにおける如く、記録媒体およびプ
リアンプのノイズよりも量子化ノイズにより主と
して決定される。このように、本装置は、約
58dBのＳ／Ｎ比を生じ、モワレおよび残留時間
軸誤差の如き効果は存在せず、記憶チヤンネルの
デジタルランダム誤差は多くの場合実際には目に
見えない偶発的な伝送誤差を生じる程度の低さで
ある。
８つのデイスク面の各々に毎秒10.7メガビツト
の速度でデジタルデータストリームを記録するこ
とにより、装置のリニアパツキング密度は１イン
チ当り約6000ビツトであり、これはデータ処理に
おける従来のデイスク駆動器の用途に使用される
よりも約60％大きい。
の速度でデジタルデータストリームを記録するこ
とにより、装置のリニアパツキング密度は１イン
チ当り約6000ビツトであり、これはデータ処理に
おける従来のデイスク駆動器の用途に使用される
よりも約60％大きい。
再生の間、第７図において、ヘツドは、１フイ
ールド当り８つの面からデジタルビデオ情報を読
出し即ち再生し、各画像フレームを形成する２つ
のフイールドから、記録されたチヤンネル符号化
デジタルビデオ信号を得る。再生された信号は、
８つのデータビツトラインにより搬送されるデジ
タルビデオ情報のデータストリームを増幅しかつ
これを等化およびデータ検出回路９９に与える、
再生増幅回路１５５および選択されるデイスク駆
動器７３と関連するヘツドスイツチ回路９７に与
えられる。等化回路は、記録と再生プロセスの帯
域制限効果により信号に導入される位相および振
幅歪を補償し、再生信号の零交叉が明確かつ正確
に位置決めされるようにする。等化作用に続い
て、各データビツトラインにおけるチヤンネル符
号化信号は、ツイストペアライン上での信号シス
テムの再生回路への伝送のため以下に述べる如く
処理される。処理されるチヤンネル符号化信号
は、各零交叉即ちチヤンネル符号化信号の信号状
態転移のためのパルスの形態にある。デジタルビ
デオ情報の８つのデータビツトに対するツイスト
ペアラインは、処理されるチヤンネル符号化信号
を本装置の１つ以上の再生チヤンネル９１のデコ
ーダ兼時間軸補正回路１００に与える。デコーダ
兼時間軸補正回路１００は受取つた信号を再処理
してこれ等をチヤンネル符号化フオーマツトにお
き、信号を非零復帰デジタル形態に復号し、ステ
ーシヨン基準に対してデジタル信号を時間軸補正
して、データビツトラインにより搬送される各デ
ータストリーム中のデータビツトライン間の時間
変位誤差（一般にスキユー誤差と呼ばれる）およ
びタイミング上の歪を除去する。再生信号処理を
容易にするために、位相連続クロツク信号が、デ
コーダ兼時間軸補正回路１００及び後段の回路の
動作を適切な時間に行わせるために用いられる。
以下に詳しく述べるが、これは、画像フレームの
交互の再生において、回路１００の時間軸補正器
部分が同期語を正確に位置決めするようにする。
従つて、回路１００の時間軸補正器部分は、１サ
ンプルを規定する８ビツトを整合しかつステーシ
ヨン基準に対する各データビツトラインにおける
タイミング歪を除去するよう作用する。しかしな
がら、上述した同期語の位置の誤りは、交互の再
生時に画像が水平方向にずれてしまい、表示され
た映像内にジツタが現れてしまう結果となる。各
再生チヤンネルにはデコーダ兼時間軸補正回路１
００が設けられ、各再生チヤンネル内では８つの
データビツトストリームの各々が別個のデコーダ
兼時間軸補正回路を通過することを知るべきであ
る。次いで、回路１００の出力はクロマ即ち彩度
情報を分離するくし形フイルタ兼彩度イバータ回
路１０１に与えられ、これはまた４フイールドの
NTSCシーケンスの再構成のために信号を選択的
に反転して再合成する。この再構成されたデジタ
ル信号は、ビデオ情報の記録された２つのフイー
ルドの交互の再生において同期語の位置の誤りを
調整する回路１２７に供給され、調整されたビデ
オ信号は、アナログビデオ信号を与えるデジタル
アナログコンバータ１０２に与えられる。次に新
しい同期およびバーストがプロセス増幅器１０３
により加算されて所望の再生チヤンネル９１の複
合ビデオアナログ出力信号を生じる。
ールド当り８つの面からデジタルビデオ情報を読
出し即ち再生し、各画像フレームを形成する２つ
のフイールドから、記録されたチヤンネル符号化
デジタルビデオ信号を得る。再生された信号は、
８つのデータビツトラインにより搬送されるデジ
タルビデオ情報のデータストリームを増幅しかつ
これを等化およびデータ検出回路９９に与える、
再生増幅回路１５５および選択されるデイスク駆
動器７３と関連するヘツドスイツチ回路９７に与
えられる。等化回路は、記録と再生プロセスの帯
域制限効果により信号に導入される位相および振
幅歪を補償し、再生信号の零交叉が明確かつ正確
に位置決めされるようにする。等化作用に続い
て、各データビツトラインにおけるチヤンネル符
号化信号は、ツイストペアライン上での信号シス
テムの再生回路への伝送のため以下に述べる如く
処理される。処理されるチヤンネル符号化信号
は、各零交叉即ちチヤンネル符号化信号の信号状
態転移のためのパルスの形態にある。デジタルビ
デオ情報の８つのデータビツトに対するツイスト
ペアラインは、処理されるチヤンネル符号化信号
を本装置の１つ以上の再生チヤンネル９１のデコ
ーダ兼時間軸補正回路１００に与える。デコーダ
兼時間軸補正回路１００は受取つた信号を再処理
してこれ等をチヤンネル符号化フオーマツトにお
き、信号を非零復帰デジタル形態に復号し、ステ
ーシヨン基準に対してデジタル信号を時間軸補正
して、データビツトラインにより搬送される各デ
ータストリーム中のデータビツトライン間の時間
変位誤差（一般にスキユー誤差と呼ばれる）およ
びタイミング上の歪を除去する。再生信号処理を
容易にするために、位相連続クロツク信号が、デ
コーダ兼時間軸補正回路１００及び後段の回路の
動作を適切な時間に行わせるために用いられる。
以下に詳しく述べるが、これは、画像フレームの
交互の再生において、回路１００の時間軸補正器
部分が同期語を正確に位置決めするようにする。
従つて、回路１００の時間軸補正器部分は、１サ
ンプルを規定する８ビツトを整合しかつステーシ
ヨン基準に対する各データビツトラインにおける
タイミング歪を除去するよう作用する。しかしな
がら、上述した同期語の位置の誤りは、交互の再
生時に画像が水平方向にずれてしまい、表示され
た映像内にジツタが現れてしまう結果となる。各
再生チヤンネルにはデコーダ兼時間軸補正回路１
００が設けられ、各再生チヤンネル内では８つの
データビツトストリームの各々が別個のデコーダ
兼時間軸補正回路を通過することを知るべきであ
る。次いで、回路１００の出力はクロマ即ち彩度
情報を分離するくし形フイルタ兼彩度イバータ回
路１０１に与えられ、これはまた４フイールドの
NTSCシーケンスの再構成のために信号を選択的
に反転して再合成する。この再構成されたデジタ
ル信号は、ビデオ情報の記録された２つのフイー
ルドの交互の再生において同期語の位置の誤りを
調整する回路１２７に供給され、調整されたビデ
オ信号は、アナログビデオ信号を与えるデジタル
アナログコンバータ１０２に与えられる。次に新
しい同期およびバーストがプロセス増幅器１０３
により加算されて所望の再生チヤンネル９１の複
合ビデオアナログ出力信号を生じる。
第５及び６図に示されたビデオ信号システムの
詳細が第７Ａ図および第７Ｂ図により示されてい
る。しかし、前に用いた参照番号は対応する機能
が行われる場合にはそのまま用いられる。第７Ａ
図および第７Ｂ図のブロツク図はまた種々のブロ
ツクにより表示される回路のタイミングおよび同
期の制御に必要な他の相互に接続する回線と共
に、信号システムを経由するビデオデータの流れ
を示す幅の広い線を含んでいる。コンピユータ制
御システム９２に対する信号システムの相互接続
についても示すが、この場合、＊印を付した第７
Ａ図と第７Ｂ図における各種のブロツクからの入
出力回線はコンピユータ制御システム９２まで延
びるラインである。
詳細が第７Ａ図および第７Ｂ図により示されてい
る。しかし、前に用いた参照番号は対応する機能
が行われる場合にはそのまま用いられる。第７Ａ
図および第７Ｂ図のブロツク図はまた種々のブロ
ツクにより表示される回路のタイミングおよび同
期の制御に必要な他の相互に接続する回線と共
に、信号システムを経由するビデオデータの流れ
を示す幅の広い線を含んでいる。コンピユータ制
御システム９２に対する信号システムの相互接続
についても示すが、この場合、＊印を付した第７
Ａ図と第７Ｂ図における各種のブロツクからの入
出力回線はコンピユータ制御システム９２まで延
びるラインである。
又、実施例装置は、本文において、連続Ｈパル
ス間の期間が約63.5マイクロ秒であることを意味
する約15.734Hzの割合で生じる水平同期パルス
（本文では、「Ｈ同期」とも表記）の525本のライ
ンからなるテレビジヨンフイールドを有する
NTSC方式における使用に関して記述するものと
する。更に、NTSC方式における垂直ブランキン
グは60Hzの周波数で生じ、即ちクロミナンス情報
は約3.58メガヘルツ（ＭHz）の周波数を有するサ
ブキヤリア信号に関して変調される。カラーサブ
キヤリアの水平同期信号に関する位相の関係のた
め、NTSCカラー信号は４つのフイールドシーケ
ンスを有し、これは一般的にカラーフレームを呼
ばれている。3.58Hzのサブキヤリア周波数は、１
×サブキヤリア周波数を意味するSCと簡単に表
示され、同様に、使用されるクロツキング周波数
は1/2SC、3SCおよび6SCを含む。この３×サブ
キヤリア周波数（3SC）は信号のデジタル化のた
めのアナログ複合ビデオ信号のサンプリングの
間、３×サブキヤリア周波数のサンプリング速
度、即ち、10.7MHzが使用されると云う理由から
生じる。NTSC方式の複合ビデオ信号は一般的に
周知である。
ス間の期間が約63.5マイクロ秒であることを意味
する約15.734Hzの割合で生じる水平同期パルス
（本文では、「Ｈ同期」とも表記）の525本のライ
ンからなるテレビジヨンフイールドを有する
NTSC方式における使用に関して記述するものと
する。更に、NTSC方式における垂直ブランキン
グは60Hzの周波数で生じ、即ちクロミナンス情報
は約3.58メガヘルツ（ＭHz）の周波数を有するサ
ブキヤリア信号に関して変調される。カラーサブ
キヤリアの水平同期信号に関する位相の関係のた
め、NTSCカラー信号は４つのフイールドシーケ
ンスを有し、これは一般的にカラーフレームを呼
ばれている。3.58Hzのサブキヤリア周波数は、１
×サブキヤリア周波数を意味するSCと簡単に表
示され、同様に、使用されるクロツキング周波数
は1/2SC、3SCおよび6SCを含む。この３×サブ
キヤリア周波数（3SC）は信号のデジタル化のた
めのアナログ複合ビデオ信号のサンプリングの
間、３×サブキヤリア周波数のサンプリング速
度、即ち、10.7MHzが使用されると云う理由から
生じる。NTSC方式の複合ビデオ信号は一般的に
周知である。
第７Ａ図に関して、同図に示された各ブロツク
の機能について述べる前に、例示された信号シス
テムの全体動作に関する広い一般概念について理
解すべきである。第１に、ビデオ入力回路９３Ａ
に送られるビデオ入力信号はアナログデジタルコ
ンバータ９５に与えられて処理されるアナログ信
号である。前記コンバータの出力はデジタルフオ
ーマツトにおけるビデオ情報を含み、デジタル化
されたデータは更に処理されてデジタルフオーマ
ツトでデイスクパツクに記録される。同様に、こ
のデータは、デイスクパツクから再生され、時間
軸補正を行い、彩度即ちクロマ分離され、デジタ
ル技法を用いて処理され、その後デジタルアナロ
グコンバータ１０２によつてアナログ変換され、
および同期バースト挿入回路１０３は複合ビデオ
出力を与える。
の機能について述べる前に、例示された信号シス
テムの全体動作に関する広い一般概念について理
解すべきである。第１に、ビデオ入力回路９３Ａ
に送られるビデオ入力信号はアナログデジタルコ
ンバータ９５に与えられて処理されるアナログ信
号である。前記コンバータの出力はデジタルフオ
ーマツトにおけるビデオ情報を含み、デジタル化
されたデータは更に処理されてデジタルフオーマ
ツトでデイスクパツクに記録される。同様に、こ
のデータは、デイスクパツクから再生され、時間
軸補正を行い、彩度即ちクロマ分離され、デジタ
ル技法を用いて処理され、その後デジタルアナロ
グコンバータ１０２によつてアナログ変換され、
および同期バースト挿入回路１０３は複合ビデオ
出力を与える。
アナログデジタルコンバータ９５においては、
アナログ複合ビデオ信号は、公称サブキヤリアサ
イクルの３倍、即ち3SC（10.7MHz）のサンプリ
ング速度でサンプリングされ、各サンプルは８ビ
ツトのデジタル語にデジタル量子化される。
NTSCのサブキヤリア周波数の３倍又は任意の奇
数倍の周波数を有するサンプリングクロツクは必
然的に水平ライン周波数の半分の奇数倍となる。
もしこのようなサンプリングクロツクが各ライン
間で位相連続であれば、継続したラインの開始に
おけるその位相は変化する。このようなラインか
らラインの位相連続サンプリングクロツクの使用
の結果、アナログ信号の瞬時振幅は継続するライ
ンの開始に関して異なつた回数継続ライン間にサ
ンプリングされる結果となる。このため、量子化
されたサンプルはラインからラインの垂直整合と
はならない。ラインからラインのサンプルの垂直
整合は、テレビジヨンフイールドの３本の継続し
た（全て奇数又は偶数のフイールドの）テレビジ
ヨンラインからの量子化サンプルを結合すること
によりテレビジヨン信号の分離した色度成分を得
るためにデジタルくし形フイルタの使用を容易に
するために必要とされ、前記の３つのテレビジヨ
ンラインはＴ（上）、Ｍ（中間）、Ｂ（下）とすれば、 （色度）Ｃ＝Ｍ−1/2（Ｔ＋Ｂ） （輝度）Ｙ＝Ｍ＋1/2（Ｔ＋Ｂ） で表される。
アナログ複合ビデオ信号は、公称サブキヤリアサ
イクルの３倍、即ち3SC（10.7MHz）のサンプリ
ング速度でサンプリングされ、各サンプルは８ビ
ツトのデジタル語にデジタル量子化される。
NTSCのサブキヤリア周波数の３倍又は任意の奇
数倍の周波数を有するサンプリングクロツクは必
然的に水平ライン周波数の半分の奇数倍となる。
もしこのようなサンプリングクロツクが各ライン
間で位相連続であれば、継続したラインの開始に
おけるその位相は変化する。このようなラインか
らラインの位相連続サンプリングクロツクの使用
の結果、アナログ信号の瞬時振幅は継続するライ
ンの開始に関して異なつた回数継続ライン間にサ
ンプリングされる結果となる。このため、量子化
されたサンプルはラインからラインの垂直整合と
はならない。ラインからラインのサンプルの垂直
整合は、テレビジヨンフイールドの３本の継続し
た（全て奇数又は偶数のフイールドの）テレビジ
ヨンラインからの量子化サンプルを結合すること
によりテレビジヨン信号の分離した色度成分を得
るためにデジタルくし形フイルタの使用を容易に
するために必要とされ、前記の３つのテレビジヨ
ンラインはＴ（上）、Ｍ（中間）、Ｂ（下）とすれば、 （色度）Ｃ＝Ｍ−1/2（Ｔ＋Ｂ） （輝度）Ｙ＝Ｍ＋1/2（Ｔ＋Ｂ） で表される。
もしNTSCテレビジヨン信号のサンプルがサブ
キヤリア周波数の偶数倍とすれば、くし形フイル
タを用いる技術は理想的である。これはサンプリ
ングクロツクの位相がライン間で変化しないため
である。従つて、デジタルコード語即ち量子化サ
ンプルは各ラインの開始に対する同じ時点のアナ
ログ信号の各ラインの瞬時振幅を表示し、３本の
継続したラインにおけるサンプルの全ては上から
中間へ更には下のラインに向かつて垂直方向に整
合される。
キヤリア周波数の偶数倍とすれば、くし形フイル
タを用いる技術は理想的である。これはサンプリ
ングクロツクの位相がライン間で変化しないため
である。従つて、デジタルコード語即ち量子化サ
ンプルは各ラインの開始に対する同じ時点のアナ
ログ信号の各ラインの瞬時振幅を表示し、３本の
継続したラインにおけるサンプルの全ては上から
中間へ更には下のラインに向かつて垂直方向に整
合される。
3SCのライン間の位相連続サンプリングクロツ
クを用いる時継続したラインのサンプルの垂直方
向の整合がないことは、第７Ｃ１図から明らかで
ある。テレビジヨンライン１のサブキヤリアのサ
イクルを示し、これは3SCサンプルクロツク（第
７Ｃ３図）の正の転移でサンプリングされ、その
場合上向きの転移は「Ｘ」サンプル点を表す矢印
を有し、これはどのサンプル点でもテレビジヨン
ライン１のサブキヤリア上に置かれる。図示の如
く、サブキヤリアの各サイクルには３つのサンプ
ルがある。しかしながら、テレビジヨンライン２
即ち次に続くラインの間、サブキヤリアは第７Ｃ
２図に示す如く逆の位相を有し、同様にサンプリ
ングクロツク3SCはライン１のその位相（第７Ｃ
３図）に関して反対の位相（第７Ｃ４図）であ
り、その結果テレビジヨンライン２の間はサンプ
ルは上向きの転移上においてテレビジヨンライン
２のサブキヤリア（第７Ｃ２図）のＸで示される
位置になり、ライン１乃至ライン２のＸサンプル
は60゜だけずれ、このため、色度情報を正しく得
るため前述の数式においてアナログ信号の瞬時振
幅を使用するくし形フイルタの応答に悪影響を及
ぼす。従つて、全ての奇数ライン上でとられるサ
ンプルは垂直方向に整合されること、又全ての偶
数ライン上でとられたサンプルは垂直方向に整合
されるが、偶数ラインでとられたサンプルは奇数
ライン上のサンプルに対して60゜変位されること
が明らかである。
クを用いる時継続したラインのサンプルの垂直方
向の整合がないことは、第７Ｃ１図から明らかで
ある。テレビジヨンライン１のサブキヤリアのサ
イクルを示し、これは3SCサンプルクロツク（第
７Ｃ３図）の正の転移でサンプリングされ、その
場合上向きの転移は「Ｘ」サンプル点を表す矢印
を有し、これはどのサンプル点でもテレビジヨン
ライン１のサブキヤリア上に置かれる。図示の如
く、サブキヤリアの各サイクルには３つのサンプ
ルがある。しかしながら、テレビジヨンライン２
即ち次に続くラインの間、サブキヤリアは第７Ｃ
２図に示す如く逆の位相を有し、同様にサンプリ
ングクロツク3SCはライン１のその位相（第７Ｃ
３図）に関して反対の位相（第７Ｃ４図）であ
り、その結果テレビジヨンライン２の間はサンプ
ルは上向きの転移上においてテレビジヨンライン
２のサブキヤリア（第７Ｃ２図）のＸで示される
位置になり、ライン１乃至ライン２のＸサンプル
は60゜だけずれ、このため、色度情報を正しく得
るため前述の数式においてアナログ信号の瞬時振
幅を使用するくし形フイルタの応答に悪影響を及
ぼす。従つて、全ての奇数ライン上でとられるサ
ンプルは垂直方向に整合されること、又全ての偶
数ライン上でとられたサンプルは垂直方向に整合
されるが、偶数ラインでとられたサンプルは奇数
ライン上のサンプルに対して60゜変位されること
が明らかである。
サブキヤリア周波数の奇数倍、即ち本文に説明
した装置においては3SCでサンプルすることによ
り生じる問題を避けるため、全てのラインにおけ
る垂直整合は、交互のラインに対するサンプリン
グクロツクの位相を変更することにより達成でき
る。第７Ｃ５図は、第７Ｃ４図に示されたテレビ
ジヨンライン２に対するサンプリング位相に対し
その位相を逆にしたテレビジヨンライン２用の
3SCサンプリングクロツクを示す。「０」のサン
プリング点における上向き転移のサンプリングに
より、ライン２に対するサブキヤリア上で「０」
により示されるサンプルが第７Ｃ２図に示す如く
生じる。従つて、テレビジヨンライン１に対する
サブキヤリアのサンプル点（「Ｘ」）は、第９Ｃ４
図に示されたように通常生じるものよりも、第７
Ｃ５図に示される１つおきの位相のサンプリング
クロツクを用いてサンプリングされるサンプル点
（「０」）に関して垂直方向に整合される。この技
法は位相交互ラインエンコーデイング即ちPALE
と一般に呼ばれ、用語「PALEされた」「PALE
する」等が本文に記述する装置の説明において使
用される。
した装置においては3SCでサンプルすることによ
り生じる問題を避けるため、全てのラインにおけ
る垂直整合は、交互のラインに対するサンプリン
グクロツクの位相を変更することにより達成でき
る。第７Ｃ５図は、第７Ｃ４図に示されたテレビ
ジヨンライン２に対するサンプリング位相に対し
その位相を逆にしたテレビジヨンライン２用の
3SCサンプリングクロツクを示す。「０」のサン
プリング点における上向き転移のサンプリングに
より、ライン２に対するサブキヤリア上で「０」
により示されるサンプルが第７Ｃ２図に示す如く
生じる。従つて、テレビジヨンライン１に対する
サブキヤリアのサンプル点（「Ｘ」）は、第９Ｃ４
図に示されたように通常生じるものよりも、第７
Ｃ５図に示される１つおきの位相のサンプリング
クロツクを用いてサンプリングされるサンプル点
（「０」）に関して垂直方向に整合される。この技
法は位相交互ラインエンコーデイング即ちPALE
と一般に呼ばれ、用語「PALEされた」「PALE
する」等が本文に記述する装置の説明において使
用される。
本文に説明する装置は3SC即ち10.7MHzのサン
プリング速度と共にくし形フイルタを用いる技法
を用い、かつPALEサンプリングクロツクの使用
を必要とするが、4SCサンプリング周波数を用い
れば、PALE処理を行う必要を除去することが判
るであろう。4SCサンプリング周波数の使用は、
記録媒体即ちデイスク駆動装置のデイスクパツク
の周波数レスボンスが4SC、14.3MHzの周波数で
の動作を充分に許容できる場合においては本文に
記述する装置の概念の範囲内にある。この場合、
データ処理用途に使用される標準デイスク駆動器
は約6・1/2メガビツトの範囲内において主として
動作し、10.7MHzの速度での記録はデイスクパツ
ク自体のパツク密度における大きな向上を示すこ
とが判ろう。
プリング速度と共にくし形フイルタを用いる技法
を用い、かつPALEサンプリングクロツクの使用
を必要とするが、4SCサンプリング周波数を用い
れば、PALE処理を行う必要を除去することが判
るであろう。4SCサンプリング周波数の使用は、
記録媒体即ちデイスク駆動装置のデイスクパツク
の周波数レスボンスが4SC、14.3MHzの周波数で
の動作を充分に許容できる場合においては本文に
記述する装置の概念の範囲内にある。この場合、
データ処理用途に使用される標準デイスク駆動器
は約6・1/2メガビツトの範囲内において主として
動作し、10.7MHzの速度での記録はデイスクパツ
ク自体のパツク密度における大きな向上を示すこ
とが判ろう。
PALE処理の使用の結果である本装置の作用の
別の重要な観点についても第７Ｃ図に関して以上
記述する。各連続ライン上のサンプリングクロツ
クの位相の変化により、SCに関する位相の断絶
が必然的に生じる。後の記録で使用するため信号
のチヤンネルエンコードの間に、連続位相クロツ
ク、従つてラインからラインでの位相断絶が生じ
ない位相クロツクに関してデジタル的に量子化し
たサンプルをチヤンネルエンコードすることが更
に便利である。この理由から、記録中アナログデ
ジタルコンバータ９５の出力に生じるPALEされ
たデータはラインからラインで連続する（即ち断
絶のない）3SCの位相を有するクロツクを用いて
チヤンネルエンコーダ９６からクロツキングして
出力される。しかしながら、ラインからラインで
連続する位相クロツクを用いるエンコーダ９６の
クロツキングは、3SCの1/2サイクルだけ交互の
ライン上で時間的にデータをシフトすることにな
り、このため、PALEクロツクを用いるサンプリ
ングにより生じるライン対ラインのサンプル時間
の整合を損なうことになる。再生の時、クロマす
なわち彩度処理回路はライン毎に垂直方向に整合
されるデータのサンプルを必要とするため（これ
はPALEサンプルクロツクが最初にアナログデジ
タルコンバータ９５で使用された理由である）、
連続位相クロツクからのデータをPALEクロツク
に再時間決めすなわちリクロツキングしてサンプ
ル時間の撹乱が除去され、彩度処理用くし形フイ
ルタが誤差なしにデータの処理をできるようにす
ることが必要である。簡単に云えば、Ａ／Ｄコン
バータ９５はライン毎の位相断絶を有するPALE
クロツクを用いてアナログ信号をサンプルする。
記録するため、チヤンネルエンコーダ９６は、彩
度処理回路による使用のためPALEクロツクに
NRZ情報の再時間決めを、再生中及びデコード
の後に、必要とするPALEデータをライン毎の連
続位相クロツクを用いてエンコードする。しかし
ながら、位相連続するクロツクからPALEクロツ
クへの再時間決めは、１つのデイスク駆動メモリ
に記録されたビデオデータが別のデイスク駆動メ
モリに転送記録されるため再生される時の転送動
作モードの間は実施されない。このような場合、
再生ビデオデータのライン毎の連続位相データの
クロツキングは保持され、データはデータクロツ
キングを撹乱することなく再記録される。
別の重要な観点についても第７Ｃ図に関して以上
記述する。各連続ライン上のサンプリングクロツ
クの位相の変化により、SCに関する位相の断絶
が必然的に生じる。後の記録で使用するため信号
のチヤンネルエンコードの間に、連続位相クロツ
ク、従つてラインからラインでの位相断絶が生じ
ない位相クロツクに関してデジタル的に量子化し
たサンプルをチヤンネルエンコードすることが更
に便利である。この理由から、記録中アナログデ
ジタルコンバータ９５の出力に生じるPALEされ
たデータはラインからラインで連続する（即ち断
絶のない）3SCの位相を有するクロツクを用いて
チヤンネルエンコーダ９６からクロツキングして
出力される。しかしながら、ラインからラインで
連続する位相クロツクを用いるエンコーダ９６の
クロツキングは、3SCの1/2サイクルだけ交互の
ライン上で時間的にデータをシフトすることにな
り、このため、PALEクロツクを用いるサンプリ
ングにより生じるライン対ラインのサンプル時間
の整合を損なうことになる。再生の時、クロマす
なわち彩度処理回路はライン毎に垂直方向に整合
されるデータのサンプルを必要とするため（これ
はPALEサンプルクロツクが最初にアナログデジ
タルコンバータ９５で使用された理由である）、
連続位相クロツクからのデータをPALEクロツク
に再時間決めすなわちリクロツキングしてサンプ
ル時間の撹乱が除去され、彩度処理用くし形フイ
ルタが誤差なしにデータの処理をできるようにす
ることが必要である。簡単に云えば、Ａ／Ｄコン
バータ９５はライン毎の位相断絶を有するPALE
クロツクを用いてアナログ信号をサンプルする。
記録するため、チヤンネルエンコーダ９６は、彩
度処理回路による使用のためPALEクロツクに
NRZ情報の再時間決めを、再生中及びデコード
の後に、必要とするPALEデータをライン毎の連
続位相クロツクを用いてエンコードする。しかし
ながら、位相連続するクロツクからPALEクロツ
クへの再時間決めは、１つのデイスク駆動メモリ
に記録されたビデオデータが別のデイスク駆動メ
モリに転送記録されるため再生される時の転送動
作モードの間は実施されない。このような場合、
再生ビデオデータのライン毎の連続位相データの
クロツキングは保持され、データはデータクロツ
キングを撹乱することなく再記録される。
前記の配慮は、ライン１および２に対する
PALEデータがそれぞれ第７Ｃ６図および第７Ｃ
７図に示されるような第７Ｃ図に関して次に記述
される。ビツトＡ１乃至Ｅ１は、第９Ｃ１図に示
される×に対応するライン１に生じるアナログビ
デオ信号の瞬時サンプルを表示する連続するビツ
トセルであり、各ビツトセルは第７Ｃ３図に示さ
れる3SCクロツクの全クロツクサイクルに持続す
る。同様に、ライン２のビツトセルＡ２乃至Ｅ２
は、テレビジヨンライン２に対しては第７Ｃ５図
に示されるPALEサンプルクロツクを用いて第７
Ｃ２図における「０」におけるサンプリングによ
り得られるデータを示す。ライン毎の連続位相
3SCクロツクでPALEデータをクロツキングする
ため、第７Ｃ６図と第７Ｃ７図に示されるビツト
セル下方の矢印は、第７Ｃ８図および第７Ｃ９図
に示される関係にシフトされてその状態にあるビ
ツトセルのクロツキング点を示す。各ビツトセル
の開始はこのクロツキング点で生じ、セルのレベ
ルはビツトセルがクロツキングの間それらの一致
を維持するようにビツトセルの間隔にわたつて連
続状態となる。
PALEデータがそれぞれ第７Ｃ６図および第７Ｃ
７図に示されるような第７Ｃ図に関して次に記述
される。ビツトＡ１乃至Ｅ１は、第９Ｃ１図に示
される×に対応するライン１に生じるアナログビ
デオ信号の瞬時サンプルを表示する連続するビツ
トセルであり、各ビツトセルは第７Ｃ３図に示さ
れる3SCクロツクの全クロツクサイクルに持続す
る。同様に、ライン２のビツトセルＡ２乃至Ｅ２
は、テレビジヨンライン２に対しては第７Ｃ５図
に示されるPALEサンプルクロツクを用いて第７
Ｃ２図における「０」におけるサンプリングによ
り得られるデータを示す。ライン毎の連続位相
3SCクロツクでPALEデータをクロツキングする
ため、第７Ｃ６図と第７Ｃ７図に示されるビツト
セル下方の矢印は、第７Ｃ８図および第７Ｃ９図
に示される関係にシフトされてその状態にあるビ
ツトセルのクロツキング点を示す。各ビツトセル
の開始はこのクロツキング点で生じ、セルのレベ
ルはビツトセルがクロツキングの間それらの一致
を維持するようにビツトセルの間隔にわたつて連
続状態となる。
ライン毎の連続位相クロツクからデータを
PALEクロツクに再時間決めしてビツトセル（サ
ンプル）を垂直方向に整合し、Ａ２はＡ１とＢ２
はＢ１と……というように垂直方向に整合させる
ようにするため、連続位相クロツクからPALEク
ロツクへの再時間決めは正しく行われねばなら
ず、さもなければビツトセルの誤り整合が生じて
しまう。これに関して、再時間決めすなわちリク
ロツキングは相補的でなければならず、即ち
PALEから連続リクロツキングにおいてその適正
部分においてクロツクされたビツトセルは連続か
らPALEリクロツキングに左方向にクロツクさ
れ、適正な再生を行わせるようにしなければなら
ない。従つて、第７Ｃ８図および第７Ｃ９図に示
されたライン毎の連続位相クロツキングされたデ
ータが与えられると、実線の矢印は、２つのテレ
ビジヨンラインに対する適正な相補的クロツキン
グを示し、第７Ｃ１０図および第７Ｃ１１図に示
す如き垂直方向に整合されたＡ１およびＡ２ビツ
トを有するPALEクロツクへのデータの再時間決
めを生じる。PALEから連続へのリクロツキング
から右方向へクロツキングされたビツトセルが、
第７Ｃ６図および第７Ｃ８図の関連したクロツキ
ングの矢印を有するどのビツトセル（例えば、Ａ
１）からでも明らかなように反対の変換状態で左
方向にクロツキングされることに留意されたい。
相補的クロツキングが実施されない場合は、ビツ
トは、第７Ｃ１２図および第７Ｃ１３図に示され
た関係を生じるような第７Ｃ８図および第７Ｃ９
図の点線のクロツキングの矢印で示されるように
適正に整合されない。PALEから連続へ又はその
逆方向のリクロツキングは、以下の記述から明ら
かになるように種々の場所で行われる。
PALEクロツクに再時間決めしてビツトセル（サ
ンプル）を垂直方向に整合し、Ａ２はＡ１とＢ２
はＢ１と……というように垂直方向に整合させる
ようにするため、連続位相クロツクからPALEク
ロツクへの再時間決めは正しく行われねばなら
ず、さもなければビツトセルの誤り整合が生じて
しまう。これに関して、再時間決めすなわちリク
ロツキングは相補的でなければならず、即ち
PALEから連続リクロツキングにおいてその適正
部分においてクロツクされたビツトセルは連続か
らPALEリクロツキングに左方向にクロツクさ
れ、適正な再生を行わせるようにしなければなら
ない。従つて、第７Ｃ８図および第７Ｃ９図に示
されたライン毎の連続位相クロツキングされたデ
ータが与えられると、実線の矢印は、２つのテレ
ビジヨンラインに対する適正な相補的クロツキン
グを示し、第７Ｃ１０図および第７Ｃ１１図に示
す如き垂直方向に整合されたＡ１およびＡ２ビツ
トを有するPALEクロツクへのデータの再時間決
めを生じる。PALEから連続へのリクロツキング
から右方向へクロツキングされたビツトセルが、
第７Ｃ６図および第７Ｃ８図の関連したクロツキ
ングの矢印を有するどのビツトセル（例えば、Ａ
１）からでも明らかなように反対の変換状態で左
方向にクロツキングされることに留意されたい。
相補的クロツキングが実施されない場合は、ビツ
トは、第７Ｃ１２図および第７Ｃ１３図に示され
た関係を生じるような第７Ｃ８図および第７Ｃ９
図の点線のクロツキングの矢印で示されるように
適正に整合されない。PALEから連続へ又はその
逆方向のリクロツキングは、以下の記述から明ら
かになるように種々の場所で行われる。
又、NTSCテレビジヨン信号は、サブキヤリア
の位相がライン毎に180゜変わる点を除いて、各ラ
インに生じる水平(H)同期パルスとサブキヤリア信
号の位相角度との間に何ら指定されかつ定義され
た関係も持たないことも判るであろう。換言すれ
ば、Ｈ同期信号に対するサブキヤリア信号の位相
角度はビデオ信号源が変われば変化してしまい、
この変化はＨ同期信号を装置の制御のために用い
るのに望ましくないものにする。従つて、本発明
によれば、システムのための基本タイミング基準
としてカラーバースト同期成分により表される入
力信号のサブキヤリアを使用し、信号のＨ同期の
代わりにタイミングのために使用される新しいＨ
同期関連信号を規定する。この新しいＨ同期関連
信号は公称水平ラインの1/2の周波数になるよう
に選択される。その理由は、これがサブキヤリア
周波数の全サイクル数（455）、即ちサブキヤリア
周波数の２つの完全な水平ラインを表示するため
である。更に、Ｈ同期関連信号はサブキヤリアに
対する特殊の関係を与えられ、即ちサブキヤリア
の位相角度に関して同期される。信号システムの
記録部分において、同期語が、ビデオ信号のＨ同
期の場所にほぼ対応する場所で交互のつまり１つ
おきのテレビジヨンライン上のビデオ信号に挿入
され、これはビデオ信号のカラーバーストサブキ
ヤリア同期成分から生じるSCの特定の位相角度
に関して位相コヒーレントである。新しいＨ同期
関連信号の場所は各画像フレームの最初に規定さ
れ、画像フレームの持続期間中維持されてビデオ
信号のサブキヤリアの位相に対して正確かつ一貫
性をもつて規定されたＨ同期関連信号を有するビ
デオ信号が提供される。信号システムの再生部分
に対しては、Ｈ／２と表示されるＨ同期関連信号
が与えられ、これは、その位相角度が再生システ
ムの位相制御により選択自在てある基準入力サブ
キヤリアの特定の位相角度に対してコヒーレント
となるように再規定される。
の位相がライン毎に180゜変わる点を除いて、各ラ
インに生じる水平(H)同期パルスとサブキヤリア信
号の位相角度との間に何ら指定されかつ定義され
た関係も持たないことも判るであろう。換言すれ
ば、Ｈ同期信号に対するサブキヤリア信号の位相
角度はビデオ信号源が変われば変化してしまい、
この変化はＨ同期信号を装置の制御のために用い
るのに望ましくないものにする。従つて、本発明
によれば、システムのための基本タイミング基準
としてカラーバースト同期成分により表される入
力信号のサブキヤリアを使用し、信号のＨ同期の
代わりにタイミングのために使用される新しいＨ
同期関連信号を規定する。この新しいＨ同期関連
信号は公称水平ラインの1/2の周波数になるよう
に選択される。その理由は、これがサブキヤリア
周波数の全サイクル数（455）、即ちサブキヤリア
周波数の２つの完全な水平ラインを表示するため
である。更に、Ｈ同期関連信号はサブキヤリアに
対する特殊の関係を与えられ、即ちサブキヤリア
の位相角度に関して同期される。信号システムの
記録部分において、同期語が、ビデオ信号のＨ同
期の場所にほぼ対応する場所で交互のつまり１つ
おきのテレビジヨンライン上のビデオ信号に挿入
され、これはビデオ信号のカラーバーストサブキ
ヤリア同期成分から生じるSCの特定の位相角度
に関して位相コヒーレントである。新しいＨ同期
関連信号の場所は各画像フレームの最初に規定さ
れ、画像フレームの持続期間中維持されてビデオ
信号のサブキヤリアの位相に対して正確かつ一貫
性をもつて規定されたＨ同期関連信号を有するビ
デオ信号が提供される。信号システムの再生部分
に対しては、Ｈ／２と表示されるＨ同期関連信号
が与えられ、これは、その位相角度が再生システ
ムの位相制御により選択自在てある基準入力サブ
キヤリアの特定の位相角度に対してコヒーレント
となるように再規定される。
この再規定されたＨ同期関連信号Ｈ／２は、再
生動作時にシステムの基本タイミング基準信号と
して使用される。
生動作時にシステムの基本タイミング基準信号と
して使用される。
システムに対する水平同期基準として再規定さ
れたＨ同期関連信号を用いて、システムの記録、
再生および他の操作に対する処理信号は容易にな
るが、これは、ビデオ信号のサブキヤリアと再規
定されたＨ同期関連信号との間に一貫した時間関
係が存在しているためである。
れたＨ同期関連信号を用いて、システムの記録、
再生および他の操作に対する処理信号は容易にな
るが、これは、ビデオ信号のサブキヤリアと再規
定されたＨ同期関連信号との間に一貫した時間関
係が存在しているためである。
更に、テレビジヨンステーシヨンの基準同期に
関して時間的に変更可能な内部水平基準信号とサ
ブキヤリア基準信号の使用により、この時生じる
通常の伝播遅延を受けた後にテレビジヨン信号が
適当な時点で遠隔場所に到達することが可能とな
る。
関して時間的に変更可能な内部水平基準信号とサ
ブキヤリア基準信号の使用により、この時生じる
通常の伝播遅延を受けた後にテレビジヨン信号が
適当な時点で遠隔場所に到達することが可能とな
る。
再び第７Ａ図および第７Ｂ図のブロツク図にお
いて、アナログビデオ信号は、これがアナログデ
ジタルコンバータ９５に与えられる前に、アナロ
グビデオ信号の処理中にいくつかの操作を加える
入力回路９３Ａの入力側に与えられる。入力回路
９３Ａは、アナログビデオ信号を増幅し、DC復
元を行い、信号システムに対するタイミング信号
を生じる際使用するためビデオ信号に含まれる
Sync成分を分離し、HSyncのチツプのレベルを
検出し、その後該チツプレベルをクリツプする。
更に、HSyncは再生成されたSyncを生じる際に
使用する精密Sync回路を用いて分離される。こ
の回路は又、ビデオ入力のバーストから、あるい
はバーストのない場合はビデオ入力HSyncから
生成されるＨ／２基準信号から得られる再生成さ
れたSC信号を生じる。
いて、アナログビデオ信号は、これがアナログデ
ジタルコンバータ９５に与えられる前に、アナロ
グビデオ信号の処理中にいくつかの操作を加える
入力回路９３Ａの入力側に与えられる。入力回路
９３Ａは、アナログビデオ信号を増幅し、DC復
元を行い、信号システムに対するタイミング信号
を生じる際使用するためビデオ信号に含まれる
Sync成分を分離し、HSyncのチツプのレベルを
検出し、その後該チツプレベルをクリツプする。
更に、HSyncは再生成されたSyncを生じる際に
使用する精密Sync回路を用いて分離される。こ
の回路は又、ビデオ入力のバーストから、あるい
はバーストのない場合はビデオ入力HSyncから
生成されるＨ／２基準信号から得られる再生成さ
れたSC信号を生じる。
第９Ａ図の左下に示されたビデオ入力回路９３
Ａと基準入力回路９３Ｂは、同様な機能、即ち、
主として信号システムの信号記録部分のためのビ
デオ入力回路および信号システムの主として再生
部分のための基準入力回路として作用する。従つ
て、製造およびサービスの便宜のため同じ回路を
使用する。しかしながら、この入力回路は、装置
内ではその各機能を実施するのに必要とされる入
力信号のみを受取るように接続され、同一信号が
各回路で生じるが、その全てが各回路で使用され
ない。基準入力回路に対する基準入力は、その有
効ビデオ部分が黒レベルにある点を除いて、カラ
ーテレビジヨン信号の全成分を含むステーシヨン
基準カラー黒ビデオ信号である。このように、バ
ースト、HSync等は、これ等がビデオ入力回路
９３Ａにある際に基準入力回路９３Ｂに存在す
る。更に、基準入力回路９３ＢはＨ位相位置調整
回路を用い、この回路は、信号システムの再生部
において使用される再生成されたHSyncのＨ位
相位置を調整するため、オペレータが操作する位
相制御スイツチ８１のようなつまみスイツチ等か
らＨ位置制御信号を受取る。
Ａと基準入力回路９３Ｂは、同様な機能、即ち、
主として信号システムの信号記録部分のためのビ
デオ入力回路および信号システムの主として再生
部分のための基準入力回路として作用する。従つ
て、製造およびサービスの便宜のため同じ回路を
使用する。しかしながら、この入力回路は、装置
内ではその各機能を実施するのに必要とされる入
力信号のみを受取るように接続され、同一信号が
各回路で生じるが、その全てが各回路で使用され
ない。基準入力回路に対する基準入力は、その有
効ビデオ部分が黒レベルにある点を除いて、カラ
ーテレビジヨン信号の全成分を含むステーシヨン
基準カラー黒ビデオ信号である。このように、バ
ースト、HSync等は、これ等がビデオ入力回路
９３Ａにある際に基準入力回路９３Ｂに存在す
る。更に、基準入力回路９３ＢはＨ位相位置調整
回路を用い、この回路は、信号システムの再生部
において使用される再生成されたHSyncのＨ位
相位置を調整するため、オペレータが操作する位
相制御スイツチ８１のようなつまみスイツチ等か
らＨ位置制御信号を受取る。
図示の如く、入力回路９３Ａと９３Ｂにより与
えられる出力信号の多くは、各入力回路と関連す
る基準論理回路１２５Ａと１２５Ｂに与えられ
る。記録動作モードの間基準論理回路１２５Ａ
は、ビデオ入力回路９３Ａ、アナログデジタルコ
ンバータ９５、およびコンピユータ制御システム
９２からの入力を使用し、精密位相ロツクループ
回路を経て6SC、1/2SCの周波数で多くの記録用
クロツクとPALEフラツグ信号を生成する。
PALEフラツグと3SC信号が基準論理回路１２５
Ａにより使用されて、その位相がＨ／２の周波数
にあるPALEフラツグによりビデオ信号の各ライ
ンに対してセツトされる3SCのPALEサンプリン
グクロツク信号を生じる。PALEフラツグ信号
は、非対称的な状態、即ちPALEフラツグ信号の
２つの状態は等しくない時間間隔であるが、前記
の割合で状態を変化させる。これが非対称的に行
われるため、ビデオ信号のカラーバースト部分に
対するサンプリングクロツク位相はサブキヤリア
の位相と一致し、その後テレビジヨンラインの前
記部分のみが連続するライン上で交番するサンプ
リング位相を有する。このPALEクロツクは、ア
ナログデジタルコンバータ９５に結合され、3SC
即ち10.7MHzでサンプルを得るためのサンプリン
グクロツク信号である。
えられる出力信号の多くは、各入力回路と関連す
る基準論理回路１２５Ａと１２５Ｂに与えられ
る。記録動作モードの間基準論理回路１２５Ａ
は、ビデオ入力回路９３Ａ、アナログデジタルコ
ンバータ９５、およびコンピユータ制御システム
９２からの入力を使用し、精密位相ロツクループ
回路を経て6SC、1/2SCの周波数で多くの記録用
クロツクとPALEフラツグ信号を生成する。
PALEフラツグと3SC信号が基準論理回路１２５
Ａにより使用されて、その位相がＨ／２の周波数
にあるPALEフラツグによりビデオ信号の各ライ
ンに対してセツトされる3SCのPALEサンプリン
グクロツク信号を生じる。PALEフラツグ信号
は、非対称的な状態、即ちPALEフラツグ信号の
２つの状態は等しくない時間間隔であるが、前記
の割合で状態を変化させる。これが非対称的に行
われるため、ビデオ信号のカラーバースト部分に
対するサンプリングクロツク位相はサブキヤリア
の位相と一致し、その後テレビジヨンラインの前
記部分のみが連続するライン上で交番するサンプ
リング位相を有する。このPALEクロツクは、ア
ナログデジタルコンバータ９５に結合され、3SC
即ち10.7MHzでサンプルを得るためのサンプリン
グクロツク信号である。
基準論理回路１２５Ｂは、基準入力回路９３Ｂ
とコンピユータ制御システム９２からの入力を使
用し、SCの周波数でクロツク基準信号と他の
色々なタイミング制御信号を生成する。これ等の
信号は、入力ビデオ信号の記録モード以外のモー
ドにおける装置の操作において使用される。
とコンピユータ制御システム９２からの入力を使
用し、SCの周波数でクロツク基準信号と他の
色々なタイミング制御信号を生成する。これ等の
信号は、入力ビデオ信号の記録モード以外のモー
ドにおける装置の操作において使用される。
記録および再生操作モードの間、基準論理回路
も又、適当な位相でデイスク駆動器を適正に操作
するため各デイスク駆動器に対するサーボSync
信号を生成する。
も又、適当な位相でデイスク駆動器を適正に操作
するため各デイスク駆動器に対するサーボSync
信号を生成する。
再生モードおよび入力ビデオ信号の記録以外の
他の操作モードの間、基準クロツクジエネレータ
９８は、各種のクロツクおよびこのようなモード
で使用される信号システムの各部分により必要と
される別のタイミング制御信号を生成する。基準
クロツクジエネレータは、基準入力回路９３Ｂ、
基準ロジツク１２５Ｂ、信号システムの再生部、
オペレータの制御スイツチの入力を使用し、
6SC、3SC、SCおよび1/2SCの周波数でクロツク
信号を、又他の種々のタイミング制御信号を生成
する。基準論理回路１２５Ａ、１２５Ｂおよび基
準クロツクジエネレータ回路９８は、共にシステ
ムのタイミング制御信号を生じる信号システムの
クロツクジエネレータ９４を有する。
他の操作モードの間、基準クロツクジエネレータ
９８は、各種のクロツクおよびこのようなモード
で使用される信号システムの各部分により必要と
される別のタイミング制御信号を生成する。基準
クロツクジエネレータは、基準入力回路９３Ｂ、
基準ロジツク１２５Ｂ、信号システムの再生部、
オペレータの制御スイツチの入力を使用し、
6SC、3SC、SCおよび1/2SCの周波数でクロツク
信号を、又他の種々のタイミング制御信号を生成
する。基準論理回路１２５Ａ、１２５Ｂおよび基
準クロツクジエネレータ回路９８は、共にシステ
ムのタイミング制御信号を生じる信号システムの
クロツクジエネレータ９４を有する。
ビデオ入力ボートからのクランプされHSync
ストリツプされたアナログビデオ信号は、信号を
エンコーダスイツチ１２６に与えられるPALE処
理されたNRZ（帰零せず）フオーマツトにおける
８ビツトの２進符号化信号に変換するアナログデ
ジタルコンバータ９５に与えられる。このアナロ
グデジタルコンバータ９５は、アンペツクス社の
デジタルスイムベースコレクタNo.TBC−800に内
蔵されるものと構造上および作用上同じであるた
め、本文では詳細に示さない。アナログデジタル
コンバータ９５のダイヤグラムは、1975年10月発
行のカタログNo.7896382−02に示されている。ア
ナログデジタルコンバータの特定の回路は、前記
カタログの３−31／32頁に掲載される略図No.
1374256、および同カタログの３−37／38頁の略
図No.1374259に示される。この等の略図は本文に
参考として引用されている。
ストリツプされたアナログビデオ信号は、信号を
エンコーダスイツチ１２６に与えられるPALE処
理されたNRZ（帰零せず）フオーマツトにおける
８ビツトの２進符号化信号に変換するアナログデ
ジタルコンバータ９５に与えられる。このアナロ
グデジタルコンバータ９５は、アンペツクス社の
デジタルスイムベースコレクタNo.TBC−800に内
蔵されるものと構造上および作用上同じであるた
め、本文では詳細に示さない。アナログデジタル
コンバータ９５のダイヤグラムは、1975年10月発
行のカタログNo.7896382−02に示されている。ア
ナログデジタルコンバータの特定の回路は、前記
カタログの３−31／32頁に掲載される略図No.
1374256、および同カタログの３−37／38頁の略
図No.1374259に示される。この等の略図は本文に
参考として引用されている。
アナログデジタルコンバータからの出力は次い
でエンコーダスイツチ１２６に送られこのスイツ
チは、コンバータから又はデータ転送回路１２９
からの８ビツトのデジタル化されたビデオデータ
を通常受取る切換作用回路からなる。以下に記述
するように、データ転送回路１２９は、ビデオ情
報を、遠隔又は内部のアクセスステーシヨンを用
いる装置の操作に関して前に述べたように、１つ
のデイスク駆動器から他のデイスク駆動器に転送
させる。転送操作モードにおいては、デジタル化
された情報はデイスク駆動器から読取られ、
NRZデジタルフオーマツトに復号され、タイム
ベース補正され、次いでエンコーダスイツチに与
えられ、このスイツチはエンコーダ９６に対する
デジタル化されたビデオ情報のいずれのソースも
選択できる。デイスク駆動器７３に記録されたチ
ヤンネル符号化データが連続位相クロツクでクロ
ツクされたため、データ転送回路１２９により受
取つたNRZデータも又連続位相クロツクに関し
て調時される。通常、データ転送回路１２９は、
彩度セパレータおよび処理回路１０１に与えられ
るデータが適正なPALE処理されたフオーマツト
にあるように、PALEクロツク信号に対して
NRZデジタルデータのリタイミングを行うため
に使用されるPALEフラツグ信号を与えられる。
転送操作モードの間、このリタイミングは必要で
ない。エンコーダスイツチ１２６はPALEフラツ
グ信号のデータ転送回路１２９に対する結合に割
込み、これによりデータ転送モードの間PALEク
ロツクに関してNRZデータのリタイミングを阻
止する回路を有する。
でエンコーダスイツチ１２６に送られこのスイツ
チは、コンバータから又はデータ転送回路１２９
からの８ビツトのデジタル化されたビデオデータ
を通常受取る切換作用回路からなる。以下に記述
するように、データ転送回路１２９は、ビデオ情
報を、遠隔又は内部のアクセスステーシヨンを用
いる装置の操作に関して前に述べたように、１つ
のデイスク駆動器から他のデイスク駆動器に転送
させる。転送操作モードにおいては、デジタル化
された情報はデイスク駆動器から読取られ、
NRZデジタルフオーマツトに復号され、タイム
ベース補正され、次いでエンコーダスイツチに与
えられ、このスイツチはエンコーダ９６に対する
デジタル化されたビデオ情報のいずれのソースも
選択できる。デイスク駆動器７３に記録されたチ
ヤンネル符号化データが連続位相クロツクでクロ
ツクされたため、データ転送回路１２９により受
取つたNRZデータも又連続位相クロツクに関し
て調時される。通常、データ転送回路１２９は、
彩度セパレータおよび処理回路１０１に与えられ
るデータが適正なPALE処理されたフオーマツト
にあるように、PALEクロツク信号に対して
NRZデジタルデータのリタイミングを行うため
に使用されるPALEフラツグ信号を与えられる。
転送操作モードの間、このリタイミングは必要で
ない。エンコーダスイツチ１２６はPALEフラツ
グ信号のデータ転送回路１２９に対する結合に割
込み、これによりデータ転送モードの間PALEク
ロツクに関してNRZデータのリタイミングを阻
止する回路を有する。
エンコーダスイツチ１２６はコンピユータの制
御システム９２により制御され、入力ビデオ又は
転送経路のいずれからのビデオデータをゲートす
る。又、このスイツチは、データ転送モードの間
は基準タイミング信号が使用され、記録モードの
間はビデオタイミング信号が使用されるため、ビ
デオおよび基準6SCおよび1/2SCタイミング信号
の間で切換える。エンコーダスイツチも又、スチ
ルのためのスチル場所即ちアドレスが未占拠であ
り従つて記録のために利用可能であり又診断機能
を実施する信号を与えるのに利用可能であること
が目で見えるTV画像によりブランキングクロス
を生じる信号を生成するためのものでもある。同
期語挿入器に関し、エンコーダスイツチ１２６は
アナログ−デジタル変換器からの８ビツトデジタ
ルビデオ信号とタイミングリフアレンスからエン
コーダ９６に送られるタイミング信号とを結合す
る。
御システム９２により制御され、入力ビデオ又は
転送経路のいずれからのビデオデータをゲートす
る。又、このスイツチは、データ転送モードの間
は基準タイミング信号が使用され、記録モードの
間はビデオタイミング信号が使用されるため、ビ
デオおよび基準6SCおよび1/2SCタイミング信号
の間で切換える。エンコーダスイツチも又、スチ
ルのためのスチル場所即ちアドレスが未占拠であ
り従つて記録のために利用可能であり又診断機能
を実施する信号を与えるのに利用可能であること
が目で見えるTV画像によりブランキングクロス
を生じる信号を生成するためのものでもある。同
期語挿入器に関し、エンコーダスイツチ１２６は
アナログ−デジタル変換器からの８ビツトデジタ
ルビデオ信号とタイミングリフアレンスからエン
コーダ９６に送られるタイミング信号とを結合す
る。
エンコーダスイツチ１２６からの８ビツトデー
タはこの時エンコーダ９６に与えられ、このエン
コーダは最初にバリテイビツトを生成し、次い
で、自己クロツキング型でDCのない帰零しない
タイプのコードであるミラースクエアドチヤンネ
ルコードフオーマツトに対してPALE処理された
データを符号化する。
タはこの時エンコーダ９６に与えられ、このエン
コーダは最初にバリテイビツトを生成し、次い
で、自己クロツキング型でDCのない帰零しない
タイプのコードであるミラースクエアドチヤンネ
ルコードフオーマツトに対してPALE処理された
データを符号化する。
PALE処理されたデータがエンコーダに与えら
れる間、エンコーダの出力は3SCに対して位相連
続を有する９ビツトのデータストリーム（もしバ
リテイが含まれていれば）である。連続位相でク
ロツクされたデータは、特に復号操作中は処理が
更に容易である。DCの生じないコードは、再生
プロセスのデータを撹乱する効果を持ち得る期間
にわたり１つの論理的状態が優勢のため生じ得る
DC成分を回避する。
れる間、エンコーダの出力は3SCに対して位相連
続を有する９ビツトのデータストリーム（もしバ
リテイが含まれていれば）である。連続位相でク
ロツクされたデータは、特に復号操作中は処理が
更に容易である。DCの生じないコードは、再生
プロセスのデータを撹乱する効果を持ち得る期間
にわたり１つの論理的状態が優勢のため生じ得る
DC成分を回避する。
DCを伝送しない制御された帯域情報において
は、２進波形は、線形レスポンス補償回路によつ
ては除去できない零クロシング場所の歪を受け
る。このような歪は、一般にベースラインワンダ
と呼ばれ、有効なＳ／Ｎ比を低下させる作用を
し、信号の零クロシングを修正し、従つて復号さ
れた信号のビツト信頼度を劣化させる。記録再生
システムにおいて使用される共通伝送フオーマツ
ト即ちチヤンネルデータコードは、1963年10月22
日に発行されたミラーの米国特許第3108261号に
開示されている。ミラーのコードにおいては、論
理数１は特定の場所即ちミツドセルにおける信号
変換により表示され、論理数０は特定の早い場所
即ちビツトセルの前縁部付近における信号変換に
より表示される。ミラーのフオーマツトは、中心
部における変換を含む間隔に続く１ビツトの間隔
の始めに生じるいかなる変換に対する抑制作用を
生じる。これ等規則により生成された波形の非対
称性はDCを符号化信号に導入し得、本装置に使
用される一般にミラーの「スクエアド」コードと
呼ばれるコードは元のミラーのフオーマツトの
DC成分を有効に除去し、いかなる大容量のメモ
リ又はエンコーデイング／デコーデイングにおけ
る速度の変化の必要となしにこれを行う。
は、２進波形は、線形レスポンス補償回路によつ
ては除去できない零クロシング場所の歪を受け
る。このような歪は、一般にベースラインワンダ
と呼ばれ、有効なＳ／Ｎ比を低下させる作用を
し、信号の零クロシングを修正し、従つて復号さ
れた信号のビツト信頼度を劣化させる。記録再生
システムにおいて使用される共通伝送フオーマツ
ト即ちチヤンネルデータコードは、1963年10月22
日に発行されたミラーの米国特許第3108261号に
開示されている。ミラーのコードにおいては、論
理数１は特定の場所即ちミツドセルにおける信号
変換により表示され、論理数０は特定の早い場所
即ちビツトセルの前縁部付近における信号変換に
より表示される。ミラーのフオーマツトは、中心
部における変換を含む間隔に続く１ビツトの間隔
の始めに生じるいかなる変換に対する抑制作用を
生じる。これ等規則により生成された波形の非対
称性はDCを符号化信号に導入し得、本装置に使
用される一般にミラーの「スクエアド」コードと
呼ばれるコードは元のミラーのフオーマツトの
DC成分を有効に除去し、いかなる大容量のメモ
リ又はエンコーデイング／デコーデイングにおけ
る速度の変化の必要となしにこれを行う。
エンコーダ回路９６も又、７デイジツトの２進
め数の形態の独特なSyncワードを生成し、6SC
および1/2SCのクロツク信号により決定される精
度の高い場所において、交互のライン上のSync
ワードを挿入する。記録操作モードにおいては、
基準論理回路１２５Ａにより入力ビデオ信号の同
期成分から生じたクロツク信号は、エンコーダス
イツチ１２６によりエンコーダ回路９６に与えら
れ、ビデオ信号の水平Syncパルスが前に位置さ
れていた場所に略々対応する場所に挿入される
Syncを生じる。他の操作モードにおいては、
6SCと1/2SCクロツク信号は、基準論理回路１２
５Ｂと基準クロツクジエネレータ９８の協働作用
によりステーシヨンの基準カラーブラツクビデオ
信号の同期成分から生成される。エンコーダは、
再生成されたサブキヤリア位相に関して適当な時
点でHSync関連Syncワードを交互のテレビジヨ
ンライン上のデータストリームにゲートする。
め数の形態の独特なSyncワードを生成し、6SC
および1/2SCのクロツク信号により決定される精
度の高い場所において、交互のライン上のSync
ワードを挿入する。記録操作モードにおいては、
基準論理回路１２５Ａにより入力ビデオ信号の同
期成分から生じたクロツク信号は、エンコーダス
イツチ１２６によりエンコーダ回路９６に与えら
れ、ビデオ信号の水平Syncパルスが前に位置さ
れていた場所に略々対応する場所に挿入される
Syncを生じる。他の操作モードにおいては、
6SCと1/2SCクロツク信号は、基準論理回路１２
５Ｂと基準クロツクジエネレータ９８の協働作用
によりステーシヨンの基準カラーブラツクビデオ
信号の同期成分から生成される。エンコーダは、
再生成されたサブキヤリア位相に関して適当な時
点でHSync関連Syncワードを交互のテレビジヨ
ンライン上のデータストリームにゲートする。
デイスク装置７３のデータトラツク上に記録さ
れるデータトラツク情報も又、再記録に先立つて
エンコーダ９６により符号化される。このデータ
トラツク情報は、そのデータトラツクインターフ
エース１２０を介してコンピユータ制御システム
９２により与えられる。
れるデータトラツク情報も又、再記録に先立つて
エンコーダ９６により符号化される。このデータ
トラツク情報は、そのデータトラツクインターフ
エース１２０を介してコンピユータ制御システム
９２により与えられる。
第９Ｂ図において、エンコーダ９６の出力側に
生じる符号化デジタルデータストリームは、単に
１つのスプリツテイングおよびバツフア回路であ
る電子作用によるデータインターフエース８９に
与えられ、前記インターフエースはデイスクパツ
ク７５に選択的に記録するため３つのデイスク駆
動器７３に符号化データを結合する。各デイスク
駆動器は、電子作用によるデータインターフエー
ス８９から符号化デジタルデータを受取り、かつ
これを関連するデイスクパツク７５に記録するた
め記録増幅回路１５３とヘツドスイツチ回路９７
に送出すると共に、再生増幅回路１５５とヘツド
スイツチ回路９７から再生されるか検出されたデ
ータを受取り、これをデータ選択スイツチ１２８
に送る。更に、デイスク駆動インターフエース１
１は電子作用によるデータインターフエースを経
て多重サーボ基準信号を受取り、これをデイスク
駆動制御回路のタイミングジエネレータ（第３９
図）に送る。この信号は、いずれかの基準論理回
路１２５Ａ又は１２５Ｂからコンピユータ制御シ
ステム９２により選択される。このタイミングジ
エネレータは、デイスク駆動器７３内部のデイス
クパツク７５の記録再生操作および回転位置が適
当な信号システムタイミング基準に同期されるよ
うに、多重サーボ基準信号を用いてデイスク駆動
システムの作用を調時する。
生じる符号化デジタルデータストリームは、単に
１つのスプリツテイングおよびバツフア回路であ
る電子作用によるデータインターフエース８９に
与えられ、前記インターフエースはデイスクパツ
ク７５に選択的に記録するため３つのデイスク駆
動器７３に符号化データを結合する。各デイスク
駆動器は、電子作用によるデータインターフエー
ス８９から符号化デジタルデータを受取り、かつ
これを関連するデイスクパツク７５に記録するた
め記録増幅回路１５３とヘツドスイツチ回路９７
に送出すると共に、再生増幅回路１５５とヘツド
スイツチ回路９７から再生されるか検出されたデ
ータを受取り、これをデータ選択スイツチ１２８
に送る。更に、デイスク駆動インターフエース１
１は電子作用によるデータインターフエースを経
て多重サーボ基準信号を受取り、これをデイスク
駆動制御回路のタイミングジエネレータ（第３９
図）に送る。この信号は、いずれかの基準論理回
路１２５Ａ又は１２５Ｂからコンピユータ制御シ
ステム９２により選択される。このタイミングジ
エネレータは、デイスク駆動器７３内部のデイス
クパツク７５の記録再生操作および回転位置が適
当な信号システムタイミング基準に同期されるよ
うに、多重サーボ基準信号を用いてデイスク駆動
システムの作用を調時する。
デイスク駆動器制御回路は、デイスク駆動器デ
ータインターフエース１５１を介してプリレコー
ドタイミング信号およびデータタイミング信号を
信号の信号システムの電子作用のデータインター
フエース８９に戻す。本文に記述した装置の特定
の実施態様においては、４つのフイールドの
NTSCカラーテレビジヨン信号のカラーコードシ
ーケンスの唯２つが記録され、この２つのフイー
ルドは各々がデイスクパツク７５の別個の回転中
に記録される。ビデオ信号の２つのフイールドの
記録の直前に、プリレコーダタイミング信号が生
成されて電子作用によりデータインターフエース
８９に結合される。このインターフエースはプリ
レコードタイミング信号をエンコーダ９６に送
り、本文に記述した装置において論理数０により
デジタル的に規定されるカラーブラツクに相当す
る２フイールドのデータに相当する間隔の間生成
を惹起する。カラーブラツクデータの２フイール
ドの間隔は、ビデオデータおよびその関連するデ
ータトラツク情報を記録するために選択されたト
ラツクの場所においてデータバツクに記録するた
めにインターフエースを介して戻される。カラー
ブラツクデータの２フイールドの記録は、ビデオ
データの２フイールドが記録される２回転の直前
のデイスクバツク７５の２回転の間に生じる。こ
れは、ビデオおよびデータトラツクデータのその
後の２重記録のためのトラツク場所を条件付け
る。前に記録されたデジタルデータを新しいデジ
タルデータによる２重記録が行われて前に記録さ
れたデジタルデータを抹消し、再生と同時に満足
できるＳ／Ｎ比を十分に提供する記録された信号
を残すため、プリレコードの操作サイクルは装置
およびデイスクパツク７５の２回転のみで行われ
るビデオデータと関連するデータトラツクのデー
タの２つのフイールドの記録から除去することが
できる。
ータインターフエース１５１を介してプリレコー
ドタイミング信号およびデータタイミング信号を
信号の信号システムの電子作用のデータインター
フエース８９に戻す。本文に記述した装置の特定
の実施態様においては、４つのフイールドの
NTSCカラーテレビジヨン信号のカラーコードシ
ーケンスの唯２つが記録され、この２つのフイー
ルドは各々がデイスクパツク７５の別個の回転中
に記録される。ビデオ信号の２つのフイールドの
記録の直前に、プリレコーダタイミング信号が生
成されて電子作用によりデータインターフエース
８９に結合される。このインターフエースはプリ
レコードタイミング信号をエンコーダ９６に送
り、本文に記述した装置において論理数０により
デジタル的に規定されるカラーブラツクに相当す
る２フイールドのデータに相当する間隔の間生成
を惹起する。カラーブラツクデータの２フイール
ドの間隔は、ビデオデータおよびその関連するデ
ータトラツク情報を記録するために選択されたト
ラツクの場所においてデータバツクに記録するた
めにインターフエースを介して戻される。カラー
ブラツクデータの２フイールドの記録は、ビデオ
データの２フイールドが記録される２回転の直前
のデイスクバツク７５の２回転の間に生じる。こ
れは、ビデオおよびデータトラツクデータのその
後の２重記録のためのトラツク場所を条件付け
る。前に記録されたデジタルデータを新しいデジ
タルデータによる２重記録が行われて前に記録さ
れたデジタルデータを抹消し、再生と同時に満足
できるＳ／Ｎ比を十分に提供する記録された信号
を残すため、プリレコードの操作サイクルは装置
およびデイスクパツク７５の２回転のみで行われ
るビデオデータと関連するデータトラツクのデー
タの２つのフイールドの記録から除去することが
できる。
データタイミング信号は、ビデオデータの２つ
のフイールドの２番目又は最後のフイールドの間
データトラツク情報の生成および記録を調時する
ために電子作用によるデータインターフエースに
戻される。信号は、ビデオデータの２つのフイー
ルド間に生じる垂直Syncの後に開始し、２番目
のフイールドの終わりで終了するパルスである。
データトラツク情報がデイスクパツク７５のデイ
スクトラツク上に記録されるのはこの間隔におい
てである。電子作用のデータインターフエース８
９は戻されたデータタイミング信号を、システム
に対してデータトラツク記録間隔を識別するた
め、コンピユータ制御システム９２のデータトラ
ツクインターフエース１２０に結合する。これに
応答して、コンピユータ制御システム９２は、指
定のデイスクパツクの指定されたトラツク上の記
録ビデオデータと関連するデータトラツク情報の
信号システムへの供給を含むデータトラツク情報
に関連する諸機能を実施する。エンコーダ９６
は、データトラツク情報を受取り、これを本文に
説明したようにデイスク駆動部７３に送つてビデ
オデータの最後のフイールドと同時に記録するた
めに処理する。
のフイールドの２番目又は最後のフイールドの間
データトラツク情報の生成および記録を調時する
ために電子作用によるデータインターフエースに
戻される。信号は、ビデオデータの２つのフイー
ルド間に生じる垂直Syncの後に開始し、２番目
のフイールドの終わりで終了するパルスである。
データトラツク情報がデイスクパツク７５のデイ
スクトラツク上に記録されるのはこの間隔におい
てである。電子作用のデータインターフエース８
９は戻されたデータタイミング信号を、システム
に対してデータトラツク記録間隔を識別するた
め、コンピユータ制御システム９２のデータトラ
ツクインターフエース１２０に結合する。これに
応答して、コンピユータ制御システム９２は、指
定のデイスクパツクの指定されたトラツク上の記
録ビデオデータと関連するデータトラツク情報の
信号システムへの供給を含むデータトラツク情報
に関連する諸機能を実施する。エンコーダ９６
は、データトラツク情報を受取り、これを本文に
説明したようにデイスク駆動部７３に送つてビデ
オデータの最後のフイールドと同時に記録するた
めに処理する。
本文に記述した装置の記録および再生増幅回路
１５３，１５５と、ヘツドスイツチ回路９７と、
デイスク駆動部制御回路は、再生増幅回路１５５
とスイツチ回路９７が、記録操作が実施中を除い
て常に関連するデイスクパツク７５からのデータ
を再生するよう作動されるように構成されてい
る。従つて、記録操作時を除いて、再生されたデ
ータが常にデイスク駆動部インターフエース１５
１により受取られ、このインターフエースが更に
常に再生されたデータをデータ選択スイツチ１２
８に与える。データの記録のため、デイスク駆動
部制御回路により与えられる記録指令が記録兼再
生増幅回路１５３と１５５に結合されて記録増幅
回路１５３を作動させ、再生増幅回路１５５を禁
止する。デイスク駆動部の制御回路も又30Hzのヘ
ツドスイツチ信号を記録操作中にヘツドスイツチ
回路９７に与え、ヘツドスイツチ回路にデータス
トリームを記録されるべきデータの２つの連続フ
イールドの第１のフイールドの間ある組のヘツド
に、又第２のフイールドの間第２組のヘツドに結
合させる。30Hzのヘツドスイツチ信号は連続的に
利用可能となり、再生操作の間同様に使用されて
ヘツドスイツチ回路９７を制御して再生増幅回路
１５５を所望のビデオデータ信号の両方のフイー
ルドの再生のための２組のヘツド間に切換える。
１５３，１５５と、ヘツドスイツチ回路９７と、
デイスク駆動部制御回路は、再生増幅回路１５５
とスイツチ回路９７が、記録操作が実施中を除い
て常に関連するデイスクパツク７５からのデータ
を再生するよう作動されるように構成されてい
る。従つて、記録操作時を除いて、再生されたデ
ータが常にデイスク駆動部インターフエース１５
１により受取られ、このインターフエースが更に
常に再生されたデータをデータ選択スイツチ１２
８に与える。データの記録のため、デイスク駆動
部制御回路により与えられる記録指令が記録兼再
生増幅回路１５３と１５５に結合されて記録増幅
回路１５３を作動させ、再生増幅回路１５５を禁
止する。デイスク駆動部の制御回路も又30Hzのヘ
ツドスイツチ信号を記録操作中にヘツドスイツチ
回路９７に与え、ヘツドスイツチ回路にデータス
トリームを記録されるべきデータの２つの連続フ
イールドの第１のフイールドの間ある組のヘツド
に、又第２のフイールドの間第２組のヘツドに結
合させる。30Hzのヘツドスイツチ信号は連続的に
利用可能となり、再生操作の間同様に使用されて
ヘツドスイツチ回路９７を制御して再生増幅回路
１５５を所望のビデオデータ信号の両方のフイー
ルドの再生のための２組のヘツド間に切換える。
第９Ａ図に戻つて、再生操作の間、基準入力回
路９７Ｂは基準論理回路１２５Ｂと共に、基準ク
ロツクジエネレータ９８に与えるため再生成され
たサブキヤリア周波数を生じ、基準クロツクジエ
ネレータは再生操作のための基底タイミングを与
えるため6SC、1/2SC、およびＨ／２及び他のタ
イミング信号の出力を有する。リフアレンス用
Ｈ／２信号を含むクロツク及びタイミング信号は
リフアレンスカラーサブキヤリアと同期され、再
生されたビデオ信号の処理を容易にする。リフア
レンスＨ／２信号は、リフアレンスカラー黒ビデ
オ信号の交互のフイールドの第１ラインに於ける
リフアレンスカラーサブキヤリアの特定の位相に
関して決められる。基準クロツクジエネレータの
出力は、再生チヤンネルに結合されるデイスク駆
動部と関連するヘツドがトラツクの記憶場所の間
で移動させられる時、ブランキングを挿入し、選
択的ビツトミユーテイングを行い、信号システム
による出力のため選択された画像フレームビデオ
信号を与えるブランキング挿入ドツトミユーテイ
ング回路１２７に加えて、データデイテクタ、タ
イムベースコレクタ１００、データ転送回路１２
９、彩度セパレータおよびプロセサ１０１に与え
られる再定義されたリフアレンスＨ／２信号をデ
ータデコーダ及びタイムベースコレクタ１００で
使用するため、２つのビデオ信号の交互の再生に
含まれる同期語は静止リフアレンスHSyncに関
して誤つて位置される。これはもし修正されなけ
れば表示されたビデオ画像にジツタを生じる源因
となる。上述の同期の誤位置は、デジタル−アナ
ログ交換器の前段のブランキング挿入ビツトミユ
ーテイング回路１２７で、２つのフイールドビデ
オ信号を交互に再生する際、信号線に修正遅れを
適切に挿入することによつて修正される。リフア
レンスクロツク発生器９８は、リフアレンスロジ
ツク回路１２５Ｂによつて供されるカラーフレー
ム率信号、Ｈドライブ信号及びフイールドインデ
ツクス信号、及びリフアレンスカラーサブキヤリ
ア信号を調べることによつて、２つのフイールド
ビデオ信号シークエンスのどの再生に遅れが必要
かを確認する。この確認に応じて、リフアレンス
クロツク発生器はフレーム遅れスイツチ信号を発
生し、これがブランキング挿入ビツトミユーテイ
ング回路１２７に供給され、修正遅れの挿入が制
御される。８ビツトのデジタル情報は次に、デジ
タルアナログコンバータおよびSyncおよびバー
スト挿入回路１０２，１３０に与えられる。更
に、操作の転送兼診断モードの間、基準クロツク
ジエネレータ９８は、図示の如くエンコーダスイ
ツチ１２６を経てエンコーダ９６に対する基底タ
イミングクロツクを与える。
路９７Ｂは基準論理回路１２５Ｂと共に、基準ク
ロツクジエネレータ９８に与えるため再生成され
たサブキヤリア周波数を生じ、基準クロツクジエ
ネレータは再生操作のための基底タイミングを与
えるため6SC、1/2SC、およびＨ／２及び他のタ
イミング信号の出力を有する。リフアレンス用
Ｈ／２信号を含むクロツク及びタイミング信号は
リフアレンスカラーサブキヤリアと同期され、再
生されたビデオ信号の処理を容易にする。リフア
レンスＨ／２信号は、リフアレンスカラー黒ビデ
オ信号の交互のフイールドの第１ラインに於ける
リフアレンスカラーサブキヤリアの特定の位相に
関して決められる。基準クロツクジエネレータの
出力は、再生チヤンネルに結合されるデイスク駆
動部と関連するヘツドがトラツクの記憶場所の間
で移動させられる時、ブランキングを挿入し、選
択的ビツトミユーテイングを行い、信号システム
による出力のため選択された画像フレームビデオ
信号を与えるブランキング挿入ドツトミユーテイ
ング回路１２７に加えて、データデイテクタ、タ
イムベースコレクタ１００、データ転送回路１２
９、彩度セパレータおよびプロセサ１０１に与え
られる再定義されたリフアレンスＨ／２信号をデ
ータデコーダ及びタイムベースコレクタ１００で
使用するため、２つのビデオ信号の交互の再生に
含まれる同期語は静止リフアレンスHSyncに関
して誤つて位置される。これはもし修正されなけ
れば表示されたビデオ画像にジツタを生じる源因
となる。上述の同期の誤位置は、デジタル−アナ
ログ交換器の前段のブランキング挿入ビツトミユ
ーテイング回路１２７で、２つのフイールドビデ
オ信号を交互に再生する際、信号線に修正遅れを
適切に挿入することによつて修正される。リフア
レンスクロツク発生器９８は、リフアレンスロジ
ツク回路１２５Ｂによつて供されるカラーフレー
ム率信号、Ｈドライブ信号及びフイールドインデ
ツクス信号、及びリフアレンスカラーサブキヤリ
ア信号を調べることによつて、２つのフイールド
ビデオ信号シークエンスのどの再生に遅れが必要
かを確認する。この確認に応じて、リフアレンス
クロツク発生器はフレーム遅れスイツチ信号を発
生し、これがブランキング挿入ビツトミユーテイ
ング回路１２７に供給され、修正遅れの挿入が制
御される。８ビツトのデジタル情報は次に、デジ
タルアナログコンバータおよびSyncおよびバー
スト挿入回路１０２，１３０に与えられる。更
に、操作の転送兼診断モードの間、基準クロツク
ジエネレータ９８は、図示の如くエンコーダスイ
ツチ１２６を経てエンコーダ９６に対する基底タ
イミングクロツクを与える。
再生操作の間、８ビツトのビデオデータと、バ
リテイビツトと、デイスクパツクから再生される
データトラツクからのデータを有する10ビツトの
並列データストリームが第24図、乃至第２８図、
第５３図および第５４図に関して示され記述され
た回路により増幅、等化および検出され、次にデ
イスク駆動部のデータインターフエース回路１５
１を介して、３つのデイスク駆動部の出力を３つ
のチヤンネルの１つ以上に切換えができるデータ
選択スイツチ１２８に与えられる。このように、
データ選択スイツチは、別のデイスク駆動部から
のデータストリームを別のチヤンネルに同時に与
える間、デイスク駆動部No.１からの情報をチヤン
ネルＡに切換えることができる。２つの駆動部か
らの情報が同時に１つのチヤンネルに与えること
ができないが、その逆は可能である。データ選択
スイツチ１２８は、本文では詳細に記述しない公
知の切換回路からなつている。
リテイビツトと、デイスクパツクから再生される
データトラツクからのデータを有する10ビツトの
並列データストリームが第24図、乃至第２８図、
第５３図および第５４図に関して示され記述され
た回路により増幅、等化および検出され、次にデ
イスク駆動部のデータインターフエース回路１５
１を介して、３つのデイスク駆動部の出力を３つ
のチヤンネルの１つ以上に切換えができるデータ
選択スイツチ１２８に与えられる。このように、
データ選択スイツチは、別のデイスク駆動部から
のデータストリームを別のチヤンネルに同時に与
える間、デイスク駆動部No.１からの情報をチヤン
ネルＡに切換えることができる。２つの駆動部か
らの情報が同時に１つのチヤンネルに与えること
ができないが、その逆は可能である。データ選択
スイツチ１２８は、本文では詳細に記述しない公
知の切換回路からなつている。
データ選択スイツチ１２８からのビデオデータ
とバリテイデータの検出された９ビツトのストリ
ームの各々がこの時９つの別個のデータデコーダ
とタイムベースコレクタ１００に与られ、前記コ
レクタはデータを復号し次に個別に、再生成され
た基準サブキヤリアの位相に関して規定されてデ
ータの９つのライン中に存在し得るタイミング誤
差を除去する共通のＨ／２基準に関して９つのデ
ータストリームをタイムベース補正し、即ち各９
ビツトの並列バイトが適正な９ビツトのデータか
らなるように全てのSyncワードを整合する。デ
ータトラツクからの他のビツトストリームは、デ
ータ選択スイツチ１２８によりデコーダ兼タイム
ベースコレクタ回路１００のデコーダ部分のみに
結合され、復元されたデータトラツク情報は
CPU１０６に送出するためデータトラツクイン
ターフエース１２０に結合される。このタイムベ
ースコレクタは、連続位相クロツクを用いてその
補正作用を行う。しかし、このデータは再びデー
タ転送回路１２９によりPALEクロツクに関して
再調時され、即ち信号の位相は各水平ラインにお
いて再クロツキングすることにより変更され、そ
の結果データ転送回路から来る８ビツトのデータ
ストリームは妥当なPALE処理された信号利得と
なる。データ転送回路１２９も又、オフデイスク
データのバリテイ検査を行い、誤差の状態にある
ものと検出されたバイトを最も類似の前に現れた
バイトとなりそうなもので代替することにより誤
差が生じる時個々のバイト誤差の誤差マスキング
を行う。このように、代替されたバイトは第３の
前のバイトであり、これはSCに対して同じ位相
関係を有するものとされた最近のサンプルであ
る。
とバリテイデータの検出された９ビツトのストリ
ームの各々がこの時９つの別個のデータデコーダ
とタイムベースコレクタ１００に与られ、前記コ
レクタはデータを復号し次に個別に、再生成され
た基準サブキヤリアの位相に関して規定されてデ
ータの９つのライン中に存在し得るタイミング誤
差を除去する共通のＨ／２基準に関して９つのデ
ータストリームをタイムベース補正し、即ち各９
ビツトの並列バイトが適正な９ビツトのデータか
らなるように全てのSyncワードを整合する。デ
ータトラツクからの他のビツトストリームは、デ
ータ選択スイツチ１２８によりデコーダ兼タイム
ベースコレクタ回路１００のデコーダ部分のみに
結合され、復元されたデータトラツク情報は
CPU１０６に送出するためデータトラツクイン
ターフエース１２０に結合される。このタイムベ
ースコレクタは、連続位相クロツクを用いてその
補正作用を行う。しかし、このデータは再びデー
タ転送回路１２９によりPALEクロツクに関して
再調時され、即ち信号の位相は各水平ラインにお
いて再クロツキングすることにより変更され、そ
の結果データ転送回路から来る８ビツトのデータ
ストリームは妥当なPALE処理された信号利得と
なる。データ転送回路１２９も又、オフデイスク
データのバリテイ検査を行い、誤差の状態にある
ものと検出されたバイトを最も類似の前に現れた
バイトとなりそうなもので代替することにより誤
差が生じる時個々のバイト誤差の誤差マスキング
を行う。このように、代替されたバイトは第３の
前のバイトであり、これはSCに対して同じ位相
関係を有するものとされた最近のサンプルであ
る。
データ転送回路の出力は、ビデオ情報が、別の
デイスク駆動（転送）に記録されるのに反対方向
にビデオ情報を見ることを必要とする場合（この
場合データ転送回路１２９からのデータはエンコ
ーダスイツチ１２６に結合される）、彩度セパレ
ータ兼処理回路１０１に与えられる。彩度の分離
兼処理回路１０１は、デジタル状態で作用し、コ
ームフイルタ技術を用いる輝度からの色度情報を
分離し、交互のフレームにおける彩度情報を反転
して４フイールドの複合NTSC信号を形成し、こ
の信号は次いでビデオ再生出力回路１２７に与え
られ、前記出力回路は、ブランキング期間中基準
ブラツクレベルを挿入し、連続スチルの再生間の
間隔の間グレーレベル信号を挿入し、必要に応じ
てビツトミユーテイング操作を行う。このビツト
ミユーテイングは、前記データビツトストリーム
を遮断することにより８ビツトのテレビジヨン信
号のどのビツトを有効にミユートし、これを行う
ことにより、誇張されたトーンやゴースト状画像
等を生じるように結果のテレビジヨン信号におい
て異常の視覚効果を達成する。ブランキング挿入
およびビツトミユーテイング回路１２７からの出
力はこの時以後のデジタルアナログコンバータ１
０２に与えられる。デジタルアナログコンバータ
は、ブランキング挿入及びビツトミユート回路１
２７からのクロツク信号を受取り、データをその
アナログ形態に変換し、又信号のSyncおよびバ
ースト成分を挿入して全複合アナログテレビジヨ
ン信号を生じる。
デイスク駆動（転送）に記録されるのに反対方向
にビデオ情報を見ることを必要とする場合（この
場合データ転送回路１２９からのデータはエンコ
ーダスイツチ１２６に結合される）、彩度セパレ
ータ兼処理回路１０１に与えられる。彩度の分離
兼処理回路１０１は、デジタル状態で作用し、コ
ームフイルタ技術を用いる輝度からの色度情報を
分離し、交互のフレームにおける彩度情報を反転
して４フイールドの複合NTSC信号を形成し、こ
の信号は次いでビデオ再生出力回路１２７に与え
られ、前記出力回路は、ブランキング期間中基準
ブラツクレベルを挿入し、連続スチルの再生間の
間隔の間グレーレベル信号を挿入し、必要に応じ
てビツトミユーテイング操作を行う。このビツト
ミユーテイングは、前記データビツトストリーム
を遮断することにより８ビツトのテレビジヨン信
号のどのビツトを有効にミユートし、これを行う
ことにより、誇張されたトーンやゴースト状画像
等を生じるように結果のテレビジヨン信号におい
て異常の視覚効果を達成する。ブランキング挿入
およびビツトミユーテイング回路１２７からの出
力はこの時以後のデジタルアナログコンバータ１
０２に与えられる。デジタルアナログコンバータ
は、ブランキング挿入及びビツトミユート回路１
２７からのクロツク信号を受取り、データをその
アナログ形態に変換し、又信号のSyncおよびバ
ースト成分を挿入して全複合アナログテレビジヨ
ン信号を生じる。
前述のことがらは信号システムの全般的作用に
ついて全般的に記述したが、第９Ａ図および第９
Ｂ図に含まれる各ブロツクの更に詳細な記述は、
各回路自体の別個の機能ブロツク図又は特定の電
気作用ダイヤグラムに関して記述される。又、第
９Ａ図および第９Ｂ図の別個のブロツクの作用の
説明に機能ブロツク図を使用する場合、更に詳細
なブロツク図に対応する電気作用ダイヤグラムも
又含まれる。
ついて全般的に記述したが、第９Ａ図および第９
Ｂ図に含まれる各ブロツクの更に詳細な記述は、
各回路自体の別個の機能ブロツク図又は特定の電
気作用ダイヤグラムに関して記述される。又、第
９Ａ図および第９Ｂ図の別個のブロツクの作用の
説明に機能ブロツク図を使用する場合、更に詳細
なブロツク図に対応する電気作用ダイヤグラムも
又含まれる。
８個のビデオデータビツトストリーム（列）、
１個のパリテイビツトストリーム（もしパリテイ
ビツトが付加されるなら）、１個のデータトラツ
クビツトストリームから成り、伝送ライン母線１
５４を介してデイスクドライブ７５（第７Ｂ図）
によつて伝送される10個のデータビツトストリー
ムのチヤンネル符号化データはデータ選択スイツ
チ１２８によつて選択された再生チヤンネル９１
（第４図）の１つ又はそれ以上によつて受信され
る。各再生チヤンネルの入力において、10個の各
伝送データビツトストリームは、チヤンネル符号
化データをデジタルコードをNRZ−Ｌ形に復調
（デコード）する回路１００に含まれている別個
のデータデコーダ及び時間軸補正器によつて受信
される。このデータデコーダ及び時間軸補正器
は、本発明に従つて、受信データ列に存在するチ
ヤンネル間ビツト時間偏位誤差を除去するために
NRZ−Ｌデータを時間軸補正する。ビツト時間
偏位誤差は伝送データに作用するデータ伝送チヤ
ンネルから生じて、伝送チヤンネルのインピーダ
ンスの不連続性により生じるシンボル間干渉及び
反射を誘起する。これはそのチヤンネルに伝送さ
れるデータのタイミングを擾乱する。ビデオレコ
ーダのデータ伝送チヤンネルにおいて、ビツト時
間偏位誤差は、通常環境の変化によつて生じる記
録媒体寸法の変化、相対的に移動せしめられるヘ
ツド及び記録媒体の相対ヘツド対媒体の記録及び
再生速度の差、ヘツド及び記録媒体間の形状的な
差の結果の機械対機械の機構の変化の結果として
生じる。ここに記載されている装置に使用されて
いるデイスクパツク７３のような堅い記録媒体を
使用するビデオデイスクレコーダは、通常、伝送
装置において、特に今日広く使用されているアナ
ログ型ビデオデイスクレコーダに共通なデータ速
度では大きな時間偏位誤差を生じない。係るレコ
ーダに使用されている堅い記録媒体は寸法的に安
定で、使用されるサーボ機構は、時間偏位誤差が
小さく保持されるように充分な余裕内にヘツドと
堅い記録媒体の相対的移動を維持することができ
る。ビデオデイスクレコーダのある用途では、時
間偏位誤差が問題にならない程小さく、時間軸補
正は必要ない。
１個のパリテイビツトストリーム（もしパリテイ
ビツトが付加されるなら）、１個のデータトラツ
クビツトストリームから成り、伝送ライン母線１
５４を介してデイスクドライブ７５（第７Ｂ図）
によつて伝送される10個のデータビツトストリー
ムのチヤンネル符号化データはデータ選択スイツ
チ１２８によつて選択された再生チヤンネル９１
（第４図）の１つ又はそれ以上によつて受信され
る。各再生チヤンネルの入力において、10個の各
伝送データビツトストリームは、チヤンネル符号
化データをデジタルコードをNRZ−Ｌ形に復調
（デコード）する回路１００に含まれている別個
のデータデコーダ及び時間軸補正器によつて受信
される。このデータデコーダ及び時間軸補正器
は、本発明に従つて、受信データ列に存在するチ
ヤンネル間ビツト時間偏位誤差を除去するために
NRZ−Ｌデータを時間軸補正する。ビツト時間
偏位誤差は伝送データに作用するデータ伝送チヤ
ンネルから生じて、伝送チヤンネルのインピーダ
ンスの不連続性により生じるシンボル間干渉及び
反射を誘起する。これはそのチヤンネルに伝送さ
れるデータのタイミングを擾乱する。ビデオレコ
ーダのデータ伝送チヤンネルにおいて、ビツト時
間偏位誤差は、通常環境の変化によつて生じる記
録媒体寸法の変化、相対的に移動せしめられるヘ
ツド及び記録媒体の相対ヘツド対媒体の記録及び
再生速度の差、ヘツド及び記録媒体間の形状的な
差の結果の機械対機械の機構の変化の結果として
生じる。ここに記載されている装置に使用されて
いるデイスクパツク７３のような堅い記録媒体を
使用するビデオデイスクレコーダは、通常、伝送
装置において、特に今日広く使用されているアナ
ログ型ビデオデイスクレコーダに共通なデータ速
度では大きな時間偏位誤差を生じない。係るレコ
ーダに使用されている堅い記録媒体は寸法的に安
定で、使用されるサーボ機構は、時間偏位誤差が
小さく保持されるように充分な余裕内にヘツドと
堅い記録媒体の相対的移動を維持することができ
る。ビデオデイスクレコーダのある用途では、時
間偏位誤差が問題にならない程小さく、時間軸補
正は必要ない。
しかしながら、ここに記載されているように、
時間軸補正回路が使用されている実施例の装置は
コンピユータのデータ処理のために特別に設計さ
れ製造された信頼性の高い（変形の少ない）デイ
スクドライブを採用している。不幸にも、コンピ
ユータデイスクドライブは、係るデイスクドライ
ブがビデオデータを処理するため実施例装置に使
用されるには、許容し難いビツト時間偏位誤差を
データビツトストリームに誘起するのを避けるの
に充分安定な相対ヘツド対デイスク速度を保持し
ない。これは、ドライブにおけるデイスクパツク
スピンドルがサーボ動作せしめられず、その代わ
りに相対的に不安定なライン電圧に基準がとられ
る普通の３相交流モータによつて駆動され、その
デイスクパツクの回転位置は外部基準に関し制御
可能ではないためである。生じた位置誤差及びビ
ツト時間偏位誤差は、特に、ビデオ情報の品質低
下なしに、放送品質ビデオデータを充分処理する
のに必要な高データビツト速度、即ち10.7MHzで
は有害である。従つて、現在用いられているコン
ピユータデイスクドライブの設計の機械的信頼度
を利用するため、実施例装置には、コンピユータ
デイスクドライブの信頼性ある設計を変更するよ
りも、データビツトストリームに誘起される受入
れ難い時間偏位誤差を除去するため、交流モータ
用位置サーボ及び本発明になる時間軸補正回路が
設けられている。
時間軸補正回路が使用されている実施例の装置は
コンピユータのデータ処理のために特別に設計さ
れ製造された信頼性の高い（変形の少ない）デイ
スクドライブを採用している。不幸にも、コンピ
ユータデイスクドライブは、係るデイスクドライ
ブがビデオデータを処理するため実施例装置に使
用されるには、許容し難いビツト時間偏位誤差を
データビツトストリームに誘起するのを避けるの
に充分安定な相対ヘツド対デイスク速度を保持し
ない。これは、ドライブにおけるデイスクパツク
スピンドルがサーボ動作せしめられず、その代わ
りに相対的に不安定なライン電圧に基準がとられ
る普通の３相交流モータによつて駆動され、その
デイスクパツクの回転位置は外部基準に関し制御
可能ではないためである。生じた位置誤差及びビ
ツト時間偏位誤差は、特に、ビデオ情報の品質低
下なしに、放送品質ビデオデータを充分処理する
のに必要な高データビツト速度、即ち10.7MHzで
は有害である。従つて、現在用いられているコン
ピユータデイスクドライブの設計の機械的信頼度
を利用するため、実施例装置には、コンピユータ
デイスクドライブの信頼性ある設計を変更するよ
りも、データビツトストリームに誘起される受入
れ難い時間偏位誤差を除去するため、交流モータ
用位置サーボ及び本発明になる時間軸補正回路が
設けられている。
上述したように、受信データビツトストリーム
が時間軸補正される前に、各チヤンネル符号化デ
ータビツトストリームは元のNRZ−Ｌデジタル
形の信号にデコードされて戻される。このため、
第９Ａ及び９Ｂにおいて、データデコーダ及び時
間軸補正回路１００は各データビツトラインに対
して、データ選択スイツチ１２８（第７Ａ及び７
Ｂ）に結合された１対の入力端子５２６を有する
チヤンネルデコーダ回路部分５２５を有する。こ
の入力端子の対は、チヤンネル符号化転移関連パ
ルスの形態をなしているチヤンネル符号化データ
を受ける。１対の入力端子５２６は、データ選択
スイツチ１２８（第７Ｂ図）を通過した後に、伝
送ライン母線１５４に含まれた伝送ライン対から
受けた相補的転移関連パルスの対での共通モード
雑音を排除するように接続された差動増幅器ライ
ンレシーバ回路５２７に結合されている。更に、
差動増幅器ラインレシーバ回路５２７は相補的転
移関連パルスの各伝送された対から単一の転移関
連パルスを再発生するので、この再発生パルスは
ビデオNRZ−Ｌデータを最初にエンコードすな
わち符号化するために選択されたチヤンネルコー
ドのコード規制に従つて、正しく位置決めされた
良く規定された前縁を有する。詳細には、差動増
幅器ラインレシーバ回路５２７は、受信した相補
的パルスの前後縁のレベルが同一である時に生じ
る前後縁を備えた単一の再発生転移パルスを与え
る。このようにして伝送された相補的パルスの縁
を検査することによつて、全ての再発生されたパ
ルスの前縁はチヤンネル符号化規則により適正に
位置決めされる。なぜなら、各対の相補的パルス
の正及び負の前縁が各再生された転移関連パルス
の前縁の生起を規定するように使用されているか
らである。転移関連パルスをデコーダ回路５２５
に送るチヤンネルは同一パルス縁に対して同一に
作用するため、そのパルス縁に誘起される如何な
る時間歪も転移関連パルスの再発生に影響しな
い。
が時間軸補正される前に、各チヤンネル符号化デ
ータビツトストリームは元のNRZ−Ｌデジタル
形の信号にデコードされて戻される。このため、
第９Ａ及び９Ｂにおいて、データデコーダ及び時
間軸補正回路１００は各データビツトラインに対
して、データ選択スイツチ１２８（第７Ａ及び７
Ｂ）に結合された１対の入力端子５２６を有する
チヤンネルデコーダ回路部分５２５を有する。こ
の入力端子の対は、チヤンネル符号化転移関連パ
ルスの形態をなしているチヤンネル符号化データ
を受ける。１対の入力端子５２６は、データ選択
スイツチ１２８（第７Ｂ図）を通過した後に、伝
送ライン母線１５４に含まれた伝送ライン対から
受けた相補的転移関連パルスの対での共通モード
雑音を排除するように接続された差動増幅器ライ
ンレシーバ回路５２７に結合されている。更に、
差動増幅器ラインレシーバ回路５２７は相補的転
移関連パルスの各伝送された対から単一の転移関
連パルスを再発生するので、この再発生パルスは
ビデオNRZ−Ｌデータを最初にエンコードすな
わち符号化するために選択されたチヤンネルコー
ドのコード規制に従つて、正しく位置決めされた
良く規定された前縁を有する。詳細には、差動増
幅器ラインレシーバ回路５２７は、受信した相補
的パルスの前後縁のレベルが同一である時に生じ
る前後縁を備えた単一の再発生転移パルスを与え
る。このようにして伝送された相補的パルスの縁
を検査することによつて、全ての再発生されたパ
ルスの前縁はチヤンネル符号化規則により適正に
位置決めされる。なぜなら、各対の相補的パルス
の正及び負の前縁が各再生された転移関連パルス
の前縁の生起を規定するように使用されているか
らである。転移関連パルスをデコーダ回路５２５
に送るチヤンネルは同一パルス縁に対して同一に
作用するため、そのパルス縁に誘起される如何な
る時間歪も転移関連パルスの再発生に影響しな
い。
転移関連パルスの再発生に続いて、これらのパ
ルスは、クロツキングを行わせるために規定され
た前縁を使用して再発生パルスの各発生時にワン
シヨツトマルチバイブレータ５２９をクロツキン
グするためライン５２８を介してこのマルチバイ
ブレータに結合される。ワンシヨツトマルチバイ
ブレータ５２９は急速にその安定状態からその準
安定状態に切換えられ、転移関連パルスの正確に
規定された前縁が与えられる。ワンシヨツトマル
チバイブレータ５２９の一方の出力は÷２フリツ
プフロツプ５３１のクロツク入力に延長している
ライン５３０ａに接続される。各再発生転移関連
パルスの発生時に、フリツプフロツプ５３１は再
発生パルスの前縁によつて急速にその２つの安定
状態間で切換えられ、それによつて、後述するよ
うに、パルス状チヤンネル符号化データをレベル
形式に変換する。これは元のNRZ−Ｌデジタル
形式にデータを戻すようにするための後のデコー
ドに有効である。
ルスは、クロツキングを行わせるために規定され
た前縁を使用して再発生パルスの各発生時にワン
シヨツトマルチバイブレータ５２９をクロツキン
グするためライン５２８を介してこのマルチバイ
ブレータに結合される。ワンシヨツトマルチバイ
ブレータ５２９は急速にその安定状態からその準
安定状態に切換えられ、転移関連パルスの正確に
規定された前縁が与えられる。ワンシヨツトマル
チバイブレータ５２９の一方の出力は÷２フリツ
プフロツプ５３１のクロツク入力に延長している
ライン５３０ａに接続される。各再発生転移関連
パルスの発生時に、フリツプフロツプ５３１は再
発生パルスの前縁によつて急速にその２つの安定
状態間で切換えられ、それによつて、後述するよ
うに、パルス状チヤンネル符号化データをレベル
形式に変換する。これは元のNRZ−Ｌデジタル
形式にデータを戻すようにするための後のデコー
ドに有効である。
ワンシヨツトマルチバイブレータ５２９はライ
ン５３０ａ及び５３０ｂ上にチヤンネル符号化デ
ータの相補的出力を与える。その相補的出力は、
受信データを復調すなわちデコードするデータデ
コーダ回路５２５により使用される出力ライン５
３３，５３４の相補的6SCクロツク信号を発生す
る6SCクロツク発生器５３２に結合される。その
クロツク発生器は、位相検出器５３５によつて、
チヤンネル符号化データにより搬送されるデータ
クロツクの位相にロツクされた6SC電圧制御発振
器５３７を有する。ライン５３０ａ及び５３０ｂ
上のワンシヨツトマルチバイブレータ５２９によ
り出力される相補的転移関連パルス出力は位相検
出器５３５の入力に結合され、ライン５３６上の
その出力は6SC電圧制御発振器５３７の制御入力
に結合されている。位相検出器５３５は受信及び
再発生転移関連データパルスに関して発振器５３
７によつて与えられる6SCクロツクの位相を検査
し、位相誤差平滑化コンデンサ５３８を介して上
記発振器に誤差補正信号を与える。受信データの
位相変化により位相検出器５３５は、コンデンサ
５３８の平均電圧レベルを対応する量だけ変化さ
せ、これにより電圧制御発振器５３７によつて与
えられる6SCクロツクの位相はチヤンネル符号化
データで搬送されるクロツクに対して調節せしめ
られる。
ン５３０ａ及び５３０ｂ上にチヤンネル符号化デ
ータの相補的出力を与える。その相補的出力は、
受信データを復調すなわちデコードするデータデ
コーダ回路５２５により使用される出力ライン５
３３，５３４の相補的6SCクロツク信号を発生す
る6SCクロツク発生器５３２に結合される。その
クロツク発生器は、位相検出器５３５によつて、
チヤンネル符号化データにより搬送されるデータ
クロツクの位相にロツクされた6SC電圧制御発振
器５３７を有する。ライン５３０ａ及び５３０ｂ
上のワンシヨツトマルチバイブレータ５２９によ
り出力される相補的転移関連パルス出力は位相検
出器５３５の入力に結合され、ライン５３６上の
その出力は6SC電圧制御発振器５３７の制御入力
に結合されている。位相検出器５３５は受信及び
再発生転移関連データパルスに関して発振器５３
７によつて与えられる6SCクロツクの位相を検査
し、位相誤差平滑化コンデンサ５３８を介して上
記発振器に誤差補正信号を与える。受信データの
位相変化により位相検出器５３５は、コンデンサ
５３８の平均電圧レベルを対応する量だけ変化さ
せ、これにより電圧制御発振器５３７によつて与
えられる6SCクロツクの位相はチヤンネル符号化
データで搬送されるクロツクに対して調節せしめ
られる。
この位相検出動作は１対の整合した電流源５４
０，５４１によつて行われ、各電流源は誤差平均
化コンデンサ５３８に結合されたライン５３６に
夫々接続された出力ライン５４２及び５４３を有
する。転移関連データパルスが存在しなければ、
ワンシヨツトマルチバイブレータ５２９から延長
しているライン５３０ｂは高レベルとなつて、電
流源５４１を付勢すなわち動作可能化する。電流
源５４１の出力で電流スイツチ５４５を形成する
各差動トランジスタ対のベース電極が接地されて
いるため、電流源５４１によつて与えられる電流
は電流スイツチ５４５によつて規定される２つの
電流路に等しく分割される。出力ライン５４３に
接続された電流スイツチ５４５によつて規定され
る通路の電流はライン５３６を流れ、誤差平滑化
コンデンサ５３８を所定のレベルすなわち、デー
タストリームがデコーダ回路５２５へ入力されな
い時に、電圧制御発振器５３７に公称周波数およ
び位相の6SCクロツクを発生せしめるようなレベ
ルまで充電させる。従つて、デコーダ回路５２５
の入力にデータビツトストリームが存在していな
い場合でさえも、6SCクロツクがその公称周波数
で発生される。これにより、最初にデータビツト
ストリームが受信された時のデータクロツクに発
振器５３７が急速に同期されることができるよう
になり、チヤンネル符号化データの適正な復調が
可能となる。
０，５４１によつて行われ、各電流源は誤差平均
化コンデンサ５３８に結合されたライン５３６に
夫々接続された出力ライン５４２及び５４３を有
する。転移関連データパルスが存在しなければ、
ワンシヨツトマルチバイブレータ５２９から延長
しているライン５３０ｂは高レベルとなつて、電
流源５４１を付勢すなわち動作可能化する。電流
源５４１の出力で電流スイツチ５４５を形成する
各差動トランジスタ対のベース電極が接地されて
いるため、電流源５４１によつて与えられる電流
は電流スイツチ５４５によつて規定される２つの
電流路に等しく分割される。出力ライン５４３に
接続された電流スイツチ５４５によつて規定され
る通路の電流はライン５３６を流れ、誤差平滑化
コンデンサ５３８を所定のレベルすなわち、デー
タストリームがデコーダ回路５２５へ入力されな
い時に、電圧制御発振器５３７に公称周波数およ
び位相の6SCクロツクを発生せしめるようなレベ
ルまで充電させる。従つて、デコーダ回路５２５
の入力にデータビツトストリームが存在していな
い場合でさえも、6SCクロツクがその公称周波数
で発生される。これにより、最初にデータビツト
ストリームが受信された時のデータクロツクに発
振器５３７が急速に同期されることができるよう
になり、チヤンネル符号化データの適正な復調が
可能となる。
転移関連データパルスが入力ライン５２６で受
信されると、ワンシヨツトマルチバイブレータ
は、これに応じ、時定数回路５２９ａによつて決
まる間隔で、ライン５３０ａに高レベル信号をま
たライン５３０ｂに低レベル信号を発生し、この
間隔はここに記載したデコーダ回路では約17ナノ
秒である。ライン５３０ｂ上の低レベル信号は電
流源５４１を消勢すなわち動作不能化し、それに
よつて電流スイツチ５４５を介する誤差平滑化コ
ンデンサ５３８への充電電流の供給を終了させ
る。しかしながら、ライン５３０ａ上の高レベル
信号は他の電流源５４０を動作可能化する。この
電流源は、差動トランジスタ対としてトランジス
タによつて形成される電流スイツチ５４４の一方
５４４ａ及び他方５４４ｂの相対的導通期間に従
つて誤差平滑化コンデンサ５３８に充電電流を与
える。電流スイツチの２つの部分５４４ａ及び５
４４ｂを形成するトランジスタは、ライン５３３
を介して与えられる6SCクロツクを受信するよう
に結合された夫々のベース電極を有する。そのク
ロツクが低レベルの時、トランジスタ５４４ａは
動作不能化される。しかしながら、他のトランジ
スタ５４４ｂは、長い時定数のRC回路５４７が
6SCクロツクの低レベルよりも正である平均電圧
レベルにそのベース電極の電圧を保持するので、
導通せしめられる。結局、電流源５４０によつて
与えられる全電流は電流源５４０の出力ライン５
４２に、１つの動作可能化されたトランジスタ５
４４ｂを介して流れる。
信されると、ワンシヨツトマルチバイブレータ
は、これに応じ、時定数回路５２９ａによつて決
まる間隔で、ライン５３０ａに高レベル信号をま
たライン５３０ｂに低レベル信号を発生し、この
間隔はここに記載したデコーダ回路では約17ナノ
秒である。ライン５３０ｂ上の低レベル信号は電
流源５４１を消勢すなわち動作不能化し、それに
よつて電流スイツチ５４５を介する誤差平滑化コ
ンデンサ５３８への充電電流の供給を終了させ
る。しかしながら、ライン５３０ａ上の高レベル
信号は他の電流源５４０を動作可能化する。この
電流源は、差動トランジスタ対としてトランジス
タによつて形成される電流スイツチ５４４の一方
５４４ａ及び他方５４４ｂの相対的導通期間に従
つて誤差平滑化コンデンサ５３８に充電電流を与
える。電流スイツチの２つの部分５４４ａ及び５
４４ｂを形成するトランジスタは、ライン５３３
を介して与えられる6SCクロツクを受信するよう
に結合された夫々のベース電極を有する。そのク
ロツクが低レベルの時、トランジスタ５４４ａは
動作不能化される。しかしながら、他のトランジ
スタ５４４ｂは、長い時定数のRC回路５４７が
6SCクロツクの低レベルよりも正である平均電圧
レベルにそのベース電極の電圧を保持するので、
導通せしめられる。結局、電流源５４０によつて
与えられる全電流は電流源５４０の出力ライン５
４２に、１つの動作可能化されたトランジスタ５
４４ｂを介して流れる。
6SCクロツクが高レベルとなると、トランジス
タ５４４ａのベースはトランジスタ５４４ｂのベ
ースよりも正になる。従つて、トランジスタ５４
４ａは動作可能化され、トランジスタ５４４ｂは
動作不能化される。これにより誤差平滑化コンデ
ンサ５３８への電流が除去される。もし電流源５
４０によつて受信される転移関連データパルス
が、該パルスの中心において6SCクロツクの低レ
ベル対高レベル転移が生じるように電流スイツチ
５４４に与えられる6SCクロツクに対して時間決
めされて位置づけられるならば、電流スイツチの
各トランジスタ５４４ａ及び５４４ｂは等間隔で
可能化され、誤差平滑化コンデンサ５３８の電圧
は正しい位相の6SCクロツクに対応する平均レベ
ルに保持される。受けたチヤンネル符号化データ
ビツトストリームのデータビツト速度に変化があ
れば、その変化は電流源５４０への入力での転移
関連パルスの位置を、電流スイツチ５４４への入
力における6SCクロツクの低レベル対高レベルの
転移に対して変化させる。これが生じると、電流
スイツチ５４４の１つのトランジスタは、電流源
５４０が他のトランジスタよりも長い間隔で（転
移関連パルスによつて）動作可能化される期間の
間動作可能化され、その場合、一方のトランジス
タはデータビツト速度が増大するかあるいは減少
するかに応じてより長い間隔で動作可能化され
る。これにより、誤差平滑化コンデンサ５３８に
与えられる電流の対応する変化が生じ、かつその
コンデンサにおける平均電圧レベルの対応する正
しい変化が生ぜしめられる。上記コンデンサにお
ける電圧レベルの変化は電圧制御発振器５３７の
位相及び周波数を、電流源５４０に与えられる
6SCクロツクの低レベル対高レベルの変化に関し
て転移関連パルスが中心に位置決めされるまで、
変化せしめられる。転移関連パルスの持続期間に
関して中心にくるように6SCクロツクの低レベル
対高レベルの変化を調節した状態で、電流スイツ
チの２つの部分５４４ａ及び５４４ｂは個々に等
間隔で電流源５４０から電流を通過せしめる。従
つて、コンデンサ５３８上の平均電圧は6SC発振
器５３７の周波数及び位相を、受信したチヤンネ
ル符号化データのデータクロツク速度にロツクす
るのに必要とされるレベルに保持される。
タ５４４ａのベースはトランジスタ５４４ｂのベ
ースよりも正になる。従つて、トランジスタ５４
４ａは動作可能化され、トランジスタ５４４ｂは
動作不能化される。これにより誤差平滑化コンデ
ンサ５３８への電流が除去される。もし電流源５
４０によつて受信される転移関連データパルス
が、該パルスの中心において6SCクロツクの低レ
ベル対高レベル転移が生じるように電流スイツチ
５４４に与えられる6SCクロツクに対して時間決
めされて位置づけられるならば、電流スイツチの
各トランジスタ５４４ａ及び５４４ｂは等間隔で
可能化され、誤差平滑化コンデンサ５３８の電圧
は正しい位相の6SCクロツクに対応する平均レベ
ルに保持される。受けたチヤンネル符号化データ
ビツトストリームのデータビツト速度に変化があ
れば、その変化は電流源５４０への入力での転移
関連パルスの位置を、電流スイツチ５４４への入
力における6SCクロツクの低レベル対高レベルの
転移に対して変化させる。これが生じると、電流
スイツチ５４４の１つのトランジスタは、電流源
５４０が他のトランジスタよりも長い間隔で（転
移関連パルスによつて）動作可能化される期間の
間動作可能化され、その場合、一方のトランジス
タはデータビツト速度が増大するかあるいは減少
するかに応じてより長い間隔で動作可能化され
る。これにより、誤差平滑化コンデンサ５３８に
与えられる電流の対応する変化が生じ、かつその
コンデンサにおける平均電圧レベルの対応する正
しい変化が生ぜしめられる。上記コンデンサにお
ける電圧レベルの変化は電圧制御発振器５３７の
位相及び周波数を、電流源５４０に与えられる
6SCクロツクの低レベル対高レベルの変化に関し
て転移関連パルスが中心に位置決めされるまで、
変化せしめられる。転移関連パルスの持続期間に
関して中心にくるように6SCクロツクの低レベル
対高レベルの変化を調節した状態で、電流スイツ
チの２つの部分５４４ａ及び５４４ｂは個々に等
間隔で電流源５４０から電流を通過せしめる。従
つて、コンデンサ５３８上の平均電圧は6SC発振
器５３７の周波数及び位相を、受信したチヤンネ
ル符号化データのデータクロツク速度にロツクす
るのに必要とされるレベルに保持される。
もし6SC電圧制御発振器５３７が受信データを
ロツクするのに失敗するか又はデータが再生チヤ
ンネルの10ビツトラインの１つに含まれるデコー
ダ及び時間軸補正器１００の１つによつて受信さ
れなければ、周波数非ロツク信号が基準クロツク
発生回路９８に延長している出力ライン５５０に
発生する。再生チヤンネルの10個のデコーダ及び
時間軸補正器からの全てのライン５５０は、１つ
又はそれ以上の周波数非ロツク信号が再生チヤン
ネルにおいて発生される場合、コンピユータ制御
システム９２に周波数非ロツク命令を結合するた
め基準クロツク発生回路９８においてOR結合さ
れる。コンピユータ制御システム９２はこの周波
数非ロツク命令に応じ、要求ステーシヨンへのデ
ータの送出を阻止するブランキング挿入及びビツ
ト消去回路にビデオ消去命令を与える。このチヤ
ンネルデコーダ５２５において、周波数非ロツク
信号は6SCの16のサイクルの間データビツトを与
えるようにチヤンネルデコーダの失敗を検出する
ことによつて発生される。周波数非ロツク信号
は、チヤンネルデコーダ５２５が3SCの４つのサ
イクル従つて6SCの８つのサイクルの間隔でデー
タビツトを検出するのに失敗する毎に、ライン５
４８に与えられるクロツクパルスを受信するよう
に供給されたクロツク入力を有する２分割（÷
２）回路５４６によつて発生される。２分割回路
５４６がNANDゲート５４９によつてリセツト
される前に、もし第２のクロツクパルスがライン
５４８上に生じるならば、２分割回路５４６はラ
イン５５０上に周波数非ロツク信号を発生する。
NANDゲート５４９は、発振器５３７によつて
与えられる6SCクロツクの低レベルと、転移関連
パルスがチヤンネルデコーダの入力５２６に受信
される時に生じるライン５３０ｂ上の低レベルと
の間に一致がとれる毎に、２分割回路をリセツト
する。
ロツクするのに失敗するか又はデータが再生チヤ
ンネルの10ビツトラインの１つに含まれるデコー
ダ及び時間軸補正器１００の１つによつて受信さ
れなければ、周波数非ロツク信号が基準クロツク
発生回路９８に延長している出力ライン５５０に
発生する。再生チヤンネルの10個のデコーダ及び
時間軸補正器からの全てのライン５５０は、１つ
又はそれ以上の周波数非ロツク信号が再生チヤン
ネルにおいて発生される場合、コンピユータ制御
システム９２に周波数非ロツク命令を結合するた
め基準クロツク発生回路９８においてOR結合さ
れる。コンピユータ制御システム９２はこの周波
数非ロツク命令に応じ、要求ステーシヨンへのデ
ータの送出を阻止するブランキング挿入及びビツ
ト消去回路にビデオ消去命令を与える。このチヤ
ンネルデコーダ５２５において、周波数非ロツク
信号は6SCの16のサイクルの間データビツトを与
えるようにチヤンネルデコーダの失敗を検出する
ことによつて発生される。周波数非ロツク信号
は、チヤンネルデコーダ５２５が3SCの４つのサ
イクル従つて6SCの８つのサイクルの間隔でデー
タビツトを検出するのに失敗する毎に、ライン５
４８に与えられるクロツクパルスを受信するよう
に供給されたクロツク入力を有する２分割（÷
２）回路５４６によつて発生される。２分割回路
５４６がNANDゲート５４９によつてリセツト
される前に、もし第２のクロツクパルスがライン
５４８上に生じるならば、２分割回路５４６はラ
イン５５０上に周波数非ロツク信号を発生する。
NANDゲート５４９は、発振器５３７によつて
与えられる6SCクロツクの低レベルと、転移関連
パルスがチヤンネルデコーダの入力５２６に受信
される時に生じるライン５３０ｂ上の低レベルと
の間に一致がとれる毎に、２分割回路をリセツト
する。
２分割フリツプフロツプ５３１がチヤンネル符
号化データを転移関連パルス形からチヤンネル符
号化NRZ−Ｌ形に変換した後に、そのデータは
デコーダ回路５２５の入力での１対のラツチ５５
１及び５５２（第９Ｂ図）にライン５３１ａによ
つて結合される。そのデコーダ回路はチヤンネル
符号化されたデータをデコードすなわち復調する
ことができる。第９図Ｅ１はエンコーダ９６によ
つてミラーコードに符号化されたデータを示し、
第９図Ｅ２はミラー２乗コードに符号化されたデ
ータを示す。それらのラツチは発振器５３７によ
つて発生される6SCクロツクから夫々取出された
φ1及びφ2の3SCクロツクによつてクロツキング
される。
号化データを転移関連パルス形からチヤンネル符
号化NRZ−Ｌ形に変換した後に、そのデータは
デコーダ回路５２５の入力での１対のラツチ５５
１及び５５２（第９Ｂ図）にライン５３１ａによ
つて結合される。そのデコーダ回路はチヤンネル
符号化されたデータをデコードすなわち復調する
ことができる。第９図Ｅ１はエンコーダ９６によ
つてミラーコードに符号化されたデータを示し、
第９図Ｅ２はミラー２乗コードに符号化されたデ
ータを示す。それらのラツチは発振器５３７によ
つて発生される6SCクロツクから夫々取出された
φ1及びφ2の3SCクロツクによつてクロツキング
される。
ライン５３４上の6SCクロツクは各NANDゲ
ート５５３ａ及び５５３ｂの１つの入力に結合さ
れる。その各NANDゲートの他方の入力はライ
ン５３４上の6SCクロツクから２分割フリツプフ
ロツプ５３４ａによつて発生される相補的3SC方
形波を受ける。NANDゲートは、ラツチ５５２
をクロツキングするために正のφ1（第１９Ｅ図
４）クロツクパルス及びラツチ５５１をクロツキ
ングするための正のφ2（第９Ｅ図３）クロツクパ
ルスを出すために入力が低レベルである時、動作
可能化される。φ1及びφ2クロツクパルスは3SC
の半サイクルだけ時間的に変位せしめられる。従
つて、ライン５３１ａ上のチヤンネル符号化
NRZ−Ｌのデータのレベルがラツチ５５１によ
つてラツチングされる時間は、そのレベルがラツ
チ５５２によつてラツチングされる時間から3SC
の半サイクルだけ変位せしめられる（第９Ｅ図５
及び６）。両ラツチは排他的ORゲート５５４ａ
の２つの入力に接続されている。この排他的OR
ゲートは、変位されたφ1及びφ2クロツク（第９
Ｅ図７）によつてクロツキングされる時間の間、
ラツチ５５１及び５５２の入力におけるチヤンネ
ル符号化NRZ−Ｌデータのレベルの状態変化の
発生を検出するように動作する。ラツチの入力に
おける状態変化が論理１ビツトを表したか否かを
決めるため、排他的ORゲート５５４ａの出力は
NANDゲート５５５の１つの入力に接続されて
いる。このNANDゲートの他の入力はインバー
タ５５５ａによつてNANDゲート５５３ａから
結合されている反転されたφ1の3SCクロツクパル
スを受信する。もしこれらのラツチの入力におけ
る状態変化が論理１ビツトを表すならば、排他的
ORゲート５５４ａの出力は反転されたφ1の3SC
クロツクパルスの発生的に低レベルにある。
NANDゲート５５５は動作可能化され、その出
力を高レベルとする。NANDゲート５５５の出
力での検出された論理１ビツトパルスの安全なラ
ツチングを確保するため、遅延回路５５６は、
NANDゲートの出力がφ1の3SCクロツクパルス
（第９Ｅ図８）より長い間隔で高レベルに保持さ
れるように反転φ1クロツクを受信するNANDゲ
ート５５５の入力に接続される。これにより、次
のラツチ５５７はφ1の3SCクロツクの正の後縁で
クロツキング可能となり、NANDゲート５５５
によつて与えられる遅延された高レベル（第９Ｅ
図９）をラツチングする。もし入力データが米国
特許第3108261号のコード規則に従つてチヤンネ
ル符号化されるならば、ラツチ５５７の出力はチ
ヤンネルデコード（復調化）NRZ−Ｌデータと
なる。これは第９Ｅ図に示すタイミング図で点線
により表されている。しかし第９Ａ図及び第９Ｂ
図によつて示されるデコーダにおいては、ミラー
２乗コード規則に従つて符号化されたデータチヤ
ンネルの復調を可能ならしめるために附加的なラ
ツチ５５８が必要とされる。しかしながら、ミラ
ーコードに対しては、附加的なラツチ５５８は
3SCの１サイクルだけ復調データの出力を遅延さ
せるにすぎない。
ート５５３ａ及び５５３ｂの１つの入力に結合さ
れる。その各NANDゲートの他方の入力はライ
ン５３４上の6SCクロツクから２分割フリツプフ
ロツプ５３４ａによつて発生される相補的3SC方
形波を受ける。NANDゲートは、ラツチ５５２
をクロツキングするために正のφ1（第１９Ｅ図
４）クロツクパルス及びラツチ５５１をクロツキ
ングするための正のφ2（第９Ｅ図３）クロツクパ
ルスを出すために入力が低レベルである時、動作
可能化される。φ1及びφ2クロツクパルスは3SC
の半サイクルだけ時間的に変位せしめられる。従
つて、ライン５３１ａ上のチヤンネル符号化
NRZ−Ｌのデータのレベルがラツチ５５１によ
つてラツチングされる時間は、そのレベルがラツ
チ５５２によつてラツチングされる時間から3SC
の半サイクルだけ変位せしめられる（第９Ｅ図５
及び６）。両ラツチは排他的ORゲート５５４ａ
の２つの入力に接続されている。この排他的OR
ゲートは、変位されたφ1及びφ2クロツク（第９
Ｅ図７）によつてクロツキングされる時間の間、
ラツチ５５１及び５５２の入力におけるチヤンネ
ル符号化NRZ−Ｌデータのレベルの状態変化の
発生を検出するように動作する。ラツチの入力に
おける状態変化が論理１ビツトを表したか否かを
決めるため、排他的ORゲート５５４ａの出力は
NANDゲート５５５の１つの入力に接続されて
いる。このNANDゲートの他の入力はインバー
タ５５５ａによつてNANDゲート５５３ａから
結合されている反転されたφ1の3SCクロツクパル
スを受信する。もしこれらのラツチの入力におけ
る状態変化が論理１ビツトを表すならば、排他的
ORゲート５５４ａの出力は反転されたφ1の3SC
クロツクパルスの発生的に低レベルにある。
NANDゲート５５５は動作可能化され、その出
力を高レベルとする。NANDゲート５５５の出
力での検出された論理１ビツトパルスの安全なラ
ツチングを確保するため、遅延回路５５６は、
NANDゲートの出力がφ1の3SCクロツクパルス
（第９Ｅ図８）より長い間隔で高レベルに保持さ
れるように反転φ1クロツクを受信するNANDゲ
ート５５５の入力に接続される。これにより、次
のラツチ５５７はφ1の3SCクロツクの正の後縁で
クロツキング可能となり、NANDゲート５５５
によつて与えられる遅延された高レベル（第９Ｅ
図９）をラツチングする。もし入力データが米国
特許第3108261号のコード規則に従つてチヤンネ
ル符号化されるならば、ラツチ５５７の出力はチ
ヤンネルデコード（復調化）NRZ−Ｌデータと
なる。これは第９Ｅ図に示すタイミング図で点線
により表されている。しかし第９Ａ図及び第９Ｂ
図によつて示されるデコーダにおいては、ミラー
２乗コード規則に従つて符号化されたデータチヤ
ンネルの復調を可能ならしめるために附加的なラ
ツチ５５８が必要とされる。しかしながら、ミラ
ーコードに対しては、附加的なラツチ５５８は
3SCの１サイクルだけ復調データの出力を遅延さ
せるにすぎない。
特定の論理１ビツト関連転移が抑圧されるよう
なミラー２乗符号化規則によりデータが符号化さ
れる時、もし論理１ビツト関連転移が抑制された
ら、3SCの１・1/2サイクルより大きい間隔の間
データ転移が存在しなくなる。これはこのカウン
タのクロツク入力はモジユロ４カウンタ５５９に
よつて検出される。NANDゲート５５３ｂによ
つて与えられるφ0クロツクパルスを受け、かつ
リセツト入力は縁検出用排他的ORゲート５５４
ａの出力に接続される。排他的ORゲート５５４
ａは、転移がチヤンネル符号化データ（第９Ｅ図
１０）において生じる毎にカウンタ５５９をクリ
アするようにリセツトパルスを発生する。モジユ
ロ４カウンタ５５９の出力はANDゲート５６０
の１つの入力に接続されており、その他方の入力
はφ0クロツクパルスを受ける。3SCの２・1/2サ
イクルの間データ転移が存在しないことに対応す
る、モジユロ４カウンタがリセツトなしでφ1の
3SCクロツクパルスを４つカウントした後、
ANDゲート５６０の両入力は3SCの1/2サイクル
で低レベルとなる（第９Ｅ図１１，１２及び１
３）。通常、これにより、論理１ビツトがチヤン
ネル符号化データにおいて抑制されたビツトを有
することが指示される。誤差がデータストリーム
に導入されていなかつたことを確認するため、次
のNANDゲート５６１は、ANDゲート５６０が
抑制された論理１ビツトを表す低状態信号を発生
する時にラツチ５５８の出力を検査する。もしラ
ツチ５５８の検査出力が低レベルであれば、論理
１ビツトが抑制されたことが指示され、ラツチ５
５７の出力とワイヤードORがとられるNANDゲ
ート５６１によりライン５６２上にパルスが出力
される（第９Ｅ図１４）。第９Ｅ図１４は、あた
かもラツチ５５７の出力とワイヤードORがとら
れていないかの如くNANDゲート５６１の状態
を表している。NANDゲート５６１によつて与
えられる第２パルス５６３（第９Ｅ図１４）は
φ1の3SCクロツクの時に生じそれによつてラツチ
５６８にラツチングされる。このことはラツチ５
５８の出力が低レベルに戻ることを阻止し、これ
によつて、抑制された論理１ビツトを、ライン５
６６上に現れる復調NRZ−Ｌデータ（第９Ｅ図
１５）に挿入する。データトラツクビツトライン
において、復調データはライン５６６によつてコ
ンピユータ制御システム９２に結合される。ライ
ン５７４及び1Dにフリツプフロツプ５３４ａに
よつて与えられる復調データクロツク即ち第１シ
フトレジスタ及び同期語検出回路５７２からの同
期語はコンピユータ制御システム９２に結合され
る。
なミラー２乗符号化規則によりデータが符号化さ
れる時、もし論理１ビツト関連転移が抑制された
ら、3SCの１・1/2サイクルより大きい間隔の間
データ転移が存在しなくなる。これはこのカウン
タのクロツク入力はモジユロ４カウンタ５５９に
よつて検出される。NANDゲート５５３ｂによ
つて与えられるφ0クロツクパルスを受け、かつ
リセツト入力は縁検出用排他的ORゲート５５４
ａの出力に接続される。排他的ORゲート５５４
ａは、転移がチヤンネル符号化データ（第９Ｅ図
１０）において生じる毎にカウンタ５５９をクリ
アするようにリセツトパルスを発生する。モジユ
ロ４カウンタ５５９の出力はANDゲート５６０
の１つの入力に接続されており、その他方の入力
はφ0クロツクパルスを受ける。3SCの２・1/2サ
イクルの間データ転移が存在しないことに対応す
る、モジユロ４カウンタがリセツトなしでφ1の
3SCクロツクパルスを４つカウントした後、
ANDゲート５６０の両入力は3SCの1/2サイクル
で低レベルとなる（第９Ｅ図１１，１２及び１
３）。通常、これにより、論理１ビツトがチヤン
ネル符号化データにおいて抑制されたビツトを有
することが指示される。誤差がデータストリーム
に導入されていなかつたことを確認するため、次
のNANDゲート５６１は、ANDゲート５６０が
抑制された論理１ビツトを表す低状態信号を発生
する時にラツチ５５８の出力を検査する。もしラ
ツチ５５８の検査出力が低レベルであれば、論理
１ビツトが抑制されたことが指示され、ラツチ５
５７の出力とワイヤードORがとられるNANDゲ
ート５６１によりライン５６２上にパルスが出力
される（第９Ｅ図１４）。第９Ｅ図１４は、あた
かもラツチ５５７の出力とワイヤードORがとら
れていないかの如くNANDゲート５６１の状態
を表している。NANDゲート５６１によつて与
えられる第２パルス５６３（第９Ｅ図１４）は
φ1の3SCクロツクの時に生じそれによつてラツチ
５６８にラツチングされる。このことはラツチ５
５８の出力が低レベルに戻ることを阻止し、これ
によつて、抑制された論理１ビツトを、ライン５
６６上に現れる復調NRZ−Ｌデータ（第９Ｅ図
１５）に挿入する。データトラツクビツトライン
において、復調データはライン５６６によつてコ
ンピユータ制御システム９２に結合される。ライ
ン５７４及び1Dにフリツプフロツプ５３４ａに
よつて与えられる復調データクロツク即ち第１シ
フトレジスタ及び同期語検出回路５７２からの同
期語はコンピユータ制御システム９２に結合され
る。
もしフリツプフロツプ５３４ａによつて与えら
れる3SC復調クロツクの位相が不正確であるなら
ば、ワンシヨツトマルチバイブレータ５３４ｂは
ライン５３４上の6SCクロツクとライン５６４上
のパルスとの一致によつて動作可能化される。こ
のパルスは、ラインIDが回路５７２の同期語検
出部分によつて最初に検出される前に、もしその
時、復調データのレベルが低ければ、従つて不正
確であれば、ライン５６４上のパルスは3SCの３
サイクルで発生される。カウンタ５９０（第８Ａ
及び９Ｃ図）は3SC復調データクロツクを受信
し、ライン５９１上のＨ／２の速度のカウントパ
ルス（進みEOCパルス）の進められた端部を与
える。通常、間隔がカウントパルスの進み端発生
時に生じる同期語間隔の周知のデータビツトパタ
ーンのため、復調データレベルは、復調が正しく
行われているか否かを決めるため回路５７２のシ
フトレジスタ部分で検査されることができる。ゲ
ート回路５９２は、6SCの１サイクルの間フリツ
プフロツプ５３４ａのクロツク入力において消勢
信号を発生するようにワンシヨツトマルチバイブ
レータ５３４ｂを動作可能化する、検査された復
調データレベルが低レベルである時、ライン５６
４にパルスを出す。このことは3SCの1/2サイク
ルだけφ1及びφ2クロツクの位相のシフトを与え
る結果となり、チヤンネル符号化NRZ−Ｌデー
タの正しい復調のために正しい位相を設定する。
れる3SC復調クロツクの位相が不正確であるなら
ば、ワンシヨツトマルチバイブレータ５３４ｂは
ライン５３４上の6SCクロツクとライン５６４上
のパルスとの一致によつて動作可能化される。こ
のパルスは、ラインIDが回路５７２の同期語検
出部分によつて最初に検出される前に、もしその
時、復調データのレベルが低ければ、従つて不正
確であれば、ライン５６４上のパルスは3SCの３
サイクルで発生される。カウンタ５９０（第８Ａ
及び９Ｃ図）は3SC復調データクロツクを受信
し、ライン５９１上のＨ／２の速度のカウントパ
ルス（進みEOCパルス）の進められた端部を与
える。通常、間隔がカウントパルスの進み端発生
時に生じる同期語間隔の周知のデータビツトパタ
ーンのため、復調データレベルは、復調が正しく
行われているか否かを決めるため回路５７２のシ
フトレジスタ部分で検査されることができる。ゲ
ート回路５９２は、6SCの１サイクルの間フリツ
プフロツプ５３４ａのクロツク入力において消勢
信号を発生するようにワンシヨツトマルチバイブ
レータ５３４ｂを動作可能化する、検査された復
調データレベルが低レベルである時、ライン５６
４にパルスを出す。このことは3SCの1/2サイク
ルだけφ1及びφ2クロツクの位相のシフトを与え
る結果となり、チヤンネル符号化NRZ−Ｌデー
タの正しい復調のために正しい位相を設定する。
再生動作時に、デコーダ回路５２５の出力ライ
ン５６６に与えられるチヤンネル符号化NRZ−
Ｌデータの各ビツトストリームは、前述したよう
に、ビツト時間偏位誤差の形の時間軸誤差を含
む。更に、８個の並列ビツトのデジタル化ビデオ
及びもし含まれているなら１個のパリテイビツト
からなる９データビツトストリームに、ビツトラ
イン対ビツトライン、即ちスキユー時間偏位誤差
が存在する。これら時間偏位誤差をNRZ−Ｌデ
ータから除去するため、時間軸補正器５６５は各
データビツトストリームに設けられており、
NRZ−Ｌデータが通過する可変遅延手段を電子
的に調整することによつて係る誤差を補正する。
各時間軸補正器は全てのビデオデータ及びパリテ
イビツトライン中のデータビツト速度が再生チヤ
ンネル９１に対する基準クロツク発生器９８によ
つて与えられる基準3SCに関して周波数及び位相
コヒーレントとなるように受信データを処理する
回路を含んでいる。更に各時間軸補正器５６５
は、再生チヤンネルの基準クロツク発生器９８に
よつて与えられる共通の再規定されたＨ／２基準
に関してデータビツトライン中のデータビツトを
整合する。これらの組み合わせ機能の結果、９ビ
ツトラインにおけるデータビツト間の相対時間偏
位誤差は除去され、ライン対ラインの、即ちスキ
ユー誤差が除去され、かつ１つのビツトライン内
のビツト時間偏位誤差が補正される。しかしなが
ら、先に述べたように、再規定されたＨ／２信号
は、SCの特定の位相と同期され、従つて再生さ
れたビデオデータの処理を容易にするが、基準Ｈ
同期に関しては無変化ではない。このため、この
Ｈ／２信号を時間軸補正器５６５で用いると、ビ
デオデータの画像フレームを交互に再生するため
に時間軸補正器によつて出力されるビデオデータ
内の同期語を誤つて位置決めしてしまう。
ン５６６に与えられるチヤンネル符号化NRZ−
Ｌデータの各ビツトストリームは、前述したよう
に、ビツト時間偏位誤差の形の時間軸誤差を含
む。更に、８個の並列ビツトのデジタル化ビデオ
及びもし含まれているなら１個のパリテイビツト
からなる９データビツトストリームに、ビツトラ
イン対ビツトライン、即ちスキユー時間偏位誤差
が存在する。これら時間偏位誤差をNRZ−Ｌデ
ータから除去するため、時間軸補正器５６５は各
データビツトストリームに設けられており、
NRZ−Ｌデータが通過する可変遅延手段を電子
的に調整することによつて係る誤差を補正する。
各時間軸補正器は全てのビデオデータ及びパリテ
イビツトライン中のデータビツト速度が再生チヤ
ンネル９１に対する基準クロツク発生器９８によ
つて与えられる基準3SCに関して周波数及び位相
コヒーレントとなるように受信データを処理する
回路を含んでいる。更に各時間軸補正器５６５
は、再生チヤンネルの基準クロツク発生器９８に
よつて与えられる共通の再規定されたＨ／２基準
に関してデータビツトライン中のデータビツトを
整合する。これらの組み合わせ機能の結果、９ビ
ツトラインにおけるデータビツト間の相対時間偏
位誤差は除去され、ライン対ラインの、即ちスキ
ユー誤差が除去され、かつ１つのビツトライン内
のビツト時間偏位誤差が補正される。しかしなが
ら、先に述べたように、再規定されたＨ／２信号
は、SCの特定の位相と同期され、従つて再生さ
れたビデオデータの処理を容易にするが、基準Ｈ
同期に関しては無変化ではない。このため、この
Ｈ／２信号を時間軸補正器５６５で用いると、ビ
デオデータの画像フレームを交互に再生するため
に時間軸補正器によつて出力されるビデオデータ
内の同期語を誤つて位置決めしてしまう。
各データビツトラインに含まれている時間軸補
正器５６５の動作は第８Ａ図に示されるブロツク
図及び第８Ｂ及びＣ図のタイミング図に関連して
以下に説明する。時間軸補正器の動作を実行する
ために使用される回路は第９Ｂ，９Ｃ及び９Ｄ図
に示されている。デコーダ５２５からライン５６
６を介して受信される各データビツトラインにお
ける復調データは、全てのデータビツトラインに
共通でありかつデータを符号化するために使用さ
れるより高い速度のクロツクの周波数及び位相に
基づいて規定される、周期的に発生する時間基準
を使用することによつて他のデータビツトライン
と独立に時間軸補正される。上述のようなビデオ
記録、再生装置において、水平ブランキング間隔
における各データビツト列に同期的に挿入された
周期的に生起する同期語から取り出された水平ラ
イン関連Ｈ／２信号は、より高い速度（Ｈ／２の
455倍）の信号カラーサブキヤリア成分及び3SC
データクロツク（Ｈ／２の1365倍）の周波数及び
位相に関連して規定され、周期的に生じるタイミ
ング基準のために利用可能である。
正器５６５の動作は第８Ａ図に示されるブロツク
図及び第８Ｂ及びＣ図のタイミング図に関連して
以下に説明する。時間軸補正器の動作を実行する
ために使用される回路は第９Ｂ，９Ｃ及び９Ｄ図
に示されている。デコーダ５２５からライン５６
６を介して受信される各データビツトラインにお
ける復調データは、全てのデータビツトラインに
共通でありかつデータを符号化するために使用さ
れるより高い速度のクロツクの周波数及び位相に
基づいて規定される、周期的に発生する時間基準
を使用することによつて他のデータビツトライン
と独立に時間軸補正される。上述のようなビデオ
記録、再生装置において、水平ブランキング間隔
における各データビツト列に同期的に挿入された
周期的に生起する同期語から取り出された水平ラ
イン関連Ｈ／２信号は、より高い速度（Ｈ／２の
455倍）の信号カラーサブキヤリア成分及び3SC
データクロツク（Ｈ／２の1365倍）の周波数及び
位相に関連して規定され、周期的に生じるタイミ
ング基準のために利用可能である。
再生チヤンネル復調データの時間軸補正を行う
ために、各データビツトラインにおけるデータは
位相器（フエーザphaser）５６７を介して送る
ことによつて共通基準3SCクロツクに再時間調整
される。全データビツトライン内の全位相器は基
準クロツク発生器９８（第７図Ａ）によつて発生
される共通安定基準3SCクロツクによつてクロツ
キングされ、これによりデータを安定クロツク信
号に合わせる。図示の実施例において、多ポート
シフトレジスタ５６８は、チヤンネルデコーダ５
２５によつてライン５７４上に与えられる復調
3SCデータクロツクによつてクロツキングされる
書込みアドレス発生器５６９により決まるアドレ
スにデータを書込ませることによつて再時間調整
を行う。そのデータは、ライン５７１上に与えら
れる基準3SCクロツクによつてクロツキングされ
る読出しアドレス発生器５７０の制御によりレジ
スタ５６８から読み出される。９個のデータビツ
トラインの全ての位相器読出しアドレス発生器５
７０が同じ基準3SCクロツクによつてクロツキン
グされるために、全てのデータビツトラインのデ
ータは、NTSCテレビジヨン信号基準では10.7M
Hzである所望の安定な3SC基準クロツクに対して
再時間調整される。
ために、各データビツトラインにおけるデータは
位相器（フエーザphaser）５６７を介して送る
ことによつて共通基準3SCクロツクに再時間調整
される。全データビツトライン内の全位相器は基
準クロツク発生器９８（第７図Ａ）によつて発生
される共通安定基準3SCクロツクによつてクロツ
キングされ、これによりデータを安定クロツク信
号に合わせる。図示の実施例において、多ポート
シフトレジスタ５６８は、チヤンネルデコーダ５
２５によつてライン５７４上に与えられる復調
3SCデータクロツクによつてクロツキングされる
書込みアドレス発生器５６９により決まるアドレ
スにデータを書込ませることによつて再時間調整
を行う。そのデータは、ライン５７１上に与えら
れる基準3SCクロツクによつてクロツキングされ
る読出しアドレス発生器５７０の制御によりレジ
スタ５６８から読み出される。９個のデータビツ
トラインの全ての位相器読出しアドレス発生器５
７０が同じ基準3SCクロツクによつてクロツキン
グされるために、全てのデータビツトラインのデ
ータは、NTSCテレビジヨン信号基準では10.7M
Hzである所望の安定な3SC基準クロツクに対して
再時間調整される。
書込み及び読出しアドレス発生器５６９及び５
７０は、補正されているデータに含まれている同
期語によりそれらの開始アドレスに夫々プリセツ
ト及びリセツトされる。書込み開始アドレスは読
出し開始アドレスより４アドレスだけ先行する。
第１のレジスタ及び同期語検出回路５７２によつ
て同期語が受信された復調データ内に検出される
毎に、リセツト信号が発生され、読出しアドレス
発生器５７０をリセツトするために供給される。
ライン５６６上の復調データは回路５７２に含ま
れている７ビツトシフトレジスタに入り、回路５
７２の同期語検出部分を形成する論理回路によつ
て７ビツト同期語パターンの生起が検査される。
シフトレジスタを通つた後、そのデータはクロツ
キングされて、多ポートシフトレジスタ５６８に
入る。レジスタ５６８は８ビツトの容量を有して
おり、データの書込みに続く４つの3SCサイクル
で、そのアドレスを読出すように最初に作動す
る。書込みアドレス発生器５６９は3SCデータク
ロツクによつてクロツキングされ、かつ読出しア
ドレス発生器５７０は基準3SCクロツクによつて
クロツキングされるので、受信データにおけるデ
ータビツト偏位誤差はアドレスが読み出される時
間に対して、アドレスがアドレスに書込まれる時
間を変える。アドレスでのデータの書込みとその
アドレスからのデータの読出しとの間にこの時間
変化の結果、受信データは安定な3SC基準に対し
て再時間調整されることになる。また、位相器５
６７は、たとえ同期語が第１同期語検出回路５７
２によつて検出されなくても、レジスタ５６８の
記憶容量を越える大きな時間偏位誤差が生じない
限り、安定な3SC基準に対して受信データを適切
に再時間調整する。たとえ大きな時間偏位誤差が
生じても、位相器５６７から出力されるビデオデ
ータは、位相的に正しく位置決めされなくとも、
適切な基準3SCの速度となる。
７０は、補正されているデータに含まれている同
期語によりそれらの開始アドレスに夫々プリセツ
ト及びリセツトされる。書込み開始アドレスは読
出し開始アドレスより４アドレスだけ先行する。
第１のレジスタ及び同期語検出回路５７２によつ
て同期語が受信された復調データ内に検出される
毎に、リセツト信号が発生され、読出しアドレス
発生器５７０をリセツトするために供給される。
ライン５６６上の復調データは回路５７２に含ま
れている７ビツトシフトレジスタに入り、回路５
７２の同期語検出部分を形成する論理回路によつ
て７ビツト同期語パターンの生起が検査される。
シフトレジスタを通つた後、そのデータはクロツ
キングされて、多ポートシフトレジスタ５６８に
入る。レジスタ５６８は８ビツトの容量を有して
おり、データの書込みに続く４つの3SCサイクル
で、そのアドレスを読出すように最初に作動す
る。書込みアドレス発生器５６９は3SCデータク
ロツクによつてクロツキングされ、かつ読出しア
ドレス発生器５７０は基準3SCクロツクによつて
クロツキングされるので、受信データにおけるデ
ータビツト偏位誤差はアドレスが読み出される時
間に対して、アドレスがアドレスに書込まれる時
間を変える。アドレスでのデータの書込みとその
アドレスからのデータの読出しとの間にこの時間
変化の結果、受信データは安定な3SC基準に対し
て再時間調整されることになる。また、位相器５
６７は、たとえ同期語が第１同期語検出回路５７
２によつて検出されなくても、レジスタ５６８の
記憶容量を越える大きな時間偏位誤差が生じない
限り、安定な3SC基準に対して受信データを適切
に再時間調整する。たとえ大きな時間偏位誤差が
生じても、位相器５６７から出力されるビデオデ
ータは、位相的に正しく位置決めされなくとも、
適切な基準3SCの速度となる。
同期語検出回路５７２は、同期語が復調データ
内で検出される毎に第１の入力ゲート回路５９２
（第９図Ｂ）に供給する。７ビツトシフトレジス
タはライン５７４上の復調データクロツクでクロ
ツキングされ、ライン５６６を介して受け取つた
復調データを論理回路による試験のため受け入れ
る。同期語検出器５７２は、同期語動作可能化パ
ルス発生器６００による同期語検出のために動作
可能化される。この発生器はライン５７４上の
3SCデータクロツクによつてクロツキングされる
1364分の１分割カウンタ５９０により動作可能化
される。発生器６００は同期語検出可能化パルス
（第８Ｂ図３）をライン６０１に発生し、これは、
第１同期語検出回路５７２での予定された同期語
発生（第８Ｂ図１６）に３カウント先立つてカウ
ンタ５９０によつてライン５９１に出される先行
したEOCパルス（第８Ｂ図２）によつて開始さ
れる。この進みEOCパルスはまたライン５９１
を介してゲート回路５９２に入力され、このパル
スに応じてゲート回路５９２はシフトレジスタの
出力を試験し、データ論理レベル、従つて復調さ
れたデータクロツクの位相を決定する。第２同期
語検出器５７５による同期語の検出時（第８Ｂ図
６）に、リセツト信号がライン６０８を介して発
生器６００に供給される。このリセツト信号は、
カウンタ５９０が15カウントに達する前に、ライ
ン６０１上で可能化パルスを受けると終了する。
カウンタ５９０のカウンタ位置１５は、もし同期
語が第２同期語検出器５７５によつて検出されな
ければ（第８Ｂ図７）、可能化パルスを終了させ
る。シフトレジスタ６０４は、進みEOCリセツ
トパルスに続いた第３の6SCクロツクパルスの生
起時にライン６１０を介して自動EOCリセツト
パルスをカウンタ５９０に与える（第８Ｃ図２及
び５）。シフトレジスタ６０４及びパルス発生器
６０５は、3SCの±１サイクルの量だけ、継続し
た同期語の生起の時間変化に、同期語可能化パル
スが追従できるようにするパルス発生器６０５は
シフトレジスタ６０４の３つの出力を同時に試験
し、ゲート波形（第８Ｂ図４）を発生する。この
ゲート波形は、シフトレジスタ６０４によつて発
生された自動EOCリセツトパルスの生起の１ク
ロツク時間内に同期語可能化パルスが発生した時
該パルスにカウンタのリセツトをさせないように
する。同期語から取り出されたリセツト可能化パ
ルスが自動EOCリセツトパルスの１カウント前
に達すると、カウンタ５９０はリセツトされない
（第８Ｂ図４及び８）。もしリセツト可能化パルス
がEOCリセツトパルスの生起の１カウント後に
与えられると、カウント５９０は再びリセツトさ
れない（パルス発生器６０５によつて与えられた
ゲート波形の第２の正パルスとの一致）。もし同
期語が同期語可能化パルスの間隔で検出されなか
つたら、カウンタ５９０はシフトレジスタ６０４
とライン６１０を介して自らを連続的にリセツト
し（第８Ｂ図５）、これによつて発生器６００で、
同期語が検出されるまで同期語可能化パルスを発
生する時点についての情報をメモリとして保持す
る。検出された同期語が発生器６０５によつて与
えられる正のゲート波形（第８Ｂ図４）と一致し
ない限り、NANDゲート６１２はカウンタ５９
０をリセツトするため同期語をライン６１３上に
与えるように可能化される。
内で検出される毎に第１の入力ゲート回路５９２
（第９図Ｂ）に供給する。７ビツトシフトレジス
タはライン５７４上の復調データクロツクでクロ
ツキングされ、ライン５６６を介して受け取つた
復調データを論理回路による試験のため受け入れ
る。同期語検出器５７２は、同期語動作可能化パ
ルス発生器６００による同期語検出のために動作
可能化される。この発生器はライン５７４上の
3SCデータクロツクによつてクロツキングされる
1364分の１分割カウンタ５９０により動作可能化
される。発生器６００は同期語検出可能化パルス
（第８Ｂ図３）をライン６０１に発生し、これは、
第１同期語検出回路５７２での予定された同期語
発生（第８Ｂ図１６）に３カウント先立つてカウ
ンタ５９０によつてライン５９１に出される先行
したEOCパルス（第８Ｂ図２）によつて開始さ
れる。この進みEOCパルスはまたライン５９１
を介してゲート回路５９２に入力され、このパル
スに応じてゲート回路５９２はシフトレジスタの
出力を試験し、データ論理レベル、従つて復調さ
れたデータクロツクの位相を決定する。第２同期
語検出器５７５による同期語の検出時（第８Ｂ図
６）に、リセツト信号がライン６０８を介して発
生器６００に供給される。このリセツト信号は、
カウンタ５９０が15カウントに達する前に、ライ
ン６０１上で可能化パルスを受けると終了する。
カウンタ５９０のカウンタ位置１５は、もし同期
語が第２同期語検出器５７５によつて検出されな
ければ（第８Ｂ図７）、可能化パルスを終了させ
る。シフトレジスタ６０４は、進みEOCリセツ
トパルスに続いた第３の6SCクロツクパルスの生
起時にライン６１０を介して自動EOCリセツト
パルスをカウンタ５９０に与える（第８Ｃ図２及
び５）。シフトレジスタ６０４及びパルス発生器
６０５は、3SCの±１サイクルの量だけ、継続し
た同期語の生起の時間変化に、同期語可能化パル
スが追従できるようにするパルス発生器６０５は
シフトレジスタ６０４の３つの出力を同時に試験
し、ゲート波形（第８Ｂ図４）を発生する。この
ゲート波形は、シフトレジスタ６０４によつて発
生された自動EOCリセツトパルスの生起の１ク
ロツク時間内に同期語可能化パルスが発生した時
該パルスにカウンタのリセツトをさせないように
する。同期語から取り出されたリセツト可能化パ
ルスが自動EOCリセツトパルスの１カウント前
に達すると、カウンタ５９０はリセツトされない
（第８Ｂ図４及び８）。もしリセツト可能化パルス
がEOCリセツトパルスの生起の１カウント後に
与えられると、カウント５９０は再びリセツトさ
れない（パルス発生器６０５によつて与えられた
ゲート波形の第２の正パルスとの一致）。もし同
期語が同期語可能化パルスの間隔で検出されなか
つたら、カウンタ５９０はシフトレジスタ６０４
とライン６１０を介して自らを連続的にリセツト
し（第８Ｂ図５）、これによつて発生器６００で、
同期語が検出されるまで同期語可能化パルスを発
生する時点についての情報をメモリとして保持す
る。検出された同期語が発生器６０５によつて与
えられる正のゲート波形（第８Ｂ図４）と一致し
ない限り、NANDゲート６１２はカウンタ５９
０をリセツトするため同期語をライン６１３上に
与えるように可能化される。
ライン６０６上の垂直ブランキング信号（第８
Ｂ図１）は、ゲート６１１を動作不能化すること
によつて10個の水平ラインの間隔の間同期語可能
化パルス発生器６００を動作可能化状態におき、
更にカウンタ５９０のカウント15の位置を発生器
６００に結合することを阻止する。このことによ
りデコーダ及び時間軸補正回路は同期検出器５７
２及び５７５にロツクするように動作可能化さ
れ、それによつて同期語時間で動作可能となり、
適切な動作のために位相器５６８及び誤差ゲート
５８２をセツトする。
Ｂ図１）は、ゲート６１１を動作不能化すること
によつて10個の水平ラインの間隔の間同期語可能
化パルス発生器６００を動作可能化状態におき、
更にカウンタ５９０のカウント15の位置を発生器
６００に結合することを阻止する。このことによ
りデコーダ及び時間軸補正回路は同期検出器５７
２及び５７５にロツクするように動作可能化さ
れ、それによつて同期語時間で動作可能となり、
適切な動作のために位相器５６８及び誤差ゲート
５８２をセツトする。
データは3SC基準クロツクを以て多ポートシフ
トレジスタ５６８から第２同期語検出回路５７５
（第９Ｂ図）のシフトレジスタ部分に読み出され
る。そのシフトレジスタ部分は直並列コンバータ
器５７７のデータ入力に結合された３つの出力ラ
インを有する。基準クロツク発生器９８によつて
ライン５７８に与えられる多重クロツクはSC速
度であり、３データビツトセルのブロツクのデー
タを回路５７５のシフトレジスタ部分からコンバ
ータ５７７にラツチする。直並列コンバータの内
容はSCの各サイクル毎に次のRAM５７９に転送
される。コンバータ５７７の３つの出力ライン５
８０はRAM５７９の入力に延長している。最終
時間軸補正はRAM５７９において行われ、その
書込みアドレス発生器６１４は、RAMの入力に
おけるデータ速度がSCであるため、基準SCでク
ロツキングされる。読出しアドレス発生器６２
３、ラツチ及び減算回路６１５をRAMアドレス
の読出しを行うため基準SCでクロツキングされ
る。基準クロツク発生器９８からの読出し／書込
みモード信号及び書込み可能化信号は、読出しサ
イクルがサブキヤリアサイクルの一部の間で生じ
かつ書込みサイクルがそのサイクルの別の部分で
生じるようにRAMアドレスの読出し及び書込み
を制御する。
トレジスタ５６８から第２同期語検出回路５７５
（第９Ｂ図）のシフトレジスタ部分に読み出され
る。そのシフトレジスタ部分は直並列コンバータ
器５７７のデータ入力に結合された３つの出力ラ
インを有する。基準クロツク発生器９８によつて
ライン５７８に与えられる多重クロツクはSC速
度であり、３データビツトセルのブロツクのデー
タを回路５７５のシフトレジスタ部分からコンバ
ータ５７７にラツチする。直並列コンバータの内
容はSCの各サイクル毎に次のRAM５７９に転送
される。コンバータ５７７の３つの出力ライン５
８０はRAM５７９の入力に延長している。最終
時間軸補正はRAM５７９において行われ、その
書込みアドレス発生器６１４は、RAMの入力に
おけるデータ速度がSCであるため、基準SCでク
ロツキングされる。読出しアドレス発生器６２
３、ラツチ及び減算回路６１５をRAMアドレス
の読出しを行うため基準SCでクロツキングされ
る。基準クロツク発生器９８からの読出し／書込
みモード信号及び書込み可能化信号は、読出しサ
イクルがサブキヤリアサイクルの一部の間で生じ
かつ書込みサイクルがそのサイクルの別の部分で
生じるようにRAMアドレスの読出し及び書込み
を制御する。
補正が必要な時間偏位誤差量は誤差ゲート５８
２で決定される。第２同期語検出器５７５による
同期語の検出時に、ライン６０８上の信号は誤差
ゲートを開き、基準クロツク発生器９８によりラ
イン５７１に与えられた基準3SCクロツクパルス
が３分割カウンタ５８３に送られることが可能と
なる。カウンタ５８３の１つの出力は読出し誤差
アドレス発生器６２３に達し、該発生器にSC速
度のクロツクパルスを供給する。基準Ｈ／２が基
準クロツク発生器９８からライン５８１で受信さ
れると、誤差ゲート５８２が閉じられ、カウンタ
５８３への基準3SCクロツクパルスの供給を終了
する。従つて、SC速度のクロツクパルスは最早
読出し誤差アドレス発生器６２３には供給され
ず、この時点で供給された数がビデオ信号の同期
語とSCの全サイクル数における基準Ｈ／２との
時間偏位を表す。また、誤差ゲート５８２の開成
に応じて遅延パルスが遅延及びパルス生成器６２
１によつて発生される。この遅延パルスは読出し
誤差アドレス発生器６２３に供給され、これをラ
ツチングする。続いてリセツトパルスがラツチパ
ルスから発生されて、1/3分割２進カウンタ５８
３及び誤差アドレス発生器６２３をリセツトす
る。そのカウンたは基準Ｈ／２と、３分割された
3SCのサイクルで測定され第２同期語検出器５７
５により検出された同期語との間のタイミング差
に応じて読出しアドレスをセツトする。このタイ
ミング差の測定値はラツチ及び減産器６２４に供
給され、書込みアドレスから減産されて正しい読
出しアドレスが発生される。誤差を表すクロツク
は３分割されるため、RAM５７９はサブキヤリ
アサイクルの整数の誤差を調整する。３ビツトシ
フトレジスタ６１７、誤差ラツチ６１８及びゲー
ト６１９は、データがRAM５７９を通つた後に
残つた誤差の3SCの１サイクルの部分の補正を行
う。RAMの出力における並直列コンバータ６２
０は基準クロツク発生器９８から非多重化クロツ
クを受信し、テータ速度をシフトレジスタ６１７
の入力での3SCに戻すように変換する。第８Ｃ図
は位相器５６７によつて行われる補正及びこれに
続くRAM５７９及びシフトレジスタ６１７によ
る時間軸補正を示す。時間軸補正器５６５の補正
された出力は端子６２２に現れる。しかしなが
ら、サブキヤリアの特定の位相に関して再規定さ
れた基準Ｈ／２信号が、誤差ゲート５８２の動作
による際時間偏位誤差の測定に用いられると、時
間軸補正器５６５によつて与えられたビデオ信号
に46ナノ秒、15Hzのジツタが生じてしまう。時間
軸補正器５６５の９ビツト並列出力はデータ転送
回路１２９に接続される。
２で決定される。第２同期語検出器５７５による
同期語の検出時に、ライン６０８上の信号は誤差
ゲートを開き、基準クロツク発生器９８によりラ
イン５７１に与えられた基準3SCクロツクパルス
が３分割カウンタ５８３に送られることが可能と
なる。カウンタ５８３の１つの出力は読出し誤差
アドレス発生器６２３に達し、該発生器にSC速
度のクロツクパルスを供給する。基準Ｈ／２が基
準クロツク発生器９８からライン５８１で受信さ
れると、誤差ゲート５８２が閉じられ、カウンタ
５８３への基準3SCクロツクパルスの供給を終了
する。従つて、SC速度のクロツクパルスは最早
読出し誤差アドレス発生器６２３には供給され
ず、この時点で供給された数がビデオ信号の同期
語とSCの全サイクル数における基準Ｈ／２との
時間偏位を表す。また、誤差ゲート５８２の開成
に応じて遅延パルスが遅延及びパルス生成器６２
１によつて発生される。この遅延パルスは読出し
誤差アドレス発生器６２３に供給され、これをラ
ツチングする。続いてリセツトパルスがラツチパ
ルスから発生されて、1/3分割２進カウンタ５８
３及び誤差アドレス発生器６２３をリセツトす
る。そのカウンたは基準Ｈ／２と、３分割された
3SCのサイクルで測定され第２同期語検出器５７
５により検出された同期語との間のタイミング差
に応じて読出しアドレスをセツトする。このタイ
ミング差の測定値はラツチ及び減産器６２４に供
給され、書込みアドレスから減産されて正しい読
出しアドレスが発生される。誤差を表すクロツク
は３分割されるため、RAM５７９はサブキヤリ
アサイクルの整数の誤差を調整する。３ビツトシ
フトレジスタ６１７、誤差ラツチ６１８及びゲー
ト６１９は、データがRAM５７９を通つた後に
残つた誤差の3SCの１サイクルの部分の補正を行
う。RAMの出力における並直列コンバータ６２
０は基準クロツク発生器９８から非多重化クロツ
クを受信し、テータ速度をシフトレジスタ６１７
の入力での3SCに戻すように変換する。第８Ｃ図
は位相器５６７によつて行われる補正及びこれに
続くRAM５７９及びシフトレジスタ６１７によ
る時間軸補正を示す。時間軸補正器５６５の補正
された出力は端子６２２に現れる。しかしなが
ら、サブキヤリアの特定の位相に関して再規定さ
れた基準Ｈ／２信号が、誤差ゲート５８２の動作
による際時間偏位誤差の測定に用いられると、時
間軸補正器５６５によつて与えられたビデオ信号
に46ナノ秒、15Hzのジツタが生じてしまう。時間
軸補正器５６５の９ビツト並列出力はデータ転送
回路１２９に接続される。
第１図は内部アクセスステーシヨンと２つのデ
イスク駆動ユニツトを含む本発明を実施した装置
の全体的な外観を示す斜視図、第２図は操作者が
実施例装置を制御するために使用することができ
る代表的な遠隔アクセスステーシヨンを示す拡大
斜視図、第３図は操作者が操作時に使用する種々
のキー及びバーを特に示す第１図の内部アクセス
ステーシヨンのキーボードの一部の拡大図、第４
図は実施例装置の全体構成の簡略化された機能ブ
ロツク図、第５図は記録動作時に実施例装置を通
る信号の路を簡略化して示す機能ブロツク図、第
６図は再生動作時に実施例装置を通る信号の路を
簡略化して示す機能ブロツク図、第７Ａ図及び第
７Ｂ図は実施例装置の信号システムのより詳細な
ブロツク図、第７Ｃ図は実施例装置の信号システ
ムの種々の位置にて生じるテレビジヨン信号のサ
ンプリング及び位相関係を示すタイミング図、第
８Ａ図は第７Ａ図に示された信号システムの一部
でありかつ本発明を組み込んだデータデコーダお
よび時間軸補正回路の機能ブロツク図、第８Ｂ図
および第８Ｃ図は第８Ａ図に示されるデータデコ
ーダおよび時間軸補正回路のためのタイミング
図、第９Ａ図、第９Ｂ図、第９Ｃ図、第９Ｄ図は
第８Ａ図に示されるデータデコーダおよび時間軸
補正回路の詳細な電気回路図、第９Ｅ図は第９Ａ
および９Ｂ図に示されたデータデコーダ部分の動
作を示すタイミング図である。 図で、５６５はデジタル時間軸補正器、５６８
はレジスタ、５７２は第１同期語検出器、５７５
は第２同期語検出器、５７９はRAM、５８２は
誤差ゲート、５８３は３分割カウンタ、６２３は
読出し誤差アドレス発生器、６２４はラツチおよ
び減算器を示す。
イスク駆動ユニツトを含む本発明を実施した装置
の全体的な外観を示す斜視図、第２図は操作者が
実施例装置を制御するために使用することができ
る代表的な遠隔アクセスステーシヨンを示す拡大
斜視図、第３図は操作者が操作時に使用する種々
のキー及びバーを特に示す第１図の内部アクセス
ステーシヨンのキーボードの一部の拡大図、第４
図は実施例装置の全体構成の簡略化された機能ブ
ロツク図、第５図は記録動作時に実施例装置を通
る信号の路を簡略化して示す機能ブロツク図、第
６図は再生動作時に実施例装置を通る信号の路を
簡略化して示す機能ブロツク図、第７Ａ図及び第
７Ｂ図は実施例装置の信号システムのより詳細な
ブロツク図、第７Ｃ図は実施例装置の信号システ
ムの種々の位置にて生じるテレビジヨン信号のサ
ンプリング及び位相関係を示すタイミング図、第
８Ａ図は第７Ａ図に示された信号システムの一部
でありかつ本発明を組み込んだデータデコーダお
よび時間軸補正回路の機能ブロツク図、第８Ｂ図
および第８Ｃ図は第８Ａ図に示されるデータデコ
ーダおよび時間軸補正回路のためのタイミング
図、第９Ａ図、第９Ｂ図、第９Ｃ図、第９Ｄ図は
第８Ａ図に示されるデータデコーダおよび時間軸
補正回路の詳細な電気回路図、第９Ｅ図は第９Ａ
および９Ｂ図に示されたデータデコーダ部分の動
作を示すタイミング図である。 図で、５６５はデジタル時間軸補正器、５６８
はレジスタ、５７２は第１同期語検出器、５７５
は第２同期語検出器、５７９はRAM、５８２は
誤差ゲート、５８３は３分割カウンタ、６２３は
読出し誤差アドレス発生器、６２４はラツチおよ
び減算器を示す。
Claims (1)
- 【特許請求の範囲】 １ 間隔を置いて生じかつデータクロツク信号に
よつて決定される速度で生じるデジタルデータが
それと同位相でそのストリームに周期的に生じる
選択されたシーケンスのデジタルデータビツトを
含むような上記デジタルデータストリームのタイ
ミング誤差を補正するための電子的時間軸補正器
において、 (イ) 上記タイミング誤差に従つて可変速度の第１
のクロツク信号を発生するための第１のクロツ
ク信号発生器と、 (ロ) 基準速度の第２のクロツク信号を発生するた
めの第２のクロツク信号発生器と、 (ハ) 上記第１のクロツク信号に応じ、上記デジタ
ルデータストリームを受けて上記選択されたシ
ーケンスのデジタルデータビツトの生起の検出
時に第１の指示信号を発生するための第１の検
出器と、 (ニ) 上記第１の検出器によつて上記デジタルデー
タを受けた後の時間で上記デジタルデータを一
時的に記憶し、上記第１及び第２のクロツク信
号の一方に応じ上記一方のクロツク信号によつ
て定められる速度で上記デジタルデータを記憶
のために受入れ、また上記第１及び第２のクロ
ツク信号の他方に応じ上記他方のクロツク信号
によつて定められる速度で上記記憶されたデジ
タルデータを検索し、更に上記第１の指示信号
に応じデジタルデータの受入れ及び検索の相対
時間を初期設定するための第１のデジタルデー
タメモリと、 (ホ) 上記第２のクロツク信号に応じ、上記第１の
デジタルデータメモリから検索したデジタルデ
ータストリームを受けて、デジタルデータビツ
トの選択されたシーケンスの生起と基準時間信
号との間の時間差に応じかつそれを表す第２の
指示信号を発生する第２の検出器と、 (ヘ) 上記第２の検出器によつて上記デジタルデー
タを受けた後の時間で上記第１のデジタルメモ
リから検索したデジタルデータを一時的に記憶
し、かつ上記第２の指示信号に応じて上記指示
された時間差に対応する時間間隔の間上記デジ
タル信号を記憶するための第２のデジタルデー
タメモリと、 を具備したことを特徴とする上記電子的時間軸補
正器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB45195 | 1976-10-29 | ||
| GB4519576 | 1976-10-29 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13019377A Division JPS5356004A (en) | 1976-10-29 | 1977-10-29 | Magnetic recorder reproducer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0235880A JPH0235880A (ja) | 1990-02-06 |
| JPH0440915B2 true JPH0440915B2 (ja) | 1992-07-06 |
Family
ID=10436254
Family Applications (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13019377A Pending JPS5356004A (en) | 1976-10-29 | 1977-10-29 | Magnetic recorder reproducer system |
| JP63102888A Pending JPH0242888A (ja) | 1976-10-29 | 1988-04-27 | 同期語挿入装置 |
| JP63102890A Granted JPH0242890A (ja) | 1976-10-29 | 1988-04-27 | 直流レベル復原装置 |
| JP63102889A Granted JPH0242889A (ja) | 1976-10-29 | 1988-04-27 | サンプリング装置 |
| JP63102887A Granted JPH0235880A (ja) | 1976-10-29 | 1988-04-27 | 電子的時間軸補正装置 |
Family Applications Before (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13019377A Pending JPS5356004A (en) | 1976-10-29 | 1977-10-29 | Magnetic recorder reproducer system |
| JP63102888A Pending JPH0242888A (ja) | 1976-10-29 | 1988-04-27 | 同期語挿入装置 |
| JP63102890A Granted JPH0242890A (ja) | 1976-10-29 | 1988-04-27 | 直流レベル復原装置 |
| JP63102889A Granted JPH0242889A (ja) | 1976-10-29 | 1988-04-27 | サンプリング装置 |
Country Status (5)
| Country | Link |
|---|---|
| JP (5) | JPS5356004A (ja) |
| BE (1) | BE860257A (ja) |
| DE (8) | DE2759865C2 (ja) |
| FR (3) | FR2371838B1 (ja) |
| HK (6) | HK26486A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4251831A (en) * | 1979-10-26 | 1981-02-17 | Kamath Bantval Y | Filter and system incorporating the filter for processing discrete samples of composite signals |
| JPS5730484A (en) * | 1980-07-30 | 1982-02-18 | Hitachi Denshi Ltd | Compensation system for speed error of reproduced video signal |
| NL187211C (nl) * | 1981-02-27 | Uniroyal Inc | Werkwijze voor de bereiding van een expandeerbaar mengsel, werkwijze voor de bereiding van geexpandeerde polymere materialen, alsmede werkwijze voor de bereiding van een hydrazodicarbonzuurester als bij verhitting gasafsplitsend middel. | |
| US4519001A (en) * | 1981-10-27 | 1985-05-21 | Ampex Corporation | Apparatus for providing dropout compensation and error concealment in a PAL format video information signal |
| JPS6298989A (ja) * | 1985-10-17 | 1987-05-08 | アムペックス コーポレーシヨン | ブランキング信号発生制御方法及び装置 |
| NL8700294A (nl) * | 1987-02-09 | 1988-09-01 | At & T & Philips Telecomm | Klemcircuit voor een televisietransmissiesysteem. |
| DE3816568A1 (de) * | 1988-05-14 | 1989-11-16 | Bodenseewerk Geraetetech | Verfahren und vorrichtung zur demodulation eines wechselspannungs-signals |
| FR2651632B1 (fr) * | 1989-09-06 | 1994-06-03 | Tonna Electronique | Procede et dispositif d'alignement de signaux video et de detection de presence de donnees numeriques recurrentes dans un signal video. |
| KR920006751Y1 (ko) * | 1989-12-16 | 1992-09-26 | 삼성전자 주식회사 | 비디오 테이프 레코더의 lp 모드 다기능시 칼라신호 보상회로 |
| JP4824610B2 (ja) * | 2007-03-19 | 2011-11-30 | テイ・エス テック株式会社 | 屋外車両用シート |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3657712A (en) * | 1955-12-09 | 1972-04-18 | Dirks Computer Systems Corp | Storing device for signals |
| US3252098A (en) * | 1961-11-20 | 1966-05-17 | Ibm | Waveform shaping circuit |
| DE1290579B (de) * | 1965-08-31 | 1969-03-13 | Standard Elektrik Lorenz Ag | Schaltung zur Rueckgewinnung des unterdrueckten Gleichspannungsanteils von Farb- bzw. Farbdifferenzsignalen |
| US3539716A (en) * | 1968-03-18 | 1970-11-10 | Ampex | Method and apparatus for recording and reproducing television or other broad band signals with an altered time base effect |
| JPS555954B1 (ja) * | 1968-08-14 | 1980-02-12 | ||
| US3795763A (en) * | 1972-04-18 | 1974-03-05 | Communications Satellite Corp | Digital television transmission system |
| JPS5320169B2 (ja) * | 1972-04-24 | 1978-06-24 | ||
| JPS5037063B2 (ja) * | 1972-05-24 | 1975-11-29 | ||
| JPS5011322A (ja) * | 1973-05-30 | 1975-02-05 | ||
| NL7309910A (nl) * | 1973-07-17 | 1975-01-21 | Philips Nv | Inrichting voor het weergeven van een op een registratiedrager opgetekend kleurentelevisie- signaal. |
| JPS557988B2 (ja) * | 1973-10-01 | 1980-02-29 | ||
| CA1141022A (en) * | 1974-04-25 | 1983-02-08 | Maurice G. Lemoine | Time base compensator |
-
1977
- 1977-10-28 BE BE182168A patent/BE860257A/xx not_active IP Right Cessation
- 1977-10-28 FR FR7732574A patent/FR2371838B1/fr not_active Expired
- 1977-10-28 DE DE2759865A patent/DE2759865C2/de not_active Expired
- 1977-10-28 DE DE2759871A patent/DE2759871C2/de not_active Expired
- 1977-10-28 DE DE2759867A patent/DE2759867C2/de not_active Expired
- 1977-10-28 DE DE2759868A patent/DE2759868C2/de not_active Expired
- 1977-10-28 DE DE2759870A patent/DE2759870C2/de not_active Expired
- 1977-10-28 DE DE2759866A patent/DE2759866C2/de not_active Expired
- 1977-10-28 DE DE2759869A patent/DE2759869C2/de not_active Expired
- 1977-10-28 DE DE2759872A patent/DE2759872C2/de not_active Expired - Fee Related
- 1977-10-29 JP JP13019377A patent/JPS5356004A/ja active Pending
-
1980
- 1980-04-18 FR FR8008701A patent/FR2453572A1/fr not_active Withdrawn
- 1980-04-22 FR FR8008981A patent/FR2453571B1/fr not_active Expired
-
1986
- 1986-04-10 HK HK264/86A patent/HK26486A/xx unknown
- 1986-04-10 HK HK261/86A patent/HK26186A/xx unknown
- 1986-04-10 HK HK265/86A patent/HK26586A/xx unknown
- 1986-04-10 HK HK262/86A patent/HK26286A/xx unknown
- 1986-04-10 HK HK263/86A patent/HK26386A/xx unknown
- 1986-05-08 HK HK318/86A patent/HK31886A/xx unknown
-
1988
- 1988-04-27 JP JP63102888A patent/JPH0242888A/ja active Pending
- 1988-04-27 JP JP63102890A patent/JPH0242890A/ja active Granted
- 1988-04-27 JP JP63102889A patent/JPH0242889A/ja active Granted
- 1988-04-27 JP JP63102887A patent/JPH0235880A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0440913B2 (ja) | 1992-07-06 |
| FR2453571A1 (fr) | 1980-10-31 |
| HK26186A (en) | 1986-04-18 |
| JPH0242889A (ja) | 1990-02-13 |
| JPH0242890A (ja) | 1990-02-13 |
| FR2453572A1 (fr) | 1980-10-31 |
| DE2759872C2 (ja) | 1991-08-29 |
| FR2453571B1 (fr) | 1986-06-27 |
| DE2759869C2 (de) | 1985-01-17 |
| JPS5356004A (en) | 1978-05-22 |
| FR2371838B1 (fr) | 1985-06-21 |
| DE2759866C2 (de) | 1983-10-13 |
| DE2759871C2 (de) | 1983-06-09 |
| DE2759865C2 (de) | 1984-04-05 |
| JPH0235880A (ja) | 1990-02-06 |
| HK26586A (en) | 1986-04-18 |
| FR2371838A1 (fr) | 1978-06-16 |
| DE2759870C2 (de) | 1983-10-20 |
| HK26386A (en) | 1986-04-18 |
| DE2759868C2 (de) | 1983-02-10 |
| JPH0242888A (ja) | 1990-02-13 |
| JPH0250677B2 (ja) | 1990-11-05 |
| HK31886A (en) | 1986-05-16 |
| HK26286A (en) | 1986-04-18 |
| DE2759867C2 (de) | 1986-06-26 |
| HK26486A (en) | 1986-04-18 |
| BE860257A (fr) | 1978-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4301466A (en) | Fast acting phase shifting apparatus for use in digital sampling systems | |
| US4392159A (en) | Method and apparatus for digital video signal processing | |
| US4122477A (en) | Method and apparatus for inserting synchronizing words in a digitalized television signal data stream | |
| JP3377194B2 (ja) | 磁気記録担体上のトラックの開始部にクロックのロック用コード語を記録する方法及び記録担体 | |
| US4315331A (en) | Apparatus for providing drop-out compensation in recording and reproducing systems | |
| US4122487A (en) | Precision phase controlled clock for sampling television signals | |
| GB2086691A (en) | Signal processing method for digital signals possibly containing errors | |
| JPH0440915B2 (ja) | ||
| EP0473417B1 (en) | Digital signal reproducing apparatus | |
| US4651232A (en) | Method of controlling apparatus for recording and/or reproducing on a record medium | |
| US4349832A (en) | Digital data rate corrector and time base corrector | |
| US4119999A (en) | Apparatus for inserting a digital sync word, phase-synchronized to the color subcarrier, in place of the horizontal sync signal | |
| US4180701A (en) | Phase lock loop for data decoder clock generator | |
| US4356518A (en) | High frequency digital PCM decoding apparatus | |
| US4321704A (en) | Parity checking circuitry for use in multi-bit cell PCM recording and reproducing apparatus | |
| US4122478A (en) | Clock signal generator providing non-symmetrical alternating phase intervals | |
| US4181817A (en) | High bit rate digital data signal transmission system | |
| EP0915465B1 (en) | Digital signal recording apparatus, and related method | |
| KR900001450B1 (ko) | 기록 재생 장치 | |
| GB1595772A (en) | Digital time base compensator for correcting timing errors in a stream of digital data | |
| CA1183235A (en) | Apparatus for maintaining synchronization of a self- clocking stream of data | |
| JP3123050B2 (ja) | 記録装置 | |
| GB2137451A (en) | Processing television signals for digital recording | |
| GB1595774A (en) | Precision phase controlled clock for sampling television signals | |
| JPH01166374A (ja) | デイジタル信号記録装置 |