JPH0443675A - Optoelectronic integrated device - Google Patents

Optoelectronic integrated device

Info

Publication number
JPH0443675A
JPH0443675A JP2152221A JP15222190A JPH0443675A JP H0443675 A JPH0443675 A JP H0443675A JP 2152221 A JP2152221 A JP 2152221A JP 15222190 A JP15222190 A JP 15222190A JP H0443675 A JPH0443675 A JP H0443675A
Authority
JP
Japan
Prior art keywords
layer
hemt
forming
constitutes
same material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2152221A
Other languages
Japanese (ja)
Inventor
Keigo Agawa
阿河 圭吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2152221A priority Critical patent/JPH0443675A/en
Publication of JPH0443675A publication Critical patent/JPH0443675A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Light Receiving Elements (AREA)

Abstract

PURPOSE:To obtain a material structure suitable for an optoelectronic integrated device at a high production yield by forming the following in the same process: a p-layer and a buffer layer which are composed of the same material; an absorption layer and a channel layer which are composed of the same material; and an n-layer and an electron supply layer which are composed of the same material. CONSTITUTION:A layer 2 composed of p-InP or p-AlInAs, a layer 3 composed of i-InGaAs and a layer 4 composed of n-InP or n-AlInAs are formed sequentially on a semiconductor substrate 1 composed of p<-> InP by an epitaxial growth method. One part of the layers 2 to 4 is removed selectively; a double hetero pin photodiode is formed in one part and a HEMT is formed in the other part; a polyimide layer 7 is formed between the individual elements. The layer 2 forming the pin photodiode 5 constitutes a layer 8; the layer 3 forming the photodiode constitutes an absorption layer 9; the layer 4 forming the photodiode constitutes an n-layer 10. The layer 2 forming the HEMT 6 constitutes a buffer layer 11; the layer 3 forming the HEMT constitutes a channel layer 12; the layer 4 forming the HEMT constitutes an electron supply layer 13.

Description

【発明の詳細な説明】 〔産業上の利用分前〕 本発明は先デバイスと電子デバイスとが同一の半導体基
板上に集積化される光電子集積2置に関するしのである
DETAILED DESCRIPTION OF THE INVENTION [Pre-industrial Application] The present invention relates to an optoelectronic integration bi-layer in which a first device and an electronic device are integrated on the same semiconductor substrate.

〔従来の技術〕[Conventional technology]

光7に子集積装置は、光受信器および光送信器の高性能
化、低価格化並びに高信頼性化が図れるデバイスとして
大きな期待が寄せられている。しかし、光デバイスと電
子デバイスという機能も構造も全く異なるデバイスを集
積しなければならないことから、まだ、実用化レベルに
達していない。
There are great expectations for the optical 7-channel integrated device as a device that can improve the performance, cost, and reliability of optical receivers and optical transmitters. However, it has not yet reached the level of practical use because optical devices and electronic devices, which have completely different functions and structures, must be integrated.

このため、結晶成長技術、光デバイス構造、電子デバイ
ス構造および集積化構造等に関して技術的な革新が望ま
れている。
Therefore, technological innovations are desired in terms of crystal growth techniques, optical device structures, electronic device structures, integrated structures, and the like.

このため、様々な光電子デバイスの開発が行われており
、例えば、昭和63年10月の電子情報逍信学会研究報
告(光・量子エレクトロニクス。
For this reason, various optoelectronic devices are being developed, such as the October 1988 Research Report of the Institute of Electronics, Information and Communications Engineers (Optical and Quantum Electronics).

光通信システム研究会)、rOMVPE法を用いたP 
I N−HEMTアンプ受信0EICJにこの種の技術
が開示されている。つまり、この文献には、PINホト
ダイオードとHEMT (高電子移動度トランジスタ)
とが積層されて集積された構造の受信用光電子集積装置
が示されている。また、この他にもPINホトダイオー
ドとHEMTとが別々に結晶成長して集積化された構造
の受信用光電子集積装置もある。
Optical Communication System Research Group), P using rOMVPE method
This type of technology is disclosed in IN-HEMT Amplifier Reception 0EICJ. In other words, this document describes a PIN photodiode and a HEMT (high electron mobility transistor).
A receiving optoelectronic integrated device having a structure in which both are stacked and integrated is shown. In addition, there is also a receiving optoelectronic integrated device having a structure in which a PIN photodiode and a HEMT are separately grown as crystals and integrated.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、上記従来のPINホトダイオードとHE
MTとが積層された構造や、別々に結晶成長した構造の
光電子集積デバイスは、結晶成長プロセスのみが複雑に
なるばかりではな(、装置全体の製造プロセスも複雑に
なっていた。このため、デバイスの製造歩留まりが低下
する要因になっていた。
However, the conventional PIN photodiode and the HE
For optoelectronic integrated devices with a structure in which MTs are stacked or in which crystals are grown separately, not only the crystal growth process becomes complicated (but also the manufacturing process for the entire device). This was a factor in reducing the manufacturing yield.

〔課題を解決するための手段〕[Means to solve the problem]

本発明はこのような課題を解消するためになされたもの
で、半絶縁性1nPまたはp 形(p)1nPからなる
半導体基板と、この半導体基板、」二に形成されp−1
nPまたはp−ANInAsからなるホトダイオードを
構成するp層と、このp層上に形成され真性(i−)I
nGaAsからなるホトダイオードを構成する吸収層と
、この吸収層上に形成されn形(n)InPまたはn−
Al InAsからなるホトダイオードを構成するn層
と、半導体基板上に形成されp層と同じ材料からなるH
EMTを構成するバッファ層と、このバッファ層上に形
成され吸収層と同じ材料からなるHEMTを構成するチ
ャネル層と、このチャネル層上に形成されn層と同じ材
料からなるHEMTを構成する電子供給層とを備えて形
成されたものである。
The present invention has been made to solve these problems, and includes a semiconductor substrate made of semi-insulating 1nP or p-type (p) 1nP, and a p-1
A p layer constituting a photodiode made of nP or p-ANInAs, and an intrinsic (i-)I layer formed on this p layer.
An absorption layer constituting a photodiode made of nGaAs, and an n-type (n) InP or n-
The n-layer that constitutes the photodiode is made of Al InAs, and the H layer is formed on the semiconductor substrate and is made of the same material as the p-layer.
A buffer layer forming the EMT, a channel layer forming the HEMT formed on the buffer layer and made of the same material as the absorption layer, and an electron supply forming the HEMT formed on the channel layer and made of the same material as the n layer. It is formed with a layer.

また、HEMTを構成する電子供給層とチャネル層との
間に1−1nPまたはi −A、Q InAsからなる
スペーサ層を形成したものである。
Further, a spacer layer made of 1-1 nP or i-A, Q InAs is formed between the electron supply layer and the channel layer constituting the HEMT.

〔作用〕[Effect]

同−材料からなるp層およびバッファ層、同−1月から
なる吸収層およびチャネル層、並びに同−材料からなる
□層および電子供給層は同一プロセスにおいて製造され
る。
The p layer and buffer layer made of the same material, the absorption layer and channel layer made of the same material, and the square layer and electron supply layer made of the same material are manufactured in the same process.

また、HE M Tの電子供給層とチャネル層との間に
スベーガ層をJ1ツ成することにより、HEMTの電子
−輸送特性は向上する。
Further, by forming a J1 sublayer between the electron supply layer and the channel layer of the HEMT, the electron-transport characteristics of the HEMT are improved.

〔実施例〕〔Example〕

次に、本発明の一実施例による長波長帯用(13〜1,
5511m)の受信用光電子集積装置(OEIC)につ
いて説明する。
Next, according to an embodiment of the present invention, for long wavelength bands (13 to 1,
5511m) will be explained.

第1図は、本発明の第1の実施例にょる0EICの構造
を示す断面図である。この0EICは半導体基板1にp
−−1nPを使用したものであり、まず第2図(a)に
示される構造に各層がエピタキシャル成長法によって形
成される。つまり、り  −1nPからなる半導体基板
1上に、p −InPまたはp−A、Q InAsから
なる層2がエピタキシャル成長法によって形成される。
FIG. 1 is a sectional view showing the structure of an 0EIC according to a first embodiment of the present invention. This 0EIC is connected to the semiconductor substrate 1.
--1nP is used, and each layer is first formed by epitaxial growth in the structure shown in FIG. 2(a). That is, a layer 2 made of p-InP or p-A, Q InAs is formed by epitaxial growth on a semiconductor substrate 1 made of -1nP.

この層2上には、1−InGaAsからなる層3がエピ
タキシャル成長法によって形成される。この層3」二に
は、n−1n Pまたはn−AΩ I nAsからなる
層4がエピタキシャル成長法により”i:形成される。
On this layer 2, a layer 3 made of 1-InGaAs is formed by epitaxial growth. On this layer 3, a layer 4 made of n-1n P or n-AΩ InAs is formed by epitaxial growth.

さらに、このように形成された層2〜4の一部は選択的
に除去され、層2〜4は2分される(同図(b)参jj
40゜2分された一方はダブルへテロルミnホトダイオ
ードを形成し、他方はHEMTを形成するものとなる。
Furthermore, a part of the layers 2 to 4 formed in this way is selectively removed, and the layers 2 to 4 are divided into two (see figure (b)).
One of the 40° halves forms a double heteroluminium photodiode, and the other forms a HEMT.

これら各素子間には第1図に示されるように、バソシベ
ーンヨンおよび平坦化のためにボリイミ1−層7が形成
される。
As shown in FIG. 1, a polyimide layer 7 is formed between these elements for bathing and planarization.

plnホトダイオード5を形成する層2は0層8を構成
し、層3は吸収層9を構成し、層4は0層10を構成し
ている。吸収層9に格子整合した0層8および0層1o
は夏nPまたはAg1nAsによって形成されているた
め、1.3〜1.55μmnの長波長帯の光信号に対し
て感応しない。また、HEMT6を形成する層2はバッ
ファ層111層3はチャネル層121層4は電子供給層
13を構成している。n−1nPまたはn −A、Ql
nAsからなる電子供給層13と1−InGaAsから
なるチャネル層12との界面には比較的大きな伝導帯の
不連続が生じている。HEMT6は、このような特性を
有するI n P / I nGaAsまたはAI I
nAs/InGaAsのへテロ接合を利用して形成され
ている。
Layer 2 forming the pln photodiode 5 constitutes the 0 layer 8 , layer 3 constitutes the absorption layer 9 , and layer 4 constitutes the 0 layer 10 . 0 layer 8 and 0 layer 1o lattice matched to absorption layer 9
Since it is formed of nP or Ag1nAs, it is not sensitive to optical signals in the long wavelength band of 1.3 to 1.55 μm. Further, the layer 2 forming the HEMT 6 is a buffer layer 111, the layer 3 is a channel layer 121, and the layer 4 is an electron supply layer 13. n-1nP or n-A, Ql
A relatively large conduction band discontinuity occurs at the interface between the electron supply layer 13 made of nAs and the channel layer 12 made of 1-InGaAs. HEMT6 is made of I n P / I nGaAs or AI I with such characteristics.
It is formed using an nAs/InGaAs heterojunction.

また、pinホトダイオード5の0層10上にはn電極
14が形成され、半導体基板1の裏面にはこのnts極
に対応するn電極15が形成される。
Further, an n-electrode 14 is formed on the 0 layer 10 of the pin photodiode 5, and an n-electrode 15 corresponding to this nts electrode is formed on the back surface of the semiconductor substrate 1.

また、HEMT6の電子供給層13」二にはドレイン電
極16.ソース電極17およびゲート電極18が形成さ
れる。以上の各工程を経ることにより、受光用光電子集
積デバイスが形成されることになる。
Further, the electron supply layer 13'' of the HEMT 6 is provided with a drain electrode 16. A source electrode 17 and a gate electrode 18 are formed. By going through each of the above steps, a photoelectronic integrated device for light reception is formed.

このデバイスの等価回路は第3図に示される。The equivalent circuit of this device is shown in FIG.

pinホトダイオード5のカソードとHEMT6のゲー
ト電極18とは図示しない配線金属によって接続されて
いる。また、pinホトダイオード5のカソードおよび
HEMT6のドレイン電極16には図示しない抵抗19
.20が接続されている。
The cathode of the pin photodiode 5 and the gate electrode 18 of the HEMT 6 are connected by a wiring metal (not shown). In addition, a resistor 19 (not shown) is connected to the cathode of the pin photodiode 5 and the drain electrode 16 of the HEMT 6.
.. 20 are connected.

このような構成において、pinホトダイオード5を逆
バイアスし、HEMT6のドレイン・ソース間に適当な
バイアスをかけておく。この状態でpinホトダイオー
ド5に光信号が受信されるとこの光信号は電気信号に変
換され、この電気信号はHEMT6によって増幅されて
復調される。
In such a configuration, the pin photodiode 5 is reverse biased to apply an appropriate bias between the drain and source of the HEMT 6. When an optical signal is received by the pin photodiode 5 in this state, this optical signal is converted into an electrical signal, and this electrical signal is amplified and demodulated by the HEMT 6.

なお、HEMT6のチャネル層1211バッファ層11
間は逆バイアス状態になっているため、pinホトダイ
オード5とHEMT6とは直流的にアイソレートされた
状態になっている。
Note that the channel layer 1211 buffer layer 11 of HEMT6
Since the pin photodiode 5 and the HEMT 6 are in a reverse bias state, they are in a DC-isolated state.

本実施例による0EICは、2層8およびバッファ層1
1、吸収層9およびチャネル層12、並びに0層10お
よび電子供給層13は共に同じ材料から形成されている
。従って、2層8およびバッファ層11、吸収層9およ
びチャネル層12、並びに0層10および電子供給層1
3は、上述したように同一プロセスの同一エピタキシャ
ル成長によって形成することが可能になる。
The 0EIC according to this embodiment has two layers 8 and a buffer layer 1.
1, the absorption layer 9 and the channel layer 12, as well as the 0 layer 10 and the electron supply layer 13, are both made of the same material. Therefore, the 2 layer 8 and the buffer layer 11, the absorption layer 9 and the channel layer 12, and the 0 layer 10 and the electron supply layer 1
3 can be formed by the same epitaxial growth in the same process as described above.

第4図は本発明の第2の実施例による0EICの構造を
示す断面図であり、第1図と同一部分または相当する部
分については同符号を用いる。
FIG. 4 is a sectional view showing the structure of an 0EIC according to a second embodiment of the present invention, and the same reference numerals are used for the same or corresponding parts as in FIG. 1.

この0EICは半導体基板2】に半絶縁性1 nPを使
用したものである。その製造に際しては、」−述した第
1の実施例と同様に半導体基板21上に各層2〜4がエ
ピタキシャル成長法によって積層される(第2図(a)
参照)。次に、積層された層2〜4が選択的に除去され
て2分され、pinホトダイオード5か形成される側と
、HE M T6が形成される側とに分けられる。この
際、plnlnホトダイオード形成される側の積層構造
は層3,4が層2を残して除去され、さらに、2分され
た状態に形成される。pinホトダイオード5側で2分
された一方の積層構造は、後述するn電極23を形成す
るために用いられるものである。
This 0EIC uses a semi-insulating 1 nP semiconductor substrate 2. In its manufacture, the layers 2 to 4 are laminated on the semiconductor substrate 21 by epitaxial growth, as in the first embodiment described above (see FIG. 2(a)).
reference). Next, the stacked layers 2 to 4 are selectively removed and divided into two parts: a side where the pin photodiode 5 is formed and a side where the HEMT 6 is formed. At this time, layers 3 and 4 of the laminated structure on the side where the plnln photodiode will be formed are removed, leaving layer 2, and the layer structure is further divided into two. One of the laminated structures divided into two on the pin photodiode 5 side is used to form an n-electrode 23, which will be described later.

pinホトダイオード5を形成する層2,3゜4は上記
の第1の実施例と同様に2層8.吸収層9.0層10を
構成し、HEMT6を形成する層2.3.4はバッファ
層11.チャネル層12゜7ヒ子供給層]3を構成して
いる。次に、これら積層構造上に絶縁膜22か形成され
、必要部分が選択的に除去される。そして、plnln
ホトダイオ’ 5土の絶縁膜22の除去部分にn電極]
4が形成され、また、このn電極に対応するn電極23
が2層8を残して2分された一方の積層構造上に形成さ
れる。また、HE M T 61の絶縁膜22の除ノに
部分にドレイン電極16.ソース電極17およびゲート
電極〕8が形成される。最後に、各積層構造間に重Hi
化およびバッンベーションのためにポリイミド7が形成
される。
The layers 2, 3 and 4 forming the pin photodiode 5 are two layers 8 and 4, similar to the first embodiment described above. The layers 2.3.4 constituting the absorption layer 9.0 layer 10 and forming the HEMT 6 are the buffer layer 11. The channel layer 12 constitutes a 7-power supply layer]3. Next, an insulating film 22 is formed on these laminated structures, and necessary portions are selectively removed. And plnln
Photodiode' 5 n-electrode on the removed part of the insulating film 22]
4 is formed, and an n-electrode 23 corresponding to this n-electrode is formed.
is formed on one of the laminated structures divided into two, leaving two layers 8. In addition, a drain electrode 16. A source electrode 17 and a gate electrode]8 are formed. Finally, place a heavy Hi between each laminated structure.
Polyimide 7 is formed due to the oxidation and banvation.

この第2の実施例の構造は、第1の実施例の構造に比較
してp i nホ)・ダイオード′5のn電極23を形
成する構造が異なるだけである。これは、半導体基板2
1に半絶縁性の材料を用いていることに起因する。従っ
て、デバイスの等価回路は上記の第]の実施例と同様に
第3図に示され、回路動作も同様である。また、本実施
例においても、2層8およびバッファ層11、吸収層9
およびチャネル層12、並びに11層10および電子供
給層13は同一材料から形成されているため、同一の製
造プロセスにおいて製造することが可能である。
The structure of the second embodiment differs from the structure of the first embodiment only in the structure for forming the n-electrode 23 of the p i n diode '5. This is semiconductor substrate 2
This is due to the fact that semi-insulating material is used in 1. Therefore, the equivalent circuit of the device is shown in FIG. 3 in the same manner as in the above-mentioned embodiment, and the circuit operation is also the same. Also in this embodiment, the second layer 8, the buffer layer 11, and the absorption layer 9
Since the channel layer 12, the eleventh layer 10, and the electron supply layer 13 are formed from the same material, they can be manufactured in the same manufacturing process.

上記各実施例による構造の0EICによれば、製造時に
おける結晶成長プロセスは簡略化したものとなり、また
、ブレーナ構造を有する装置を得ることが可能になる。
According to the 0EIC of the structure according to each of the above embodiments, the crystal growth process during manufacturing is simplified, and it becomes possible to obtain a device having a Brehner structure.

また、」二連したエピタキシャル構造をとることにより
、イオン注入技術や不純物拡散技術を用いることなく光
電子デバイスを形成することが可能になる。従って、製
造プロセス全体を通してもプロセスが簡略化される。
Further, by adopting a double epitaxial structure, it becomes possible to form an optoelectronic device without using ion implantation technology or impurity diffusion technology. Therefore, the entire manufacturing process is also simplified.

また、上記各実施例において、HEMT6を構成する電
子供給層】3とチャネル層12との間に1−1nPまた
はi −AΩ1nAsからなるスペーサ層を形成するこ
とにより、HEMT6の電子輸送特性は向上し、動作速
度はより高くなる。
Furthermore, in each of the above embodiments, the electron transport characteristics of the HEMT 6 are improved by forming a spacer layer made of 1-1 nP or i-AΩ1 nAs between the electron supply layer 3 constituting the HEMT 6 and the channel layer 12. , the operating speed will be higher.

なお、HEMT6を構成する電子供給層13の材料にI
 nPを用いる場合には、この電子供給層13上に1−
AjJInAs層またはI  A、QGaInAs層を
形成することか好ましい。これは、これら各層」二に形
成されるゲート電極18のショットキ特性が向上するか
らである。
Note that the material of the electron supply layer 13 constituting the HEMT 6 is I.
When nP is used, 1-
It is preferable to form an AjJInAs layer or an IA,QGaInAs layer. This is because the Schottky characteristics of the gate electrode 18 formed in each of these layers are improved.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、同一材料からなる
p層およびバッファ層、同一材料からなる吸収層および
チャネル層、並びに同一材料からなる【】層および電子
供給層は同一プロセスにおいて製造される。このため、
光電子集積装置の結晶成長プロセスが簡略化されるばか
りでなく、製造プロセス全体が簡略化される。この結果
、高い製造歩留まりをもって、長距離光通信用の光電子
集積装置に適した材料構造を提供することが可能になる
As explained above, according to the present invention, the p layer and buffer layer made of the same material, the absorption layer and channel layer made of the same material, and the [ ] layer and electron supply layer made of the same material are manufactured in the same process. . For this reason,
Not only is the crystal growth process of the optoelectronic integrated device simplified, but the entire manufacturing process is simplified. As a result, it becomes possible to provide a material structure suitable for an optoelectronic integrated device for long-distance optical communication with a high manufacturing yield.

マタ、HEMTの電子供給層とチャネル層との+4Jに
スペーサ層を形成することにより、HEMTの電子輸送
特性が向上し、装置の動作速度は高まる。
By forming a spacer layer at +4J between the electron supply layer and the channel layer of the HEMT, the electron transport properties of the HEMT are improved and the operating speed of the device is increased.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例による受信用光電子集積
装置を示す断面図、第2図は第1図に示された光電子集
積装置の製造プロセスにおける装置の断面図、第3図は
第1図に示された装置の等化回路図、第4図は本発明の
第2の実施例による光電r−集積装置を小す断面図であ
る。 〕・1)  −111Pからなる十導体基板、5・・ダ
ブルへテロp i nホトダイオード、6・・・HEM
T、8・・p層、9 吸収層、10・・【】層、11・
・・バッファ層、12・・チャネル層、]3・・電子供
給層、2 ] 、、、 、′1’絶縁性1nP。 】4 +7  18   16 (1′
FIG. 1 is a cross-sectional view showing a receiving opto-electronic integrated device according to a first embodiment of the present invention, FIG. 2 is a cross-sectional view of the device in the manufacturing process of the opto-electronic integrated device shown in FIG. 1, and FIG. 1 is an equalization circuit diagram of the device shown in FIG. 1, and FIG. 4 is a small cross-sectional view of an optoelectronic r-integrated device according to a second embodiment of the invention. ]・1) -111P ten-conductor substrate, 5...double hetero pin photodiode, 6...HEM
T, 8...p layer, 9 absorption layer, 10...[] layer, 11...
...Buffer layer, 12..Channel layer, ]3..Electron supply layer, 2],,,,'1' Insulating 1nP. ]4 +7 18 16 (1'

Claims (1)

【特許請求の範囲】 1、半絶縁性InPまたはp^−形のInPからなる半
導体基板と、この半導体基板上に形成されp形のInP
またはp形のAlInAsからなるホトダイオードを構
成するp層と、このp層上に形成され真性のInGaA
sからなるホトダイオードを構成する吸収層と、この吸
収層上に形成されn形のInPまたはn形のAlInA
sからなるホトダイオードを構成するn層と、前記半導
体基板上に形成され前記p層と同じ材料からなるHEM
Tを構成するバッファ層と、このバッファ層上に形成さ
れ前記吸収層と同じ材料からなるHEMTを構成するチ
ャネル層と、このチャネル層上に形成され前記n層と同
じ材料からなるHEMTを構成する電子供給層とを備え
て形成された光電子集積装置。 2、HEMTを構成する電子供給層とチャネル層との間
に真性のInPまたは真性のAlInAsからなるスペ
ーサ層を形成したことを特徴とする請求項1記載の光電
子集積装置。
[Claims] 1. A semiconductor substrate made of semi-insulating InP or p^-type InP, and a p-type InP formed on this semiconductor substrate.
Or a p-layer constituting a photodiode made of p-type AlInAs and an intrinsic InGaA layer formed on this p-layer.
an absorption layer constituting a photodiode consisting of s, and an n-type InP or n-type AlInA formed on this absorption layer.
an HEM formed on the semiconductor substrate and made of the same material as the p layer;
A buffer layer forming T, a channel layer formed on this buffer layer and forming a HEMT made of the same material as the absorption layer, and a HEMT formed on this channel layer and made of the same material as the n layer. An optoelectronic integrated device comprising an electron supply layer. 2. The optoelectronic integrated device according to claim 1, characterized in that a spacer layer made of intrinsic InP or intrinsic AlInAs is formed between the electron supply layer and the channel layer constituting the HEMT.
JP2152221A 1990-06-11 1990-06-11 Optoelectronic integrated device Pending JPH0443675A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2152221A JPH0443675A (en) 1990-06-11 1990-06-11 Optoelectronic integrated device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2152221A JPH0443675A (en) 1990-06-11 1990-06-11 Optoelectronic integrated device

Publications (1)

Publication Number Publication Date
JPH0443675A true JPH0443675A (en) 1992-02-13

Family

ID=15535732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2152221A Pending JPH0443675A (en) 1990-06-11 1990-06-11 Optoelectronic integrated device

Country Status (1)

Country Link
JP (1) JPH0443675A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727649U (en) * 1992-10-02 1995-05-23 株式会社アトソン Competition record input device
JP2002151668A (en) * 2000-11-10 2002-05-24 Denso Corp Optical integrated circuit and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727649U (en) * 1992-10-02 1995-05-23 株式会社アトソン Competition record input device
JP2002151668A (en) * 2000-11-10 2002-05-24 Denso Corp Optical integrated circuit and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP4220688B2 (en) Avalanche photodiode
JP3292894B2 (en) Integrated light receiving circuit
JP6881027B2 (en) Semiconductor light receiving element and manufacturing method of semiconductor light receiving element
US5063426A (en) InP/InGaAs monolithic integrated photodetector and heterojunction bipolar transistor
JP2599131B2 (en) Integrated photodetector-amplifier device
JPS5854685A (en) Avalanche photodiode and manufacture thereof
TWI686961B (en) Sudden collapse type photodiode and manufacturing method thereof
JP7081551B2 (en) Avalanche photodiode and its manufacturing method
JPH0661521A (en) Avalanche photodiode
JP2590817B2 (en) Photo Detector
JPH0443675A (en) Optoelectronic integrated device
CN116130541B (en) Multicolor detector and preparation method thereof
JPH11330536A (en) Semiconductor light receiving element
JPH02199877A (en) Optical receiver and photoelectric integrated circuit
JP2670553B2 (en) Semiconductor light receiving / amplifying device
JPS62190779A (en) Integrated type light receiving device
JPS6222473B2 (en)
JP3610910B2 (en) Semiconductor photo detector
JPH0666334B2 (en) Field effect transistor
KR100290858B1 (en) quantum dot infrared detection device and method for fabricating the same
JPS5948963A (en) photo transistor
JP2004179404A (en) Semiconductor light receiving device and method of manufacturing the same
JP3141368B2 (en) Light receiving element and optoelectronic integrated circuit
JP2991555B2 (en) Semiconductor light receiving element
JP2741763B2 (en) Semiconductor device