JPH0444287B2 - - Google Patents

Description

【発明の詳細な説明】 本発明を以下の順序で説明する。 Ａ 産業上の利用分野 Ｂ 従来技術およびその問題点 Ｃ 問題点を解決するための手段 Ｄ 実施例 Ｄ−１ 実施例の概要 Ｄ−２ 実施例の説明 ビツトスキユア シーブ Ａパイプライン 正規化領域 送 出 符号つき加算 指定丸め 保持累算モード Ｅ 発明の効果 Ａ 産業上の利用分野 本発明は、浮動小数点数の和を高スループツ
ト、かつ高精度で反復して演算するための加算装
置に関するものである。 Ｂ 従来技術およびその問題点 浮動小数点演算は、科学計算にとつて必須であ
る。４種の基本的な浮動小数点演算□＋、□−、□×お
よび□／は長い間デイジタル・コンピユータの演算
装置の一部であつた。今日、科学技術用のプロセ
ツサは、それがどんな形態であれ（純粋なハード
ウエア、副プロセツサ・ハードウエア、マイクロ
コード化された装置等）浮動小数点演算を高速に
実施できる。 実数の対について行なわれる正確な算術演算
＋、−、×および／に対する近似として、浮動小数
点数の対について浮動小数点演算、□＋、□−、□×お
よび□／を、行なうと、コンピユータの精度の最後
の桁まで正確な結果が出る。もちろん、これは、
コンピユータ上で丸め演算子□および浮動小数点
演算装置が適正に実現されていることが前提にな
つている。しかし、浮動小数点演算を組み合わせ
る場合、ａ□＋ｂ□＋ｃといつた初歩的な計算の場合
でさえ、結果の相対誤差が、コンピユータで表現
可能な最大の浮動小数点数と同じ位大きくなる場
合がある。科学計算では、実数の他に複素数、ベ
クトル実数と複素数の行列などの、いわゆる高次
データ形式の計算を行なう。そのようなデータ形
式の基本演算は、ａ□＋ｂ□＋ｃのような式を含む。
実際、これらの基本演算はｎ個の浮動小数点数の
内積□・を含む。したがつて、浮動小数点演算□＋、
□−、□×および□／が可能な最良の実現形態による場
合でも、科学計算のこれらの基本演算で十分な結
果が得られないことがある。 1981年アカデミツク・プレス（Academic
Press）社発行の「コンピユータ演算の理論と実
際（Computer Arithmetic in Theory and
Practice）」で、U.W.クリシユ（Kulisch）とW.
L.ミランカー（Miranker）が記載している、新
しい浮動小数点演算理論は、科学計算の精度に対
するこの限界から脱け出す１つの方法を示してい
る。基本的には、従来の４つの浮動小数点演算
に、内積と呼ばれる５番目の浮動小数点演算を追
加することにより、あらゆる高次データ形式の科
学計算における全ての浮動小数点演算において実
数の対に関する浮動小数点演算で可能な最高度の
コンピユータ精度を実現することができる。この
意味で、そのような演算の結果は、理想的な最高
精度の結果に最も近いデータ形式である。 浮動小数点数の２つのベクトル、ｘ＝（x_i、…
…、x_N）およびｙ＝（y_I、……y_N）が与えられて
いるとして、演算□・は次のように定義される。 ｘ□・ｙ＝（_N 〓ⁱ⁼¹ x_iy_i） すなわち、ｘ□・ｙは、まず_N 〓ⁱ⁼¹ x_iy_iを正確に計算
し、次にその和を一度丸めて得られる、浮動小数
点数である。ｘ□・ｙは、１回の丸め操作で表わさ
れる情報の喪失と等価な精度で、正確な内積_N 〓ⁱ⁼¹ x_i
y_iを表わす浮動小数点数であると言うことができ
る。 このような演算は、上記に引用したクリシユお
よびミランカーの刊行物に記載されている反復ア
ルゴリズムによつてシミユレートすることができ
る。これらのアルゴリズムの並列形のものも研究
されている。これは、1982年発行の「コンピユー
テイング（computing）」誌第28号、H.リユープ
レヒト（Leuprecht）等の「浮動小数点数の正確
な加算を丸めるための並列アルゴリズム
（Paraller Argorithm for the Rounding Exact
Summation of Floating Point Numbers）」に
記載されている。一層高い性能を実現するための
ハードウエア装置も考案された。これは、1983年
アカデミツク・プレス社発行の、U.W.クリシユ
およびW.L.ミランカー編（科学計算のための新
手法（Ａ New Approach to Scientific
Computation）」、G.ボーレンダー（Bohlender）
等の「最適演算のハードウエア装置の特徴
（Features of ａ Hardwave Implementation
of an Optimal Arthmetic）」に記載されてい
る。このハードウエア装置は、いわゆるロング・
アキユムレータを備える。この後者の手法は、５
番目の浮動小数点演算□・ができる市販のプロセツ
サ（たとえばIBM4361）において、マイクロコ
ード化された補助手段を使つてほぼ実現されてい
る。 正規化された浮動小数点数ｘ（符号−絶対値表
示）は、次の形の実数である。 ｘ＝σmb^e ただし、σε｛＋、−｝は、数（符号（ｘ）の符
号、ｍは小数部（mant（ｘ））であり、ｂは使用
する数体系の基数、ｅは指数（exp（ｘ））であ
る。ｂは１よりも大きい整数である。指数は２つ
の固定整数限界e1、e2間の整数であり、通常e1≦
０＜e2である。小数部ｍは次の形式をとる。 ｍ＝_e 〓ⁱ⁼¹ ｄ〔ｉ〕b^-i ｄ〔ｉ〕は降順に番号をつけた小数部の桁であ
る。これは、次の特性を有する。全てのｉ＝１(1)
ｌについて、ｄ〔ｉ〕ε｛０、１、……ｂ−１｝、
かつｄ〔１〕≠０。条件ｄ〔１〕≠０がない場合、こ
れは非正規化浮動小数点数と呼ばれる。正規化浮
動小数点数の集合は、ゼロを含まない。ゼロを一
義的に表現するため、符号（０）＝＋、mant（０）
＝0.00……０（基数点の後にゼロがｌ個）、および
exp（０）＝e1と仮定する。浮動小数点系は、定数
ｂ、ｌ、e1、e2によつて決まり、以後Ｒ＝Ｒ（ｂ、
ｌ、e1、e2）で表わすことにする。 正規化浮動小数点数のベクトルをｘ＝（x_i、…
…x_N）およびｙ＝（y₁、……y_N）とする。 （ｌ zeros after the radix point）and exp
（０）＝e1.A floating−point system depends
on the constantsb ｌ、e1、and e2、and will
be hereinafter denoted by Ｒ＝Ｒ（ｂ、ｌ、e1、
e2）． Let ｘ＝（x₁、……x_N）and ｙ＝（y₁、……、y_N）
be vectors of normalized floating−point
numbers.Let x_i＝σ_xim_xib^exi、y_i＝σ_yim_yib^eyi、 ｉ＝１、……、N. Let z_i＝σ_zim_zib^ezi、 where σ_zi＝σ_xiσ_yi、m_zi＝m_xim_yi、 e_zi＝e_xie_yi、ｉ＝１、……N. Then z_iεR（ｂ、2l、2e1、2e2）． Moreover ｘ□・ｙ could be computed if FLIP＝□_N 〓ⁱ⁼¹ z_i could be determined.Here，it is noted that
□ is needed to map Ｒ（ｂ、2l、2e1、2e2）
→Ｒ（ｂ、ｌ、ｅ、１、e2）． x_i＝∂_xim_xib^exi、 y_i＝∂_yim_yib^eyi（ｉ＝１、……、Ｎ） と置く。 Z_i＝∂_zim_zib^ezi と置く。 ただし、 ∂_zi＝∂_xi∂_yi、m_zi＝m_xim_yi、 e_zi＝e_xie_yi、（ｉ＝１、……Ｎ） である。 したがつて、ZiεR（ｂ、2l、2e1、2e2）。 さらに、 FLIP＝□_N 〓ⁱ⁼¹ Z_i が決定できれば、×□・ｙが計算できる。ここで、
Ｒ（ｂ、2l、2e1、2e2）→Ｒ（ｂ、ｌ、e1、e2）の
写像を行なうために□が必要なことに留意された
い。 以上の如く、従来の浮動小数点演算装置は、ス
ループツトおよび精度の点でまだ問題がある。 Ｃ 問題点を解決するための手段 したがつて本発明の目的は高スループツト、高
精度で浮動小数点数の和を計算するための加算装
置を提供することにある。 この目的を達成するため、各々指数部および小
数部を有する浮動小数点被加数についての和を計
算するための本発明の加算装置は、(a)被加数の指
数部の値を決定する指数部デコード手段と、決定
された指数部の値に応答して該被加数を固定小数
点に対応する出力位置に振り分ける手段と、その
出力の前に異なる被加数の小数部を組合せる組合
せ手段と、を有する振り分け手段と、(b)該振り分
け手段から出力を受け取つてこれを累算し、該累
算された和を浮動小数点形式に変換する累算手段
と、を有することを特徴としている。 以下、本発明の作用を実施例と共に説明する。 Ｄ 実施例 Ｄ−１ 実施例の概要 したがつて、本実施例の一目的は、高スループ
ツト、高精度で浮動小数点数の和を計算するため
の加算装置を提供することにある。 本実施例の他の目的は、ハードウエアの複雑さ
を最小限にしたコンパクトな設計で、そのような
加算装置を提供することにある。 要約すれば、本実施例のこれらの目的およびそ
の他の目的は、「シーブ（sieve）」とアキユムレ
ータ・パイプラインを組み合わせて達成される。
アキユムレータ・パイプラインは、第１レベルの
アキユムレータα₀、たとえば、固定小数点形式
で、少なくとも被加数入力の全範囲の値を収容で
きる長さの、スーパー（ロング）アキユムレータ
を備える。シーブとは、被加数をそれらの指数部
の値に応じて分類し、各被加数の小数部をアキユ
ムレータの適当な位置に振り分ける論理ネツトワ
ークのことである。すなわち、シーブとは各被加
数の小数部を構成する各ビツトをアキユムレータ
の適当な位置に振り分けるふるいのようなもので
ある。したがつて本明細書においてこの「シー
ブ」のことを、「ふるい」又は「振り分け部」の
ようにいうこともある。累算された和は、次に和
を正規化するためシフトされ、同時に浮動小数点
表示に符号化される。次に、所望の丸め技法に従
つて丸めが実行される。 装置全体はパイプライン式で、かつセル式であ
り、被加数は直並列の順序で到着し、各指数部の
各ビツトが順次検査される。これは、それぞれの
指数部の値に対応する被加数のレベルを有する指
数部復号領域で実行され、指数部復号領域の各レ
ベルは、複数のビツト比較機構を備えている。各
指数部復号レベルの各ビツト比較機構は、スキユ
ーされた指数部群が指数部復号化領域を通過する
とき、そのそれぞれの各ビツトを同時に検査す
る。何れかのレベルが完全な指数部について連続
した一致を検出したとき、「適合」信号が出る。 シーブはさらに、「落下」領域および「傾斜」
領域を含むセルの行列を含んでいる。小数部ビツ
トは、直並列にスキユーされており、指数部が復
合されるまで、落下領域を上から下へと通過す
る。被加数の指数部が復号されるとすぐに、対応
する小数部のアキユムレータ内での適正な位置が
知られ、小数部は、アキユムレータ内のその位置
に到達するように、傾斜領域を通つて斜め方向に
移動し始める。 ある時点で、小数部のなかにシーブ中を垂直に
下降するものと、斜めに移動するものが必ずある
場合、小数部ビツト間の衝突がしばしば起きる。
各小数部のビツトを別々に処理するには、セル構
造は、特にシーブの低いレベルでかなり複雑にな
らざるを得ない。この問題を克服するため、本実
施例で用いるシーブには、信号の組み合せすなわ
ち「合体」機能が設けられている。これは、衝突
する小数部を、ある場合には組み合わせることに
よつて、処理しなければならないビツト総数を減
少させるものである。たとえば、シーブ中でそれ
ぞれ垂直移動および斜め移動を続ける間に互いに
衝突したビツトは、アキユムレータ内の異なる位
置に向かうことになつているので、合体されずに
送られる。しかし、斜め経路をたどる１つのビツ
トと垂直経路をたどるもう１つのビツトが、２番
目のビツトが垂直移動から斜め移動に移る瞬間に
あるセル内で衝突すると、これら２つのビツト
は、アキユムレータ内の同じ位置に向かうことに
なり、精度を損なうことなく直ちに加算できる。
次に、和のビツトは同じ斜め経路上を動き続け、
一方、繰上りビツトはアキユムレータ内のより上
位のビツト位置に向かう並行経路をたどる。他の
小数部ビツトと衝突する和のビツトおよび繰上り
ビツトを合体させる手段をも設けることにより、
セルの構造を簡単にすることができる。 装置の容量を大幅に増大させるため、シーブお
よびアキユムレータは円筒状に構成され、円筒状
アキユムレータのそれぞれの部分の上方に、複数
の落下領域が設けられる。この落下領域は、それ
ぞれ、円筒の回りの落下領域の円周位置に対応す
る異なる順序で指数部を復号する、各指数部復号
領域を有する。シーブのセルは、垂直に移動する
「落下」小数部ビツトと斜めに移動する「ころが
り」小数部ビツトが同じセルを通過できるように
設計されている。 アキユムレータ内で、浮動小数点表示の和が装
置から出る前に、繰上げの清算、正規化、符号化
および丸めを終了するため、数クロツク・サイク
ルを要する場合もある。したがつて、アキユムレ
ータのスタツクを設けることにより、アキユムレ
ータは「パイプライン化」されている。浮動小数
点和が、その和の最後の被加数の最終ビツトの後
でアキユムレータに到着する和終端信号で示され
るように、第１のアキユムレータ内で完成する
と、第１のアキユムレータの内容は、繰上げの清
算、正規化および符号化を継続しながら、パイプ
ラインの次のアキユムレータ内へシフトされる。
サイクルごとに、アキユムレータ・パイプライン
を通過する移動が継続し、一方、パイプライン内
の第１のアキユムレータは再初期設定されて、次
の和の小数部を累算し始める。完成した和の浮動
小数点表示が装置を離れる準備ができると、アキ
ユムレータ・パイプラインを通つて垂直に和離脱
領域に送られる。和は装置に入るときとは異なる
順序で完成されることがあるので、タブが各和に
割り当てられ、その和に付随して装置内を通過す
る。 以下、図面を参照しながら実施例を詳細に説明
する。 Ｄ−２ 実施例の説明 以下の説明では、FLIPをハードウエアで実現
するための設計を提示する。ここでは便宜上、２
進演算の場合のみを考える。すなわち、ｂ＝２で
ある。さらに、Ｍ＝2l、Ｃ＝〔２＋log₂｜e1｜＋
log₂e2〕であると仮定する。ただし、〔ｉ〕はｉ
の整数部分を示す。すなわち、２進浮動小数点Z_i
はＭ個の小数部ビツトを有し、またＣ個の指数部
（指数）ビツトを有するものと仮定する。 この設計を提示するに当つて、まず、数Z_iは符
号が付いていないものと仮定すると好都合であ
る。数Z_iの符号が付いていないということは、実
際の内積の被加数を２つの部分和（すなわち、正
の被加数に対する部分和と負の被加数に対する部
分和）に分離することに等しい。したがつて２つ
の対応する和を別々に決定し、それらの結果を組
み合わせる。最初に設計の概要、次に設計の詳細
を説明し、最後に、改良および拡張、すなわち、
符号つき加算、指示された丸め、および累算モー
ドについて論じる。 この説明で使用する計算モデルは、たとえば、
1979年４月発行の「計算理論に関する第11回年次
討論会議事録」に所載のC.D.トムソン
（Thomson）の“Area−Time Complexity for
VLSI”、1981年７月発行のJACM第28巻、第３号
所載のR.Pブレント（Brent）等の“The Area
−Time Complexity of Binary
Multiplication”、および、1981年にメリーラン
ド州、ロツクビルのコンピユータ・サイエンス・
プレス（Computer Science Press）社から発行
された、H.T.クング（Kung）等編、“VLSI
Systems and Computation”に所載のG.ビラル
デイ（Bilardi）等の“Ａ Critique and an
Appraisal of VLSI Moddels of Computation”
に記載されているVLSIの同期モデルである。（後
段で明らかなように、本発明の最終段階の性能を
増大させるための手段は、実際は、このアーキテ
クチヤを非同期にする。しかし、この非同期性は
セル・レベルのものではない。）また、本実施例
では、ベクトルπ＝（Ｍ、Ｃ）によつてパラメー
タ表示される一群の機能および回路を扱う。 先に進む前に、次の項目を定義する。 回路の機能的待ち時間とは、関数ｆの１回の計
算ごとに、あるポート上での最初の入力ビツトの
出現からあるポート上での最後の出力ビツトの出
現までの間の時間であり、T_fで表わす。これは、
「動作速度」という用語の通常の使用法と一致す
る。たとえば、「100ナノ秒」の乗算器は、被乗数
の最初の入力ビツトの出現から積の最後の出力ビ
ツトまでの間に100ナノ秒が経過することを意味
する。 ２つのセルの空間的分離が０(1)であるとき、こ
の２つのセル間の直接的連絡はセル式である。設
計中の全てのセルがセル式連絡のみを使用する場
合、この設計はセル式である（1970年、イリノイ
州、ウルバナのイリノイ大学出版部発行の、A.
W.バークス（Burks）編、「セル式オートマトン
に関する論文集」に記載されているセル式オート
マトンの如きものである）。 本発明の装置は、待ち時間の改善よりも主とし
て高スループツトを達成することを意図してい
る。この目的には、２つの理由が関連している。
第１に、短い待ち時間でなく、高スループツト
が、この装置を使用するアプリケーシヨンの１つ
の要件であると考えられること、第２に、高スル
ープツト設計は一般に、VLSIおよびプリント基
板技術に十分適したセル式連絡を使つて達成でき
ることである。 このように高スループツトと実現化という問題
は、部分的には技術上の制約から生じるものなの
である。さらに、本発明の装置は、高度並列プロ
セツサ環境で使用されるものと予想される。多く
のプロセツサは、その内積が必要とされるベクト
ル対の大きな流れを演算装置が生成して、動作す
ることができる。それが決定のために本発明の装
置に送られる。本明細書で説明するように、本発
明の装置は、内積の重要な加算部分のみを実行す
る。もちろん、初歩的な積を実行する機能を付加
することもできる。本実施例の装置はセル式であ
り、極めて長い（すなわち、スーパー）アキユム
レータを使用するので、「短縮式スーパー加算装
置」ともいう。 次に、第１図を参照しながら、この設計の概要
を示す。被加数を表わす浮動小数点数のブロツク
Ｒ（２、Ｍ、e1、e2）が、並列したビツトの形で
短縮式スーパー加算装置１０に到着するものと仮
定する。装置をご破算して初期設定するため、ゼ
ロ浮動小数点数がブロツクの終りに付加されてい
る。各ブロツクは、到着したときタグを受け取
る。タグは、加算過程と歩調を合わせて装置に沿
つたタグ・チヤネル１２を流れ下だる。このよう
にして、Ｒ（２、ｌ、e1、e2）で表わされる数で
ある完成した和は、それぞれ装置から出るときタ
グを付けられる。実際には、アナリスト小数部長
さを＜Ｍという装置パラメータにすることがで
きる。したがつて、完成した和は、Ｒ（２、、
e1、e2）で表わされる数である。 被加数は、入力されると、ビツト・スキユア１
４を通つて流れ、そこから直並列に出て、シーブ
１６でセル式動作を行なう。スキユーされた被加
数が、シーブ１６に入る。シーブ１６に入つた最
後の被加数の後に、ビツト18、すなわち和終端信
号が続く。以下では、この信号を∂ともいう。シ
ーブ１６は、信号の組合せによる短縮式パケツト
交換網である。入つてくる被加数の小数部は、シ
ーブの最上部の入口から最下部の適切な位置に振
り分けられる。このような切換えの経路は、被加
数の指数（すなわち、指数部）によつて決まる。
適切に振り分けられた被加数小数部は、シーブか
ら出て、アキユムレータのＡパイプライン２０に
入る。このパイプライン内のアキユムレータは、
順にα₀、α₁、……、α_p+1と表わす。これらのアキ
ユムレータは、各小数部をそれがあたかも固定小
数点数であるかのように、収容することができ
る。シーブは、いわば、α₀中での被加数の加算に
ついての適切な固定小数点位置を決定するための
シフト装置である。α₀は、長さＭ＋2^Cビツトの、
スーパー（ロング）アキユムレータである。実際
は、α₀ならびにＡパイプライン内の他の全てのア
キユムレータの左側（最高位端）に、数個、たと
えば、Ｆ個のあふれビツト位置が付加される。 和は、アキユムレータα₀内で累算される。和終
端信号１８が、アキユムレータα₀の内容を、次の
アキユムレータα₁に押し進める。したがつて、α₀
は初期設定され、シーブから出てくる次の和を受
け入けられる状態となる。アキユムレータα₁内
で、必要ならば、加算の繰上げ清算過程が続行さ
れる。これが、和の符号化と組み合わされて、Ｒ
（２、、e1、e2）で表わされる浮動小数点数に
なる。すなわち、新しい和が到着して、前の和を
Ａパイプラインの下方に押し進めるとき、前の和
はその繰上げ清算、先行ゼロのシフトアウト（正
規化）、指数の再符号化、さらに、最後に丸めを
終了している。これらは、すべて同時に行われ
る。 スーパー加算装置に入るときの順序と全く異な
る順序で和が完成することもあるので、Ａパイプ
ライン２０は、和終端検出能力を備えている。完
成した和が検出されるとすぐ、その和はＡパイプ
ライン中を下降して、装置から送出される。完成
した和が、まだ進行中の他の和の中を通り過ぎて
いくことがある。この早期の和の送出機能により
この過程が非同期化される。和に対するタグづけ
が導入されるのは、このためである。識別ポイン
タ（タグ）は、各被加数ブロツクと共に装置に入
る。タグは、加算過程と歩調を合わせてタグ・チ
ヤネル１２中を流れ、和が装置から送出されると
き、和に随伴する。 シーブ１６への和の入口は、シーブのＭ＋2^Cビ
ツト幅のうちＭビツト分しかない。したがつて、
好ましい実施例の設計は、入口の容量が増加する
ように修正されている。シーブは、第２図に概略
的に示すいわゆる円筒形シーブに拡大される。幅
Ｍの各分離帯が、シーブ１６への入力ポートにな
り、したがつてそのスループツトが増加する。そ
の結果得られるパケツト交換および信号組合せプ
ロトコルは、より複雑であり、その調整が本実施
例の再重要部分である。 以下、本実施例の各構成要素を順に説明する。 ビツト・スキユア 被加数は、c₁、c₂……c_Cm₁m₂……m_yで表わさ
れる。ただし、c_I≦_j≦_Cは指数部ビツトの値であ
り、mI≦_j≦_Mは小数部ビツトの値である。従来
と同様、これらのビツトに降順に番号を付ける。
入力を単にビツト・ストリングw₁、w₂……w_W＝
c₁c₂……c_Cm₁m₂……m_Mと考えると、便利なこと
がある。ただし、 Ｗ＝Ｃ＋Ｍ。 本明細書では異なる被加数を区別するために、
添字ｉを使用する。すなわち、w_ijはｉ番目の被
加数のｊ番目のビツトを表わす。c_ijおよびm_ijの
表記も、同様の意味を表わすものとする。 第３図に示すように、被加数は、ビツト並列に
到着するものと仮定する。本実施例では、被加数
ビツトが直並列（ビツト並列であるが、時間的に
はスキユーされているもの）であることが必要と
される。この設計は、純粋にセル式の連絡という
目的に適合している。したがつて、最初のタスク
は、被加数ビツトを時間的にスキユーすることで
あり、その結果、シーブ１６へのその入力は、第
４図に概略的に示すように、直並列である。（た
だし、本発明のスーパー加算装置を使用する過程
が、被加数を既に直並列形式で生成している過
程、たとえば、被加数がパイプライン式乗算器で
積を生成する内積計算における個々の積である場
合には、このビツト・スキユアを省略できる。） スキユア装置１４を、第５図に概略的に示す。
スキユアの２種類の設計をここに開示する。第１
のものは同報通信を使用する。この設計は次に、
セル式連絡のみを使用する設計に変形される。第
１のスキユアのセル・ダイヤグラムを、第６図に
示す。ビツトw_jはｊサイクルだけ遅延される。
黒いセルは遅延を表わし、白いセルは、第７図に
示すように、その入力を遅延なしに出力する。一
般的なセル・アレイの色分けは、次の通りであ
る。 セル_ijは、１≦ｉ≦ｊ≦Ｗの場合に黒 セル_ijは、１≦ｊ≦ｉ≦Ｗの場合に白 ただし、ｉは第６図の行を表わし、ｊは列を表
わす。すなわち、セルの正方形アレイの上部三角
形は黒、主対角線の下側のセルは白である。黒い
セルは、次のように動作する。 ｗ（ｔ） out←ｗ（ｔ−１） in 白いセルは、次のように動作する。 ｗ（ｔ） out←ｗ（ｔ） in 〓で表わすこの設計では、セル_i,i-1は、その値
を白いセルを経てセル_i,wに同報通信し、したがつ
て、白いセルは単に線と考えることができる。ｊ
列目のセル列を通るビツトw_jの移動の空間−時
間図を、第８図に示す。 同報通信設計〓は、線形変換Ｔによりセル式設
計に変換される。ｊ列目のセル列を通るビツト
w_jの移動について、この変換の結果を第９図に
示す。第６図のセル・ダイヤグラムが、このスキ
ユアをも表わすことができる。ただし、黒い点は
２サイクルの遅延を表わし、白い点は１サイクル
の遅延を表わす。こうして、同報通信がセル式連
絡に変換される。このことは、第９図の空間−時
間図から明らかである。この場合、伝送線が決し
て時間に対して垂直にならないことが、この図か
らわかる。 シーブ ビツト・スキユーイングの後、次のタスクは、
小数部を、第１図のスーパー・アキユムレータα₀
の適切な位置に振り分けることである。この位置
は、被加数の指数部によつて決定される。たとえ
ば、最小の指数部を有する被加数は、スーパー・
アキユムレータα₀の最下位部分、すなわち、スー
パー・アキユムレータの一番右側のＭビツトに入
力される。 小数部振分けの１つの方法は、第１０図に示す
ように、樹木ネツトワークを用いたパケツト交換
によるものである。最下位の指数部ビツトが１の
場合、小数部は樹木の左側の枝を下方へ送られ、
そうでない場合は、右側の枝を進む。２段目は、
上位から２番目の指数部ビツトにもとづいて小数
部を送るため使用され、以下同様にして最下位の
指数部ビツトが検査され、スーパー・アキユムレ
ータ内の小数部の正確な位置が決定されるまで、
この過程が続行される。本発明の好ましい実施例
では、この体系はセル形ではないので、使用しな
い。樹木状分配には、Ｏ(1)でない線が必要であ
り、それは実際には数チツプにまたがることにな
る。 本実施例で使用する別の方法は、シーブのアナ
ログ計算である。被加数は、寸法と色が異なるビ
ーズとみなすことができる。ビーズの色が、被加
数の小数部に相当する。2^M種の異なる色がある
（これについては後段で論じる）。ビーズの重量
が、被加数の指数部に相当する。シーブでビーズ
を分類し、同重量のものを同じバスケツト（スー
パー・アキユムレータにおける同じ位置）に入れ
る。これを実行する１つの方法を、第１１図で
は、寸法が増大していく孔２４を有する傾斜部２
２として概念的に示した。各ビーズは、それを収
容するのに十分な大きさの最初の孔に達するま
で、傾斜部をころがり下りる。その孔に達する
と、ビーズは、その寸法のビーズ用のバスケツト
にまつすぐ落下する。このシーブ設計は、全ての
ビーズが均質な材料の球形のかたまりであり、し
たがつて、ビーズ重量がその直径と共に増加する
という仮定にもとづいている。 ところで、ビーズの重量はその寸法によつて間
接的に測定するより直接測定した方が好都合であ
ることがわかつた。したがつて第１２図に概略的
に示すこの方式に基づくシーブでは、移動の順序
が逆になつている。ビーズは、まずトラツプ・ド
ア２６の列を通つてまつすぐ下降する。トラツ
プ・ドアは、開くのに要する力が順に大きくなつ
ている。最も重いビーズは、全てのドアを通つて
下降する。最も軽いビーズは、１番上のトラツ
プ・ドアを通つて下降するにも軽すぎる。こうし
て、このトラツプ・ドアの列によつて、ビーズの
重量が決定される。ビーズがトラツプ・ドアを通
つて落下するには軽すぎるときは、ビーズは右側
の傾斜部２８の方へころがり、適切なバスケツト
（すなわち、スーパー・アキユムレータα₀内の適
正な位置）に至る。 いずれにせよこの２種のシーブにとつて、ビー
ズの重量を決定する装置が是非とも必要である。
これが、指数部復号の目的である。すなわち、被
加数の絶対値を判定し、それによつて、適切な
「バスケツト」に至る「傾斜部」を決定すること
である。各トラツプ・ドアに対応するものが、指
数部の値である。Ｃ個の指数部ビツトがあるの
で、2^C個の異なる「ビーズ重量」、「トラツプ・ド
ア」、「傾斜部」、および「バスケツト」がある。
さらに、本実施例によれば、ばねの張力が順次増
大していくトラツプ・ドアの列を通つてビーズが
落下し、そのばねの張力が大きすぎる最初のトラ
ツプ・ドアに出会うとそのビーズは停止する。そ
れに類似の形で、被加数は、その指数部を値が順
次増大していくトラツプ・ドア列を一致が見出さ
れるまで通過していく。この計算の様子を第１３
図に示す。各指数部ｃが、トラツプ・ドアのばね
張力に対応するビツトｄ（以下では、分類ビツト
と呼ぶ）と比較される。全てのビツト比較が一致
した場合にのみ、指数部はトラツプ・ドア、すな
わち、対応する絶対値の序列に一致する。そのよ
うな体系を、第１４図に示す。シーブの段に１番
上から順に、ｉ＝０、……、2^C−１と番号を付け
ると、ｉ番目の分類ビツトはdij、ｊ＝０、……、
Ｃ−１となる。dijは、ｉの２進展開のｊ番目の
ビツトである。第１４図に示すＣ次のANDは、
個々の指数部ビツトの比較結果を同報通信するこ
とを暗示するので、避ける方が賢明である。実
際、被加数をスキユーする１つの理由は、セル式
の指数部を復号できるようにすることである。第
１３図のトラツプ・ドア・パイプラインの最上部
に指数部ビツトが到着するのは、時間的にスキユ
ーされており、これを利用して、トラツプ・ドア
のセル・ダイヤグラムを、第１５図のようにする
ことができる。指数部ビツトは、トラツプ・ド
ア・セル３０を通つて垂直に流れ、各セル３０は
受け取つた指数部ビツトをその分類ビツトと比較
し、それが一致し、かつ正確な適合標識をすぐ左
側のセル３０から受け取つた場合に、正確な適合
標識を出す。したがつて、正確な適合標識(f)は水
平に累算される。個々のトラツプ・ドア・セルは
第１６図のようにしてもよく、その動作は次の通
りである。 ｃ（ｔ） out←ｃ（ｔ−１） in ｆ（ｔ） out←ｆ（ｔ−１） in∧（ｃ（ｔ） in＝ｄ） セル₁については、f_io←₁ 全ての出力変数の時間の指標は、入力変数の時
間の指標より１だけ多い。直並列体系では一般に
そうである。したがつて、ここでの入力−出力方
程式では、時間の指標は以後省略することにす
る。 セル_Cの適合標識f_putは、全ての指数部ビツトが
それに対応する分類ビツトと一致する場合にの
み、“１”である。これは、指数部ごとにちよう
ど１つの絶対値の序列がある場合に生じる。この
時点で指数値が重量測定され、すなわち復号さ
れ、その「重量」、「傾斜部」、および「バスケツ
ト」が識別されている。この復号手順は、パケツ
ト交換プロトコルの一実現形態であり、パケツト
w₁……w_Wがその交換アドレスc₁……c_Cとその情
報m₁……m_Mに分割される。 ビーズの重量決定すなわち指数部の復号につい
ての上記の考察で、第１図のシーブ１６の指数部
復号領域３２で行なわれる過程がうまく説明され
る。第１図の落下領域３４は、指数部が復号され
て、適当な傾斜部が見つかるまで、小数部が通過
するシーブの部分に相当する。以上説明した実施
例では、落下領域３４は、アキユムレータα₀の一
番左側のＭビツトの真上にある。指数部は、分類
がすんだので、次に、アキユムレータα₀内のその
適切な位置に向かつて当該の傾斜部をころがり下
り始めなければならない。次に、この方向転換に
ついて詳細に説明する。 ビーズの２つの基本特性は、その寸法と色、す
なわち、被加数の指数部と小数部である。傾斜部
自体は以前に決定された指数部情報を考慮するの
で、小数部のみが傾斜部を「ころがり」下つて、
スーパー・アキユムレータα₀に入る。 色、すなわち、小数部情報を伝達するセルは、
次のように動作する。 入つてきた小数部が傾斜部をころがり下りる場
合、（すなわち、斜めに下降する場合、）傾斜部を
下降し続ける。そうでない場合は、まつすぐに落
下する。適合標識がオンの場合、（このビーズが
軽すぎて通過できない最初の「トラツプ・ドア」
という意味）色はその傾斜移動を開始し、そうで
ない場合は、まつすぐ下降し続ける。 適合標識ｆは、ちようど「ころがる」時間であ
ることを示し、小数部がそのバスケツトに到達す
るまでころがり続ける。この挙動の変り目を決め
るのに必要な変数は、次の通りである。 fε｛継続（０）、切換え(1)｝：適合標識； m^Sε｛０、１｝：落下する小数部の小数部ビツ
ト変数； m^rε｛０、１｝：ころがる小数部の小数部ビツ
ト変数。 上述の各プール変数には、それぞれ入力（in）
バージヨンと出力（out）バージヨンがある。シ
ーブのどのセルでも、m^Sとm^rのうちの一方だけ
が小数部ビツトを有する。第１７図は、上記基準
に従つて働くシーブ・セルの概略図である。第１
図の傾斜領域３６はセルの行列３８から構成され
る。 次に、挙動が変更される時間に注目する。Ｃ＝
２およびＭ＝３の場合について挙動の変更を表わ
す体系を、第１８図に示す。第１８図の指数部復
号領域３２の各セル３０は、第１６図に示す通り
であり、第１８図の傾斜領域３６内の各セル３８
は、第１７図に示す通りである。第１８図のセル
３０、についてf_io＝１となるある時刻ｉから説明
を始める。時刻ｉでセル３０₁が一致を示すこと
から、時刻ｒでのセル３０₁からのf_putが「１」に
なる。時刻_i+1でセル３０₂が一致を示すことから、
時刻_i+1でのセル３０₂からのf_putが「１」になつ
て、指数部の一致を示す。これは、次のステツプ
から始まる挙動の変更を各小数部ビツトに知らせ
る。時刻_i+2で、一番左側の小数部ビツトm₁がセ
ル３８₁のころがり出力m^routに供給され、「ころ
がり」信号が同じ行の次のセル３８₂の入力f_ioに
供給される。１つの被加数の全ての小数部ビツト
がころがるまでこの過程が継続し、全ての小数部
ビツトがころがるとき、それらは垂直方向に揃
い、斜めに移動して、方向転換は完了する。 「色」セル、すなわちシーブ領域のセルの挙動
は、そのブール変数を使つて正確に説明すること
ができる。 f_put←f_io 適合標識が「偽」の場合、m^sは下方に伝達さ
れる。 m^r _put←m^s _io∧_io 傾斜移動が既に始まつている場合は、それが継
続する。適合標識「真」の場合は、傾斜移動が始
まる。 m^r _put←m^r _io∧（m^s _io∧f_io） 上記の考察では、小数部ビツトの挙動の変更
を、あたかも被加数が一度に１つずつシーブを通
つて移動するかのように扱つた。実際には、シー
ブはパイプライン化されており、第４図に示すよ
うに、被加数は次々にシーブ中を通つて進む。こ
れをあらわすため表記法を変更しておく。したが
つて、ここでw_iは_i番目の被加数全体を表わし、
w_i、_j（ｉ＝１、……、Ｍ＋Ｃ）はその被加数のｊ
番目のビツトを表わすものとする。同様に、m_i
はw_iの小数部を表わし、m_i、_j（ｊ＝１、……、
Ｍ）はm_iのｊ番目のビツトを表わすものとする。
被加数w_i+1の指数部が被加数w_iの指数部よりも小
さい場合は、w_i+1はw_iよりも小さい数である。し
たがつて、あるｊ以降は、w_iの小数部ビツトｊ、
すなわち、m_ijは、スーパー・アキユムレータα₀
内のm_i+1,jの右側に向う経路をとる。第１９図に
示すように、w_i+1がたどる傾斜部は、w_iがたどる
傾斜部の上側にあるので、w_i+1の小数部ビツトの
一部は、w_iの小数部ビツトが占めるのと同じ傾斜
部のセルに同時に入り、したがつて、「衝突」が
起こる。この一例を第２０図に示す。ただし、被
加数w_iの小数部ビツトは横線で表わし、被加数
w_i+1の小数部ビツトは縦線で表わす。 m_ijで表わされる、復号されていない被加数w_i
の小数部ビツトｊが、復号された被加数ｉ＋１
（m_i+1,j-1）の小数部ビツトｊ−１と衝突するもの
と仮定する。２つの場合を考える。 １ w_i+1の小数部ビツトがw_iの小数部ビツト中を
通過する間、w_iは復号されないままである。こ
の場合、w_iは下降し続けるが、w_i+1はその傾斜
移動を続け、両者は衝突による影響を受けな
い。このシーケンスを第２１図ないし第２６図
に示す。これは、光の２つの波面が互いに干渉
するのによく似ている。接触点において、波面
は干渉する。しかし、それらの波面は全く影響
を受けずに、互いに通り抜ける。 ２ w_i+1の小数部ビツトがw_iの小数部ビツト中を
通過する間に、w_iが復号される。この場合、w_i
の小数部ビツトは、傾斜移動を始める。このシ
ーケンスを第２７図ないし第３１図に示す。い
ずれにせよ被加数の小数部ビツトは、衝突によ
つて影響を受けずに互いに通り抜ける。 このような衝突を、伝達衝突と呼ぶ。すなわ
ち、小数部は、互いに通り過ぎて伝達される。 しかし、１つのサイクルで衝突する２つのビツ
トが、後続のサイクルで引き続き衝突することが
起り得る。そうなる場合、それらを「共存」シー
ブ・セルと呼ぶ。この現象の一例を、第３２図な
いし第３７図に示す。被加数w_iの小数部ビツトｊ
は、ｊ＝ｋ＋ｈで、かつw_iの指数部がw_i+hの指数
部よりもちようどｈ単位だけ大きい場合に限つ
て、被加数w_i+hの小数部ビツトｋと共存する。 そのようなシーブ・セルは、最大限Ｍ個の小数
部ビツトと共存できる。この限界は達成可能であ
る。第３８図ないし第４１図に、Ｍ＝４について
この最悪の場合を示す。w_i+1の指数部はw_i+2の指
数部よりも１単位だけ大きい。w_i+2の指数部は
w_i+3の指数部よりも１単位だけ大きい。w_i+3の指
数部はw_i+4の指数部よりも１単位だけ大きい。こ
の最悪の場合に、セルが１サイクル毎にＭ個の小
数部ビツトを伝送できることが必要なときは、そ
のようなシーブ・セルの面積はΩ（Ｍ）でなけれ
ばならない。 しかし、このＭ次の共存は排除することがで
き、次に説明するように、面積Ｏ(1)のシーブ・セ
ルが可能となる。共存する小数部ビツトは、それ
らの傾斜移動の間、同じセルを占有し続けるの
で、スーパー・アキユムレータの同じビツト位置
に向かい、そこで加算される。したがつて、小数
部ビツトが共存するときは、直ちに加算して、和
の小数部ビツトと繰上りの小数部ビツトを生成し
てもよい。この過程を、以下では「合体」と呼ぶ
が、これは信号組合せの１つの形態である。和の
小数部ビツトは、以前に衝突した小数部ビツトと
同じ傾斜部をころがり続け、繰上りの小数部ビツ
トは、より高位の小数部ビツト用の左隣の傾斜部
に入つて、そこをころがり下りる。生成された和
の小数部ビツトと繰上りの小数部ビツトは、他の
全てのころがり移動をする（すなわち、復号され
た）小数部ビツトと類似しており、それ自体が他
の小数部ビツトと衝突することもある。第４２図
ないし第４７図に、連続する被加数が同時に復号
されるＭ＝４の場合について、復号された和ビツ
トおよび繰上りビツトの発生の様子を示す。共存
は合体によつて防止されることに留意されたい。
合体によつて生成された小数部ビツトを含めて、
シーブ・セルに同時に入る小数部ビツトの数は最
大限２個であることにも留意されたい。これは一
般的な現象であることが理解できる。 結果としてもたらされる、機能強化されたシー
ブ・セル３８を第４８図に示す。シーブ・セル３
８は、伝達および合体に対して適切に動作するよ
うに設計されている。セル３８の行列は、指数部
の相対サイズの如何にかかわらず、小数部ビツト
のパイプラインを処理することができる。さら
に、これらのシーブ・セルの面積はＯ(1)である。
次に、シーブ・セルの対する入力−出力方程式を
示す。（指定演算子（←）の右側の変数は常に変
数の「in」バージヨンであり、左側の変数は
「out」バージヨンである。したがつて、これら添
字は、省略しても意味があいまいにはならない。） 適合標識は、全ての小数部ビツトを変更せず
に、伝達され続ける。 ｆ←ｆ 落下している小数部ビツトは、適合標識が次式
のように挙動変更を合図しない限り、落下し続け
る。 m^s←∧m^s 次の条件の１つに合致する場合、小数部傾斜ビ
ツトは１にセツトされる（２つの条件に合致する
場合は、m^r←０およびＣ←１）。 １ 被加数がこのサイクルで復号（適合）信号を
受け取り、m^sは１である。この場合、m^s←０、
m^r←１となり、ビツトはころがり始める。 ２ ころがる小数部ビツトを受け取る（これは、
以前の衝突の和のビツトでもよい）。 ３ 以前のサイクルで上側のシーブ・セルで衝突
が起こつたために、１の繰上りビツトを受け取
る。（動作を分析すれば、全ての傾斜領域のセ
ルについて、同じサイクル中でm^rとｃが「１」
にセツトされることは決してないことが判明す
る。したがつて、条件１および３が同時に生じ
ることはない。） これらの条件の各々が、次の項で反映される。
次に、全てが２を法として加算される）。 m^r←（ｆ∧m^s）m^rｃ 繰上りビツトは、次の２つの条件のもとでセツ
トされる。 １ ２つの復号された小数部のビツトの衝突があ
る（下記の最初の項）。 ２ 小数部ビツト（m^r）（以前の衝突の和のビツ
トでもよい）と繰上りビツトの衝突がある。こ
の場合は、下記の２番目の項として表わされ
る。上述のように、復号されたばかりの小数部
ビツトと繰上りビツトが衝突する事態は起り得
ない。 ｃ←（ｆ∧m^s∧m^r）∨（m^r∧ｃ） スーパー・アキユムレータへの小数部ビツトの
到着時刻は、復号または衝突によつて影響されな
いことに留意されたい。小数部ビツトの移動は、
次の規則に従う。 速度×時間＝距離 スーパー・アキユムレータまでの垂直距離は、
シーブ・セルの行で測定される。小数部ビツトの
到着時刻（到着場所ではない）は、復号および衝
突による影響を受けない。なぜならば、小数部ビ
ツトの垂直速度は、これらの現象によつて影響さ
れないからである。下降速度は、１サイクル当り
１行である。第１に、この速度は復号によつて影
響を受けず、傾斜移動に変更されても、小数部の
速度に１つの水平成分が付加されるだけである。
第２に、伝達衝突は、それに関与する小数部ビツ
トの速度が変わらないように設計されている。最
後に、合体が起こると、２つの小数部ビツトが発
生する。しかし、それぞれが衝突するビツトの垂
直速度に新しい垂直速度、すなわち、１サイクル
当り１行の速度を有する。したがつて、合体の結
果生じる小数部ビツトを含めて、スーパー・アキ
ユムレータへの小数部ビツトの到着時刻は、復号
および衝突によつて影響を受けない。 この特徴は、後で考察するように、スーパー・
アキユムレータのアンローデイングを同期化する
のに利用される。 以上、入力として符号なしの浮動小数点数を受
け取り、その小数部をスーパー・アキユムレータ
の当該の位置に伝達する、セル形アルゴリズムお
よびセル形アーキテクチヤについて説明してき
た。入力が処理される速度は、１サイクル当り１
つの浮動小数点数である。シーブのチツプ面積は
Ｏ（（2^C＋Ｍ）²）である。したがつて、チツプ面積
と被加数の入力速度の比（Ａ／Ｕ）はＯ（（2^C＋
Ｍ）²）である。セル式ではないが、同じ結果を達
成する樹木ネツトワークが、Ｏ（（2^C＋Ｍ）log（2^C
＋Ｍ））の面積およびＡ／Ｕ比を有するので、こ
れは過大に思われる。したがつて、システムのア
ーキテクチヤ／アルゴリズムを機能強化してスル
ープツトを増大させることが望ましい。 好ましい実施例では、スループツトが１サイク
ル当り１つの数ではなく、１サイクル当りＬ（2^C
＋Ｍ）／Ｍ」個の数になるように、アーキテクチ
ヤ／アルゴリズムが機能強化される。しかし、面
積はＯ（（2^C＋Ｍ）²）のままであるので、そのＡ／
Ｕ比はＯ（Ｍ（2^C＋Ｍ））である。樹木ネツトワー
クと異なり、このアーキテクチヤはセル式であ
る。 第４９図に、第１図に示す基本的なシーブ装置
を拡大して示す。この装置は、指数部が一致し、
適切な傾斜が選択される指数部復号領域（参照
番号３２）と、小数部ビツトがまつすぐに落下
し、傾斜移動への方向転換も生じるＭビツト幅の
落下領域（参照番号３４）と、小数部がその当
該の傾斜部をころがり下りる傾斜領域（参照番
号３６）とを含んでいる。長さ2^C＋Ｍのスーパ
ー・アキユムレータα₀が小数部の行きつく先であ
る。落下領域は、スーパー・アキユムレータＭ個
の高位セルの真上に位置する。これらのセルは左
から右に2^C＋Ｍ−１、2^C＋Ｍ−２、……、2^Cの番
号が付いている。（2^C＋Ｍ−１、2^C）で表わされ
るこの最高位スロツトに向かう小数部（最大許容
指数部2^C−１を有する小数部）は、ただまつすぐ
に落下するだけで、どの傾斜部にもころがつてい
かない。 次に、この設計に対する機能強化について説明
する。まず、第５０図の前面図と第５１図の上面
図に示すように、シーブの領域とは、曲がつ
て円筒形になつているものと考える。また、指数
部復号領域は、円筒形に対して多少斜めに突き
出るように折れ曲がつていると考える。第２のシ
ーブ１６ａが第５２図および第５３図に示してあ
るが、その落下領域３４ａがスーパー・アキユム
レータのスロツト（2^C−１、2^C−Ｍ＋１）の上方
にくるように、配置できる。以上のことから考え
て、第２のシーブ１６ａの落下領域３４ａは、第
５０図および第５１図に示すシーブ１６の落下領
域３４と比べてちようどＭ個の位置だけ反時計回
りの方向にある。シーブ１６ａでは、スーパー・
アキユムレータのスロツト（2^C−１、2^C−Ｍ）に
向かう小数部は、どの傾斜部も経ずに、完全にそ
の落下領域３４ａ内での移動だけでそこに至る。
他の位置に到達するには、シーブ１６ａの傾斜領
域３６ａ内で若干の傾斜移動が必要である。具体
的に言うと、たとえばスロツト（2^C、2^C−Ｍ）に
向かう小数部は、傾斜移動によつてそこに至る。
そのような小数部の移動を、第５２図に概略的に
示す。第５２図に示すように、小数部の移動は、
ふるいの左右の境界で反射されて、方向を変える
ように見える。実際には、その移動は螺旋状傾斜
部を反時計回りにころが下りる方向の変わらない
ものである。第５４図に、シーブ１６の指数部復
号領域３２の連続した段に対応する、指数部の列
を示す。第５５図に、第２のシーブ１６ａの指数
部復号領域３２ａの各段のそれに対応する列を示
す。 次に、２つの落下領域を有するシーブを考え
る。すなわち、２つの数が同時に入るシーブであ
る。第５６図にそのようなシーブ４０の前面図を
示し、第５７図にシーブ４０の上面図を示す。第
５６図および第５７図のシーブ４０は、実質的に
はそれぞれ第５０図および第５２図のシーブ１６
と１６ａを重ね合わせたものである。この重ね合
わせシーブ４０では、落下領域と傾斜領域がオー
バーラツプして次の結果をもたらす。第１の指数
部復号領域の適合標識ｆは、落下移動をころがり
移動に変える働きをし、第１の落下領域でのみ意
味がある。同様に、第２の指数部復号領域の第２
の適合標識は、第２の落下領域でのみ意味があ
る。各適合標識の伝播は、それぞれの落下領域の
右側の境界で終了する。 このとき起こり得る衝突を考えてみる。前と同
じように、落下領域内のセルは、上からセルに入
つてくる落下小数部ビツトと、左右側から斜めに
セルに入つてくるころがり小数部ビツトを含むこ
とができる。しかし、シーブ１６と違つて、落下
領域の一番左側の列のセルの幾つかには、ころが
り小数部ビツトが入ることができる。前述の合体
機構は、この新しい環境でも正しく機能する。第
５８図に、落下領域３４および３４ａの一番左側
の列のセルに入つてくるころがり小数部ビツトを
含むことができる部分を、斜めの線で示す。した
がつて、この新しいシーブ４０では、小数部の２
本のパイプラインを同時に配置することができ
る。 最後に、円筒上に落下領域が存在するように、
円筒形シーブをさらに機能強化することを考え
る。各落下領域は幅Ｍビツトなので、この円筒形
シーブは、 Ｓ＝（2^C＋Ｍ）／Ｍ） だけの数の、同時に動作する分離した小数部のパ
イプラインを含むことができる。円筒形シーブ
に、これらのパイプラインが供給され、これらの
分離したパイプライン（落下領域）がシーブを覆
うものと仮定する。すなわち、（2^C＋Ｍ）／Ｍは
整数であると仮定する。そのようなシーブを
MDSR（多重分離落下領域）シーブと呼ぶことに
する。そのようなシーブ４２の前面図を第５９図
に、上面図を第６０図に示す。シーブ４２は、そ
れぞれ対応する指数部復号領域３２ｉを有する分
離した落下領域３４ｉ（ｉ＝１、……、Ｓ）を有
する。シーブ４２はセル式であり、面積Ｏ（（2^C＋
Ｍ）²）である。 合体によつて生成する小数部ビツトを含めて、
同時にMDSRに入る小数部ビツトの数は最大限
２個なので、セル式合体機構は、MDSRシーブ
内でも正しく機能することがわかる。μ_ijをｉ番目
の行でｊ番目の列のシーブ・セルを表わすものと
する。μ_iは、ｉ番目の行のシーブ・セルを表わす
ものとする。シーブの形状は円筒形なので、
μ_i,j+2ｊ＋2^C＋Ｍ C_+M＝μ_i,jである。（以下では、
セルμ_ijに対応するブール変数ｂの値を表わすため
表記μ_ij・ｂを使用する。）最初の小数部の復号以
前には、全ての移動は垂直であり、衝突は起こり
得ない。２つのビツトの衝突は、方向転換または
合体であり、どちらの場合も、２つのビツトが生
じ、各々前述のどちらかの方式で移動する。した
がつて、これらの場合には、１つのセルが別のセ
ルに２つのビツトを供給することはできない。 その他の移動または衝突の可能性はない。この
ことを理解するため、３つの（またはそれ以上
の）ビツトが初めてセルμ_ijに到着すると仮定す
る。それ以前の移動は全て説明済みなので、セル
μ_ijに到達する３ビツトのうち、２ビツトがセル
μ_i-1,jから（すなわち上方から）くるか、または、
２ビツトがセルμ_i-1,j-1から（すなわち、左上方か
ら）くることがわかる。最初に仮定した三重衝突
以前には、どのセルも別のセルに２つのビツトを
供給することはできないので、これは予盾であ
る。 Ａパイプライン ここまでの説明では、本発明に基づくプロセス
は、浮動小数点表示から固定小数点表示への変換
と考えることができるが、次の段階は累算であ
る。情報の喪失（すなわち、丸め誤差）を避ける
ため、累算は固定小数点方式で行なわれる。本実
施例のアキユムレータと一般のアキユムレータと
の相違は、本実施例のアキユムレータの方がはる
かに大きいことである。このアキユムレータは、
Ｌ＝2^C＋Ｍビツトを有するので（普通ＦおよびＣ
は９、Ｍは48と予想され、したがつてＬ＝569）、
非常に小さな数に非常に大きな数を加算しても、
情報は全く失なわれない。 基本的なスーパー・アキユムレータは、Ｌ個の
等しいセルの線形アレイから構成することが望ま
しい。第６１図に、そのような体系を示す。この
体系で、m^r、m^s、およびＣビツトはシーブ・セ
ル３８からの出力であり、かつアキユムレータ・
セル５０への入力である。任意のシーブ・セル３
８のm^S出力とＣ出力のうちで最大限１個だけが、
任意のサイクル中に値「１」をとることに留意さ
れたい。これらの入力が与えられたものとして、
アキユムレータ・セル５０は和のビツトおよび繰
上りビツトを生成しなければならない。和のビツ
トは次のサイクルでの同じアキユムレータ・セル
（すなわち項アキユムレータ）の入力である。繰
上りビツトは、隣接するより高位のアキユムレー
タ・セルの入力である。したがつて、「１」の値
をとる可能性のある入力は４つある。この場合は
２次繰上りビツト出力が必要である。この２次繰
上りビツトは、２つの位置だけ左側にあるアキユ
ムレータ・セルの入力である。 ２次繰上りを避けるため、特別のセルの行をシ
ーブの最下部に付加して、この体系を修正しなけ
ればならない。第６２図に、この修正された体系
を示す。最初に、最下行のシーブ・セル５２はも
はやその他の部分とは異なり、最下行の各セル５
２は和のビツトS^aおよび繰上りビツトC^aを発生
する。和のビツトS^aは修正されたアキユムレー
タ・セル５４への入力であり、繰上りビツトC^a
は隣接するより高位のシーブ・セルへの入力であ
る。これらの新しいシーブ・セル５２は４個の入
力、すなわち、より高位の行のシーブ・セルから
のm^r、m^s、およびＣと、隣接するより下位の
（すなわち、右側の）セルからのC^aを有する。m^s
およびＣの内１つのみが「１」になり得るので、
多くても３個の入力が「１」になり得るにすぎな
い。したがつて、S^aおよびC^aビツトで、最下行
のシーブ・セル５２を特徴づけるのに十分であ
る。各スーパー・アキユムレータ・セル５４は、
このとき３個の入力S^a、ＳおよびＣを有し、それ
ぞれ２個の出力ＳおよびＣを生成する。 最下行の各シーブ・セルの入力−出力方程式は
次の通りである。 S^a←m^rm^sｃc^a c^a←（m^r∧m^s）∨（m^r∧ｃ）∨（m^r∧c^a）∨（m^s∧c^a
）∨（ｃ∧c^a） 最低位の最下行のシーブ・セルについては、
c^a _io≡０である。 各スーパー・アキユムレータ・セルの入力−出
力方程式は、次の通りである。和のビツトＳが生
成され、次のサイクルのために保存される。 Ｓ←ＳS^aＣ 繰上げビツトＣが生成され、隣接するより高位
のセルに送られる。 Ｃ←（Ｓ∧S^a）∨（Ｓ∧Ｃ）∨（S^a∧Ｃ） 最下位のアキユムレータ・セルについては、
C_io＝０である。最下行のシーブ・セルは、繰上
りビツトC^aを累算するので、それ自体アキユム
レータである。この事実は、以下に論じるよう
に、１つの和を完成して次の和を開始する際に効
果を示す。 被加数の最後の小数部がスキユアに入つた後の
サイクルで、初期設定ワードが各スキユアに入力
される。初期設定ワードは、ゼロ小数部と適当な
指数部からなる。その指数部は、スキユアに依存
し、各初期設定小数部ワードがその対応する落下
領域を下降し、復号されずにスーパー・アキユム
レータに到達するような形を有する。初期設定ワ
ードが入つた後のサイクルで、和終端信号δが、
一番左側のスキユアに入る。和終端信号δは、第
６３図に概略的に示すように、最上位の小数部ビ
ツトが入るセルのあるスキユアに入る。「一番左
側の」スキユアは、その出力が円筒形シーブのセ
ルμ_i,j（ｊ＝１、……、Ｍ）に入るスキユアとして
任意に選ばれる。δは、初期設定ゼロ・ワードの
最終ビツトが入つた後のサイクルで「１」にセツ
トされ、その他の全てのサイクルで「０」にセツ
トされる。 一番左側のスキユアは、δ信号を複製して伝播
するので、初期設定のゼロ仮数の最終ビツトがシ
ーブに入つた後のサイクルで、信号δは、シー
ブ・セルμ_i,j（ｊ＝１、……、Ｍ）、ならびに一番
左側の指数部復号領域内の最上行のセルに同時に
入る。このδ伝播を実行するためのスキユア・セ
ルの設計の詳細については、シーブ内でのδ伝播
についての次の説明から自明となるはずである。 新しい和の被加数は、和終端信号と同じサイク
ルで、スキユアに入り始めることができる。和終
端信号δ＝１が最下行のシーブ・セルに到達する
とき、m^r、m^sおよびＣビツトは、ゼロ小数部に
由来し、全てゼロである。したがつて、このサイ
クル中では、最下行の各シーブ・セルは値“１”
の入力を最大限１個、すなわち、入力C^a _ioを有す
るだけであり、その“１”の値は、最下行に入つ
てくる最後の真の被加数の最終ビツトの付加によ
つて生じたものである。したがつて、そのような
各セルについては、C^a _put≡０およびS^a _put≡C^a _ioであ
る。このようにして、最下行のシーブ・セルがア
ンロードされ、再初期設定される。 Ｎが被加数の数を表わし、Ｔが、最初のS^aビツ
トがスーパー・アキユムレータに入るサイクルを
表わすものとする。このとき、初期設定のゼロ小
数部が入ることを含めて、サイクルＴ＋〓Ｎ／Ｓ
〓＋Ｍ＋１中に最後のS^aビツトが累算される。た
だし、〓ｘ〓はｘより小さくない最小の整数を表
わす。しかし、この最後のサイクルを含めて、繰
上りビツトの伝播に、最悪の場合、Ｌ回の追加サ
イクルを要することがある。この最悪の場合の事
例を第６４図に示す。 短縮式スーパー加算装置は、高度のパイプライ
ン化することが望ましい。一組の被加数がスーパ
ー・アキユムレータに供給された後、もう１つの
和の処理をただちに開始しなければならない。し
たがつて、Ｌ回の繰上げ清算サイクルが経過する
前でも、スーパー・アキユムレータをアンロード
し、リセツトする必要がある。二つの要件から、
和を完了させるタスクのうちでもとりわけ繰上げ
清算の完了を目的とするスーパー・アキユムレー
タのパイプラインが導かれる。このアキユムレー
タのパイプラインを以後Ａパイプラインと呼ぶ。 Ａパイプライン内のアキユムレータの数に対す
るこの最悪の場合の要件を決定するため、まず、
１つの和が２つ以上の被加数からなることがある
点に留意されたい。Ｎ＝２かつＳ≧２とすれば、
この最小長の和がスーパー・アキユムレータに到
着し始めてからＭ＋１サイクル後に、次の和の最
初のビツトがスーパー・アキユムレータに到着す
ることになる。（和の間のゼロ小数部をクリアす
るためのサイクルを含む。）したがつて、Ｍは、
任意の和が最初にスーパー・アキユムレータを占
有する最小サイクル数である。この最悪の場合の
（最短の）和を繰返すことにより、繰上りビツト
の伝播を清算するために必要な最悪の場合の（最
長の）アキユムレータ、すなわち〓（2^C＋Ｍ）／
Ｍ〓スーパー・アキユムレータのパイプラインが
得られる。この場合も、最初のアキユムレータに
加えて、これらのアキユムレータが必要である。 スーパー・アキユムレータの数をＰ＝〓（2^C＋
Ｍ）／Ｍ〓＋１で表わすものとする。ＣおよびＭ
の一般的な値と予想される値の場合、Ｐ＝〓（2^a
＋48）／48〓＋１＝13となる。この装置を、第６
５図に概略的に示す。 以下の考察では、ｉ番目のスーパー・アキユム
レータをα_i（ｉ＝０、……、Ｐ）で表わし、ｉ番
目のスーパー・アキユムレータのｊ番目のセルを
α_i,j（ｊ＝１、……、Ｌ）で表わすものとする。添
字ｊは、セルを右から左へ昇順に数えたものであ
る。 次に、Ａパイプラインの同期化について論じ
る。Ｏ≦ｉ≦Ｐ−１の場合、α_iアキユムレータ全
体が１サイクルでα_i+1に転送される。この転送
は、各アキユムレータのあふれビツト領域の内容
を含む。これは、和終端信号δを複製し、伝送し
て、和終端信号δが同じサイクル中に特定のアキ
ユムレータ内の全てのセルおよびそのあふれ領域
に到達させることによつて、実現される。具体的
に言うと、和終端信号δは、最後のS^aビツトがそ
のα₀セルに到達してからちようど１サイクル後
に、α₀内の全てのセルに到達する。さらに、δは
同報通信することなく伝達しなければならない。
本実施例のシーブ装置はδをセル方式で複製し、
伝達するために使用される。第６３図に、スキユ
アおよびシーブ・セル中でのδ複製および伝達を
示す。（上述のように、シーブは実際には円筒形
であるが、簡単にするため平面形で示す。）第６
３図から、シーブの下側の三角形内のすべてのセ
ルは単にδを斜め下方に伝達するだけなので、
「一番左側の」落下領域の小数部セル（セルμ_i,j
（ｉ＝１、……、2^C、ｊ＝１、……、Ｍ））および
それに対応する一番左側の指数部復号領域のみが
δを複製すればよいことがわかる。落下領域のセ
ルμ_i,j（ｉ＝１、……、2^C、ｊ＝１、……、Ｍ）な
らびに「一番左側の」指数部復号領域のセルは、
次の入力−出力方程式のδ状態ビツトを含むよう
に修正される。 δ_s←δ^s インターフエース・セルμ_i,M（ｉ＝１、……、
2^C）、すなわち、一番左側の落下領域内の一番右
側の列のシーブ・セルは、次の入力−出力方程式
を有する追加のδ状態ビツトを有する。 δ^r←δ^s これらのインターフエース・セルは、第６６図
に示す通りである。残りのシーブ・セルの下側の
三角形は、単にδを斜めに伝達するだけである。
これらの下側三角形のセルのセル・ダイアグラム
を第６７図に示す。これらのセルは、次の新しい
伝達方程式を有する。 δ^r←δ シーブの上側の三角形内のセルは、第６７図に
示すものと同じであり、δ入力およびδ出力は未
使用のまま残される。 シーブの最下部で、δはアキユムレータのパイ
プライン中を伝播する。α_iのセルがサイクルＴの
間にδのある値を受け取るとすると、α_i+1のセル
はサイクルＴ＋１の間にその値のδを受け取る。
α_iのセルは、δ＝１を受け取るとき、その内容を
α_i+1に転送しなければならず、そうでない場合
は、前述の挙動を示す。α_i累算セルのセル・ダイ
ヤグラムを第６８図に示す。繰上げ清算パイプラ
インの概略図を第６９図に示す。このとき、ブー
ル変数ＳおよびＣは、それぞれ２つの変形、すな
わち、通常の動作用の変形と（δ＝０のとき）、
レジスタ転送S〓およびC〓用のτ変形（δ＝１のと
き）を有する。次に、一般的なセルα_ijの入力−
出力方程式について述べる。 転送信号δは、単に伝達されるだけである。 δ←δ レジスタ転送が起こつていないときは、和のビ
ツトが前記と同様に計算される。レジスタ転送が
起こつているときは、入力転送変数から和のビツ
トが計算される。α₀の場合にのみ、S^aビツトが存
在することに留意すべきである。 δ←（〓∧（ＳS^aＣ））∨（δ∧（S^a _C〓）） 転送が起こつていない限り、和のビツトの転送
バージヨンはゼロである。 S〓←δ∧（ＳS^aＣ） レジスタ転送が起こつていないときは、繰上り
ビツトは前記と同様に計算される。レジスタ転送
が起こつているときは、入力転送変数から繰上り
ビツトが計算される。 Ｃ←（δ∧（（Ｓ∧S^a）∨（Ｓ∧Ｃ）∨（
S^a∧Ｃ）））∨（δ∧S〓∧C〓）． 転送が起こつていない限り、繰上りビツトの転
送バージヨンはゼロである。 C〓←δ∧（（Ｓ∧S^a）∨（Ｓ∧Ｃ）∨（S^a∧Ｃ）） 次に、境界条件を示す。全てのｉ、ｊについ
て、a_i,p・C_io≡α_p,j・C〓_io≡Ｄであり（ただし、
a_i,j・Ｃはｉ番目のアキユムレータ内のｊ番目の
セルの繰上りビツトを表わす）、全てのｊについ
て、a_p,j・S〓_io≡０である。これらの境界条件で、
添字「in」は変数の入力バージヨンを指す。 正規化領域…和の最終的符号化 和の最終的符号化は、幾つかのプロセスからな
る。これは、正規化（先行ゼロを除去するため左
へシフトすること）と指数部の符号化（それに対
応する和の指数の決定）である。和がα₁まで押し
下げられたとき、この両方のプロセスを開始する
ことができる。一般には、これが起こるとき、繰
上りの伝播は完了する。したがつて、正規化と指
数部符号化は、繰上げの清算と組み合わされる。
最終的符号化の最終段階は丸めである。丸めは、
通常は他の３つのプロセスが終了してから、実施
される。しかし、本実施例の加算装置は、正式の
正規化と指数部符号化自体の完了前ではないが、
繰上げ清算の進行中に、丸めをも実施する。（前
述のように、もとの和は、正と負の項に対応する
２つの符号なしの部分和に分割することができ
る。２つの完成した部分和は、正式の正規化と指
数部符号化が完了したとき、丸めの前に、組み合
わされる。この修正は簡単な方法で実現される。
符号つきの被加数の加算については以下に論じ
る。）もちろん、この４つのプロセスは、性能向
上のため多重化される。 説明の簡単のため、まず、全ての繰上げが清算
されているという仮定のもとで、正規化および指
数部符号化のための非パイプライン構造の設計に
ついて説明する。次に、繰上げ清算が存在する場
合に、その適切な機能を確保するために必要な変
更を組み込む。次に、丸めを導入し、これら相互
に関連するすべてのプロセスが適切に機能するこ
とを確保するため、それに対応する変更を再度加
える。これによつて、非パイプライン構造の設計
は完了し、設計をセル化するために最後のステツ
プを行なう。この最後のステツプで、再度設計変
更が必要となる。装置出力はＲ（ｂ、、e₁、e₂）
で表わされる浮動小数点数であることに留意され
たい。 アキユムレータの長さに限りがあるため、実際
の和は、浮動小数点数となることもある。これ
は、Ｒ（ｂ、、…、．）で表わされるその浮動小
数点表示の指数部が区間〔e₁、e₂〕の外側にくる
場合である。これは装置のあふれ条件の１つであ
り、この場合は、省略時出力がもたらされる。 さしあたつて、全ての繰上げが清算されている
ものと仮定する。先に進むため、容量Ｃの指数カ
ウンタと呼ばれるカウンタ 指数カウンタ〔１…Ｃ〕 と、個のセルを有する小数部レジスタと呼ばれ
るレジスタ 小数部レジスタ〔１…〕 を導入する。Ｌ＝2^C＋Ｍ＋Ｆであり、したがつて
α₁、Ｌはスーパー・アキユムレーターα₁内の一番
左側（すなわち、最高位の）セルを表わすことに
留意されたい。そうすると、正規化された小数部
を得るため、および指数部を符号化するための方
法は、以下の手順によつて記載する。 ｛ 指数カウンタ〔１…Ｃ〕；／＊実行されたとき指
数部を含む＊／ 小数部レジスタ〔１…〕；／＊実行されたとき
小数部を含む＊／ ｉ：整数 指数←2^C−１； α_1,L・Ｓ＝０の間、以下を実行する。 ｛ 指数←指数−１； アキユムレータを左にシフトする； ｝； ｉ←１からの場合、以下を実行する。 ｛ 小数部を左にシフトする； 小数部レジスタ〔１〕←α_1,L・Ｓ； スーパー・アキユムレータを左にシフトする。 ｝ ｝ 第７０図および第７１図に、正規化／指数部符
号化手順を示す。第７０図は正規化前の各レジス
タの内容を示し、第７１図は正規化後のレジスタ
を示す。 次に、セル式ハードウエアでこの手順の実現化
について説明する。装置の概略を第７２図に示
す。ハードウエアは、スーパー・アキユムレータ
の他に、正規化された小数部を保持する小数部レ
ジスタ６０と、モード信号の発生のタイミングを
取るために使用される遅延要素６２を備えてい
る。このモード信号ｐは、スーパー・アキユムレ
ータ・ビツトの小数部レジスタのシフトを終了さ
せる。このハードウエアはさらに、小数部を保持
する指数カウンタ（第７３図に詳細を示す）を備
え、最後に、「正規化」変数ｎ用のレジスタ６６
を備えている。この変数は、α_1,LのＳビツトが
“１”（以下では、α_1,L・Ｓ＝１と記す）のとき１
から０に変わる。すなわち、ｎは、全ての先行ゼ
ロがスーパー・アキユムレータからシフト・アウ
トされたか否かを示す。 スーパー・アキユムレータの同期化および制御
を簡単にするため、シフトは無条件で実施され
る。すなわち、上記の手順中の“α_1,L・Ｓ＝０の
間”という条件は除外され、したがつてα₁の内容
が各サイクル毎に左へシフトされる。制御をさら
に簡単にするため、スーパー・アキユムレータか
らシフト・アウトされるＳビツトを小数部レジス
タ内にシフトさせる。これに対する計算された開
始信号はない。変数の初期設定については、設計
のパイプライン化について考察するとき説明す
る。当面は、正規化状態変数ｎは、はじめは、
“１”であるものと仮定しておく。α_1,L・Ｓ＝０
の間、ｎはその“１”の値を保持し、正規化され
いない状態を示す。α_1,L・Ｓ＝１のとき、ｎ←
“０”である。 ｎの値は、指数カウンタ６４への減分信号とし
て使用され、最初は2^C−１である。カウンタ６４
内の各セルはｅで表わされるビツトを含む。カウ
ンタ６４は長さＣの簡単なセル式（ダウン・）カ
ウンタであり、したがつて、１桁上からの借りの
伝播は、スーパー・アキユムレータ内で小数部が
正規借されてからＣサイクル後に確実に完了す
る。カウンタ６４内のセルの入力−出力方程式は
次の通りである。 ｅ←ｅｂ ｂ―∧ｂ カウンタ６４の最下位セルについては、b_io≡
ｎである。 次に、小数部レジスタへの小数部のローデイン
グについて説明する。小数部レジスタ６０は、線
形結合されたセル・アレイである。各セルは２つ
の動作モード、すなわち、「シフト」モードおよ
び「保持」モードを有し、これらのモードは、こ
の２つの値をとるモード信号ｐによつて制御され
る。各セルは最初は「シフト」モードにある。し
たがつて、小数部セル・アレイは左シフト・レジ
スタとして働き、α_1,L・Ｓは低位の小数部セル中
にシフトされる。正規化が始まると、α₁の先行ゼ
ロがレジスタ６０内にシフトされる。小数部がα₁
中で正規化されると、小数部レジスタ６０は正規
化された小数部ビツトの受け取りを開始する。言
い換えると、小数部レジスタは、スーパー・アキ
ユムレータ内で小数部が正規化されてからちよう
どサイクル後に、左方へのシフトを停止するは
ずである。なぜならば、ちようどそのとき、レジ
スタ６０は正しい小数部を含んでいるからであ
る。次に、スーパー・アキユムレータが正規化さ
れてからちようどサイクル後に、すなわち、
が「正規化された」状態（ｎ＝０）に変更されて
からちようどサイクル後に、「保持」のモード
信号がレジスタ６０の全てのセルに同報通信され
る。 次に、モード信号の発生について説明し、続い
て、厳密にセル式であるレジスタへの同報通信が
必要なレジスタからの小数部レジスタ動作の変換
について説明する。 最初は、ｎ≡１である。正規化されたインジケ
ータｎは、一度正規化された状態に置かれると、
その状態に留まる。 すなわち、 ｎ←ｎ∧_1,L・ レジスタ６０内のセルのモードは、ｎが「正規
化された」状態に切換えられてから÷ようどサ
イクル後に、「保持」モードに切り換わる。これ
は、ｎ信号レジスタ６６とモード信号線の間に
サイクル遅延要素６２を挿入することにより簡単
に実現できる。 ここで説明しているように、小数部レジスタ６
０の動作は、モード信号の同報通信が必要であ
る。この設計のセル式設計への変換を理解するた
め、まず第７４図に示す小数部レジスタ動作の空
間−時間図を参照する。モード信号の同報通信
は、第７５図に示す空間−時間図の一次交換によ
つて排除される。第７５図から理解できるように
モード信号はもはや小数部レジスタのセルを通つ
て同報通信されず、１サイクルにつき１セルの速
度で左に移動する。スーパーアキユムレータの出
力スケジユールを修正することは望ましくないの
で、小数部レジスタ６０の最低位端への小数部ビ
ツトの到達スケジユールは、変換によつて変更さ
れない。しかし、一度小数部レジスタに入ると、
これらの小数部ビツトは、１サイクルにつき１セ
ルの速度で左に移動する。したがつて、同報通信
方式の場合の待ち時間サイクルに対して、セル
式設計の待ち時間は、２−１サイクルである。
小数部ビツト移動のこのより遅い速度は、小数部
レジスタ６０の各セルに１サイクルの遅延要素を
余分に挿入することにより実現される。 第７６図は、新しいブール変数dm、すなわち、
小数部レジスタ６０内でのビツト移動を記述する
ために用いられる遅延ビツトを含む、小数部レジ
スタ６０内のセルを示す。レジスタ６０のセルの
入力−出力方程式は、次の通りである。当初、小
数部レジスタ６０のセルは「シフト」モードであ
り、ｐ≡１である。モード信号は１サイクルにつ
き１セルの速度で伝達される。 ｐ←ｐ 低位の小数部レジスタ・セルについては、ｐ←
ｎ・z_-Mである。すなわち、小数部レジスタ６０
の右端に入つて行くｐ信号は、単にｎ信号の遅延
バージヨンにすぎない。 小数部ビツトは、セルがシフト・モードにある
ときに限つてシフトされ、２サイクルでシフトさ
れる。すなわち、ｐ＝１のとき、１つのサイクル
でdm←m_io、次のサイクルでm_put←dmが実行さ
れる。 dm←（ｐ∧ｍ）∨（∧dm）、 ｍ←（ｐ∧dm）∧（∧m_put） ｐ＝０のとき、m_put←m_put、すなわち、小数部
ビツトのシフトは停止する。 最後に、無条件左方シフトを実行するため必要
とされるスーパー・アキユムレータに対する変更
について述べる。第７７図は新しいα₁スーパー・
アキユムレータを示す。この場合も、設計はパイ
プライン化されていない。ブール式は前と同じで
あるが、ただし、Ｓビツトは１サイクルにつき１
セルの速度で左に移動する。α₁内での繰上げ清算
の同時処理を予想して、Ｃビツトはこのとき１サ
イクル当り２セルの速度で左に移動することも留
意されたい。 次に、正規化が始まる前に繰上げが、清算され
るという仮定を緩らげて、小数部が正規化され、
指数部が符号化されている間、繰上りは依然とし
てスーパー・アキユムレータ内を左の方に伝播す
ることができると仮定する。正規化中に繰上げを
清算するには、小数部レジスタを小数部アキユム
レータに変換しなければならない。すなわち、Ｓ
ビツトとＣビツトが共に、小数部レジスタのセル
中にシフトされ、これらのセルは、スーパー・ア
キユムレータのセルと同様に、次に繰上げの清算
を続行する。 最上位のスーパー・アキユムレータ・セルと
は、非ゼロのＳビツトまたは非ゼロのＣビツトを
有する最も左側のアキユムレータ・セルを表わす
ものと仮定する。最上位のスーパー・アキユムレ
ータ・セルの内容を、以下では先行小数部セルま
たはm_Mと呼ぶことにする。その右側の小数部セ
ルはm_M-1と呼び以下同様である。小数部セル_M、
…ではなく、最終的に小数部セル_M、…に常駐す
ることになるスーパー・アキユムレータ・セルの
内容を言つていることに留意されたい。 このときα₁のｓビツトとｃビツトが左にシフト
されているので、最終的には、最上位のスーパ
ー・アキユムレータ・セルはα_1,Lになる。すなわ
ち、最上位のスーパー・アキユムレータ・セルは
最終的にはα_1,L・ｓとα_1,L・ｃの両方に依存する。
後者の依存関係には、正規化標識ｎの再定義が必
要である、正規化標識ｎは、次式に従つて、正規
化された状態に変換される。 ｎ←ｎ∧α_1,L・ｓ∨α_1,L・ｃ ｓビツトを含む小数部アキユムレータ中にシフ
トされるｃビツトの清算について考察する。対応
する繰上りが先行小数部セルの左に１位置だけ伝
播することは可能だが、それ以上は不可能であ
る。これを、小数部あふれ、または単に「あふ
れ」と呼ぶ。たとえば、先行小数部セルが、スー
パー・アキユムレータ中で検出されたとき、非ゼ
ロｓビツトと非ゼロｃビツトの両方を有していた
ので、繰上げはその左に伝播するはずである。小
数部あふれが発生するか否かは、ｓビツトとｃビ
ツトがα₁から小数部アキユムレータにシフトされ
るとき計算することができることである。ここで
「あふれ」標識ｏを導入する。この標識は“は
い”、“いいえ”および“中間”の３つの値をと
る。最初のｏの値は“中間”である。たとえば、
m_MのS_ioビツトとc_ioビツトが共に「１」である場
合、ｏは“yes”にセツトされる。s_ioビツトとc_io
ビツトの一方だけが「１」である場合は、ｏはそ
の値“中間”を保持する。この“中間”の場合に
は、m_M内でs_ioビツトとc_ioビツトが共に「１」で
あれば小数部あふれが発生し、両方共「０」であ
れば小数部あふれは発生しない。厳密に一方だけ
が値「１」を有する場合は、小数部あふれは多分
発生し得る。“はい”および“いいえ”はあふれ
標識の最終状態であり、“中間”は過渡的状態で
ある。 個の小数部セルが定位置にシフトされた後、
すなわち、小数部アキユムレータがロードされた
後、ｏが依存して“中間”の状態にあることがあ
り得る。小数部アキユムレータの完全なローデイ
ングが起こるサイクルデ、ｏが“中間”の状態に
あるために必要な条件は、全ての小数部セルにつ
いて、s_ioビツトとc_ioビツトの厳密に一方だけが
「１」の値を有することであると断言できる。す
なわち、小数部アキユムレータの全てのセルの内
容が「１」である。その他のどんな場合にも、ｏ
は“はい”と“いいえ”のどちらかに決定され
る。それにもかかわらずｏを“はい”状態に変更
できる事象が２つある。１つはα₁内でまだ清算中
の繰上げ伝播であり、２番目の事象は丸め操作で
ある。 丸 め この考察では、丸め操作を、「四捨五入」と考
えるものとする。指定丸めについては後述する。
ゼロに向う丸め、またはゼロから遠ざかる丸め等
のその他の丸めはここで論じる丸め操作の簡単な
変形であり、詳細に論じる必要はない。 丸めは、小数部レジスタ６０内の最低位セル
m₁の右側に付加されるべきセルであるm₀に
「１」を加算することによつて実行される。この
加算で繰上りが発生し、かつｏ＝「中間」である
場合、ｏ←「はい」である。繰上りが発生しない
場合は、ｏはその「中間」の値を保持する。 第７８図は、丸めのために組み込んだアーキテ
クチヤ変更の概略を示す。小数部レジスタ６０
が、個のセルから、＋１個セル、_-1、
…、小数部０に拡張される。ただし、セル０は
「丸め」セルである。遅延要素６２は、＋１
遅延要素に拡張される。値「保持」のモード信号
が発生されるとき、＋１個の小数部セルが小数
部アキユムレータ６０を占有する。この時点で、
セル０に「１」が加算される。セル０に加算され
る値は、丸め信号ｒと呼ばれ、１つの和につき一
度だけ「１」の値をとる。信号ｒは、遅延・比較
回路６８内の連続する保持値を比較することによ
つて発生される。最初は、ｒ≡０である。モード
信号が値を変更すると、「１」の丸めが発生され
る、 ｒ←ｐ・z^-1ｐ これで丸めが実施され、それに応じてｏ標識７
０が更新される。 ｏがまだ最終状態になつていない場合にそれを
最終状態に移行させるもう一つの事象は、最低位
セルからの繰上げ伝播である。実際、一度小数部
アキユムレータ６０がロードされると、これらの
低位スーパー・アキユムレータ・セルは、あふれ
問題を解決するため以外は、もはや必要でない。
小数部アキユムレータ６０が「保持」モードのと
き、スーパー・アキユムレータはその残りの内容
を左シフトし、これらの内容はスーパー・アキユ
ムレータを左端から「落下する」。各スーパー・
アキユムレータ・セルがスーパー・アキユムレー
タの左端からシフト・アウトされるとき、各セル
は、あふれ問題を解決するかどうか検査される。ｏ ＝「中間」の場合、 α_1,L・ｓ＝α_1,L・ｃ＝１であれば、 ｏ←「はい」 そうではなくて、α_1,L・ｓ＝α_1,L・ｃ＝０であ
れば、 ｏ←「いいえ」 そうでなければ、ｏはその「中間」の値を保持
し、次のサイクルでシフト・アウトされる次のス
ーパー・アキユムレータ・セルが検査される。 スーパー・アキユムレータが左にシフトされる
とき、そのｓビツトとｃビツトの両方について、
「０」の値が右側のセルに供給されるので、上記
プロセスは終了することが保証されている。従つ
て、あふれ問題は、正規化が始まつてからＬサイ
クル以内に解決される。 これまで説明してきた設計では、小数部のあふ
れが発生したとき、小数部と指数部を調節する必
要がある。次に、これらの調節を含むようにこの
設計を機能強化した実施例について説明する。こ
の機能強化の概略を第７６図に示す。その目的
は、あふれが発生しない場合に小数部と指数部を
調節することである。まず、セル_M+1で表される
もう１つのセルアキユムレータ・セルが付加され
る。これで、セルアキユムレータは、＋１、
Ｍ、−１、…、０の＋２個のセルから成る。
セル＋１は、小数部あふれが発生した場合にそ
のあふれを保持するため使用される。小数部アキ
ユムレータ６０中へのシフトは＋１回だけ行な
われ、セル、セル−１、…、セル０を充てん
し、セル＋１はセルからのあふれを受け取
る。 あふれがない場合は、小数部アキユムレータ６
０をもう一度シフトすることが望ましい。したが
つて、いずれの場合にも最終小数部が小数部セル
Ｍ＋１、…、t₂に常駐するようになる。すなわ
ち、あふれが発生しない場合は、最終モード信号
の値「シフト」を発生すべきである。 同様に、指数カウンタ６４は、あふれが発生す
る場合、正しい値を有し、あふれが発生しない場
合は１つの最終減分信号を発生することが望まし
い。このことを達成するための１つの簡単な方法
は、指数カウンタ６４を2^Cから開始することであ
る（すなわち、指数カウンタはモジユロ2^Cカウン
タなので、すべてゼロである）。ｋ個の先行ゼロ
がある場合は、カウンタは2^C−ｋはを含む。あふ
れが発生する場合、2^C−ｋは正しい値、すなわ
ち、2^C−１−（ｋ−１）である。あふれが発生し
ない場合は、正しい値である2^C−（ｋ＋１）＝2^C−
１−ｋを得るため、最後にカウンタを１度だけ減
分する必要がある。 従つて、(1)あふれが発生する場合に限つて値
「１」をとり、(2)減分およびシフトを１回だけ余
分に行なうことが望ましいので、１つのサイクル
でのみこの値をとり、(3)シフトの減分も行なわれ
ないサイクルでこの値をとる、調節信号ａが求め
られている。 この追加のシフトが発生する可能性のある最初
のサイクルは、あふれが決定され、かつ小数部が
小数部アキユムレータ６０内の場所にシフトされ
た後でなければならない。（この最終減分信号が
指数カウンタ６４に送られた後に起こる。 従つて、調節信号ａは、次のようになるはずで
ある。 ａ←（ｏ＝“いいえ”）∧ ただし、ａは１つの和について１サイクルだけ
で１となる。これは、１つの和について一度だけ
丸め信号「１」を生成するために使用するのと同
じ方法で達成される。 ａ←（（ｏ＝“いいえ”）∧・z^-1 （（ｏ＝“いいえ”）∧）・ このとき、ａ信号は１つの和について最大限１
サイクルの間、すなわち、（（ｏ＝「no」）∧）
が「１」の値を取る最初のサイクルの間、「１」
の値をとる。このａ信号は、第７９図の簡単な論
理回路７２で生成することができる。 最後に、減分信号およびモード信号がａ信号が
前と同様に、またはａ信号に基いて発生するよう
に、これらの信号を結合することが必要である。
ａ信号は、ｎが「正規化された」状態に変わり、
さらにｐが「保持」に変つた後、「１」の値を取
ることに注意すること。従つて、実際には、その
「１」の値によつて引き起こされるシフトおよび
減分が、ｎおよびｐ信号によつて引き起こされる
シフトおよび減分に追加される。 このとき、新しい信号は次の通りである。ま
ず、簡単な減分論理７４で生成される減分信号ｄ
があり、これはｎまたはａがそれ自体「１」のと
き、「１」になる。 ｄ←ｎ∨ａ また、簡単なシフト信号論理７６で生成される
左シフト信号ｌがあり、これはｐまたはａかがそ
れ自体「１」のとき、「１」になる。 ｌ←ｐ∨ａ この装置は繰上げを清算し、小数部を正規化
し、丸めを行ない、指数部を符号化する。さら
に、これらのことを同時に実行する。 第７９図の装置は明らかにセル式ではなく、次
にセル式のアーキテクチヤに変換しなければなら
ない。セル式バージヨンを第８０図に示す。スー
パー・アキユムレータらシフト・アウトされたｓ
ビツトとｃビツトは、「＊」で示される経路に沿
つて、指数カウンタ７８のセル、Ｄセル８０、遅
延セル８２およびＬセル８４を通つて、小数部ア
キユムレータ６０にセル式に伝達される。 便宜上、指数カウンタ７８の最低位セルおよび
高位セルは左から右に配列される。 非セル式のアーキテクチヤで生成される重要な
信号は、ｄとｌである。これらの信号はまた、セ
ル式アーキテクチヤも生成される。信号ｄは、成
分信号を使つて書き直すことができる。 ｄ≡ｎ∨ａ＝ｎ∨（（（ｏ＝“いいえ”）∧
）・z^-1＋（（ｏ＝“いいえ”）∧）） 上式において、ｎは、Ｄセル８０中の状態ビツ
トであり、その値は、α₁、_L・ｃ∨α_1,L・ｓまで
「１」である。すなわち、先行小数部ビツトが検
出されるまで、ｎ＝「１」である。このビツトが
遅延セル８２に伝達される。ｏはＤセル８０中の
第２の状態ビツトであり、その値は、α_1,L・ｓ、
α_1,L・ｃおよびｒのうちの少なくとも２つが同じ
サイクル中で「１」である場合のみ、「１」であ
る。Ｄセル８０は、ｓビツトとｃビツトにアクセ
スし、ｒ≡ｐ＋ｐ・z^-1なので、それからｎおよ
びｏ状態ビツトを計算することができる。Ｄセル
８０はまた、ｐ：ｐ・z^-1のもとの値を保持する
ために第３の状態ビツト必要とする。 遅延セル８２はｎ信号を受け、＋１サイクル
後にｐ信号をフイードバツクする。遅延セル８２
の概略を第８０図に示す。ｐ信号はまた、遅延セ
ル８２の左側からも生成される。セル８２の左か
ら発生するｓビツトとｃビツトは＋１サイクル
遅延される。しかし、ｐ信号は２＋２サイクル
遅延される。従つて、ｐ信号はｓビツトとｃビツ
トに関係している。 最後に、Ｌセル８４にｓビツトとｃビツトを伝
送し、所望のｌ信号を発生する。 ｌ≡ｐ∨ａ＝ｐ∨（（（ｏ＝“いいえ”）∧
）・z^-1（（ｏ＝“いいえ”）∧））・ 従つて、Ｌセルは、ｐ：ｐ・z^-1のもとのバー
ジヨンを保持するために状態ビツトを必要とす
る。Ｌセルは、また、ｏ状態を記録するために第
２のビツトを必要とする。Ｌセルは、Ｄセル８０
と同様に、ｓビツトとｃビツトを有し、従つて、
ｏを計算することができる。 ここで説明している装置は、繰上げの清算、小
数部の正規化、丸め、および指数部の符号化を同
時に行なうことができる。さらに、それはセル式
である。アーキテクチヤは次にパイプライン化す
るが、パイプライン化するための方法は、前述の
Ａパイプラインを設計するための方法と同じであ
る。第８０図の装置は、複製され、新しい和が始
まるたびに、符号化プロセスが装置の次の複製に
押し進められる。前と同様、転送を合図するため
にσを使用する。装置の「複製」の数、すなわ
ち、パイプラインの長さは、符号化プロセスの最
悪の場合の待ち時間を、最短の和が最初のアキユ
ムレータα₀内で終了する時間で割つた商にすぎな
い。この最後のものは、Ｍ＋１サイクルである。
最悪の場合、符号化計算の最後の部分は、正規化
が始まつてからＬサイクル後の可能な最終の時点
で、小数部のあふれが検出された小数部セルＭ＋
１中への繰上げである。このあふれは、小数部セ
ル＋１内に伝播するのに、さらにＣ＋１＋＋
１＋１＋＋２＝２＋Ｃ＋５を要する。従つ
て、第８０図の装置の複製は「（2^C＋Ｍ＋２＋
Ｃ＋５）／Ｍ」だけ必要である。Ｃ、Ｍおよび
の予想値について、次式が成立する。 「（2^C＋Ｍ＋２＋Ｃ＋５）／Ｍ＝13. 第８０図に示すように、最終的コード化機構
は、アキユムレータの正式な拡張と考えるべきで
ある。この点に関して、Ａパイプライン内のすべ
てのブール変数は、２つの変形、すなわち、標準
変形と転送変形（後者は添字τで識別される）で
存在しなければならないことを思い起こすべきで
ある。転送変形はσ信号に反応して使用され、α_i
からα_i+1への状態変数の移動を処理する。各段ご
とに少なくともＭ＋１回のシフトが行なわれるの
で、スーパー・アキユムレータを各段でＭ＋１個
のセルだけ短縮することができる。 送 出 次に、完成した和を装置から送出するプロセス
に説明を進める。どのサイクルでも、アキユムレ
ータα₀、…、α_pから成るＡパイプラインは、様々
な完成段階にある和を含む。完成した和の間に
は、まだ清算中の和が散在することがある。これ
までの説明では、和終端信号σが到着して初め
て、和が１つのステツプでＡパイプラインの次の
アキユムレータに移動する。原則として、完成し
た和であれ、未完成のものであれ、ある和をα₀か
らα_pまでずつと移動させるには、ｐ個の連続した
σ信号の到着が必要である。さらに、ｐという最
悪の場合を選択したため、（ｐ＋１）σ信号
が、α_pを占有している和が完成する前に、到着す
ることはできない。従つて、Ａパイプラインに、
完成した和だけを含むことができる長さＭ＋Ｃの
レジスタα_p+1が追加される。 次に、和が完成するとすぐに開始される手順に
より、和が装置から送出されるように、Ａパイプ
ラインの設計を変更する。さらに、設計自体によ
つて制限が課されているものとして、の送出機構
は、パイプライン内の他の和の動作にはほとんど
拘束されずに、和が完成するとすぐに和が送出で
きるようにする。この機構によつて装置に入力さ
れた連続する和の順序が乱されるので、以下に説
明するように、和を識別するためタグ機構を使用
することが必要となる。 まず、最終的符号化プロセスに、送出信号ｘが
付加される。信号ｘの目的は、加算プロセスが完
了し、結果として生じた小数部ビツトと指数部ビ
ツトのＡパイプラインからの送出が始まることを
示すことである。このｘ信号は、調節信号ａに全
く類似している。丸め信号が生成され、あふれ問
題が解決された後で、符号化プロセスは、小数部
アキユムレータおよび指数カウンタに対する最終
調節を「法として」完了する。この状態は、次の
ように表わすことができる。 ＝“中間”∧． この信号式は、今ではよく知られている次の方
法により、インパルス信号式（すなわち、１つの
サイクルでのみ高い値になる）に変換される。 x_p←（＝“中間”∧）・z^-1
（＝“中間”∧）． この原出口信号x_pは、最終調節が完了した後で
のみ有効な出口信号ｘになる。このことを確実に
するため、x_pは、最終調節をひき起こすａにもと
づく信号である、左シフト信号ｌおよび減分信号
ｄと並行して移動する。ｌおよびｄ（およびx_p）
がそれぞれ小数部アキユムレータおよび指数カウ
ンタを通つて伝播したとき、符号化プロセスは本
当に終了する。この時点で、x_p信号は小数部アキ
ユムレータおよび指数部からカウンタ内に反射さ
れ、出口信号ｘになる。第８２図に、付加された
最終コード化装置を通るx_pおよびｘ信号の移動を
示す。 ｘ信号は、小数部アキユムレータ６０を横切つ
て左から右に、また指数カウンタ７８を横切つて
右から左にセル式に移動する。このｘ信号は、和
をＡパイプラインを通つて下降させる。まず、基
本的な送出について説明し、次に直前の和との適
正な相互作用について説明し、最後に、送出信号
ｘと転送信号σの相互作用について説明する。 送出信号は時間の経過について水平に移動し、
最終形である小数部ビツトに伝わる。セルは、送
出信号を受け取ると、 １ 送出信号をその水平方向の低位の隣接セルに
（すなわち、小数部アキユムレータ６０では右
に、指数カウンタ７８では左に）伝達し、 ２ その小数部（または指数部）ビツトをその下
方に隣接セルに伝送する。これらの移動の結
果、それぞれ第８３図および第８４図に示すよ
うに、小数部および指数部はスキユーされる。 ある和が、その直前の和よりも前に完成するこ
とがある。完成した既存の和に、処理中の和が重
ね書きされることを避けるため、小数部ビツトと
小数部ビツトは、それぞれ２つの変形、すなわ
ち、標準変形（ｍおよびｅ）、および転送変形
（m〓およびe〓）として存在しなければならない。
完成した小数部がＡパイプラインの残り部分を通
つて移動する機構は、次の通りである。 完成した小数部ビツトm〓が、送出信号を同時
に受け取らないセルに入る場合、 完成した小数部ビツトは、Ａパイプラインのこ
とレベルを通つて下降する。 そうでない場合は、完成した小数部ビツトはそ
の下方への移動を１サイクルの間休止し、やはり
完成している直前の小数部ビツトを先に下降させ
る。 これらの送出移動を記述する入出力ブールは次
の通りである。 送出信号の値が「０」の場合、 ｍビツトは影響を受けない。 そうでない場合は、現在のｍビツトが出て、こ
の記憶ビツトが入りm〓を記憶するのに使われる。 ｍ←（∧ｍ）∨（ｘ∧m〓）． 送出信号の値が「１」の場合、 現在のｍビツトは、m〓に代入されて、送出が
始まる。 そうでない場合は、前のサイクルで、送出信号
の値が「１」であるば、ｍの現在の値は、このと
きその送出のための移動を再開しなければならな
いm〓の休止値を保持している。そうでない場合
は、m〓の値をこの小数部セルを通して単に伝達
するだけである。 最後の場合、和が装置から送出されるときの順
序は、そのそれぞれの被加数が装置に入つたとき
の順序とは異なる。 m〓←（ｘ∧ｍ）∨（∧ｘ・z^-1∧
ｍ）∨（∧ｘ・z^-1 ∧m〓） ここで、通常のように、z^-1は１サイクルの遅
延を表す。対応する指数部ビツト送出の方程式
は、これらの方程式に完全に類似する。この送出
のための移動は、他の点での前述と同じままであ
るＡパイプライン内の他のすべてのビツト処理に
付加される。 最後に、σによつて合図されるアキユムレータ
転送を、ｘによつて開始される送出のための移動
と整合させるために必要なこれらのセルの動作上
の変化に注目する。アキユムレータ・セルα_ijが
転送信号σを受け取ると、その内容は、どのよう
な動作が行なわれているかに拘らず、１レベル以
下に転送されねばならない。送出機構はσの動作
によつて妨げられない。この手法はアキユムレー
タ転送の下での線上げ伝播の手法に全く類似して
おり、独立して進行する。Ａパイプライン内のす
べての状態変数の場合と同様に、σの信号の到着
によつて引き起こされる動作に適応するには、ｘ
が転送変形x〓内に存在しなければならない。 σの信号が装置に入ると、タグ・チヤンネル１
２（第１図）に入り、そのσ信号と歩調をそろえ
てタグ・チヤンネル１２を通つて下降する。この
タグはＴタグと呼ばれ、σ信号の到着により制御
されて非同期的に移動する。Ｔタグは、（Ｐ＋２）
を法として和をカウントする整数Ｔである。従つ
て、装置内のすべての和の一意的なＴタグを有す
る。 送出信号が最初に生成され、生じた和の装置か
らの送出が始まるとき、Ｔタグが一緒に利用可能
である。このようにして、出力が伝達のために識
別される。 これで、ただ１回の丸め操作の精度で、浮動小
数点を反復して高速計算するためのセル式ハード
ウエア装置が完成する、この実施例の基本的装置
の説明は終わる。この加算装置の好ましい実施例
は、第１６図に示すセルを有する指数部復号領域
を備えたシーブを含んでいる。シーブおよびアキ
ユムレータ・パイプラインは、円筒形に配置さ
れ、シーブは第５８図および第５９図に示す複数
の落下領域を有する。一番左側の落下領域内のセ
ルは、第６６図に示す通りであり、残りのセルは
第６７図に示す通りである。和終端信号の伝播が
不必要なシーブ領域の上部の三角形の部分では、
その信号を伝播するための入力端子および出力端
子は使用されない。シーブおよび落下領域内の最
下行のセルは、第６２図に示すように、アキユム
レータ内での第２位の繰上げを避けるため、追加
のC^a出力を有するように機能強加される。アキ
ユムレータ・パイプラインは、第６９図に示すよ
う例の形に形成された、第６８図に示す個々のセ
ルから成る。各アキユムレータα_iに隣接して、実
質的にセル式構造を有するアキユムレータの拡張
部分である第８０図に示すコード化および丸め回
路構成である。アキユムレータα_iないしα_i+1の内
容を転送する際に、小数部アキユレータ、遅延要
素８２等内で処理中の対応する内容が同様に次の
段の小数部アキユムレータ、遅延要素等に転送さ
れる。実際には、上述したように、符号化および
丸め回路構成は、単にアキユムレータの拡張部分
であり、その一部であると考えられる。個々のセ
ルは、当業者にとつて簡単な幾つかの方法で構成
することができる。これらのセルの内部の詳細に
ついて様々な例を示すのではなく、セルを完全に
数学的に定義し、それらの機能を説明したので、
必要とされる機能を実行するための適切な論理回
路を実現するのは簡単なことである。 上記に開示した本発明は、浮動小数点和の高速
計算に効果がある。セル・レベルでは、この設計
は同期型のVLSIを使用する。Ａパイプライン内
で動作は非同期的になるので、本発明の装置で和
全体を計算するために必要な時間は、被加数の値
に依存する。ハードウエアの単位面積当りのスル
ープツトは、樹木ネツトワークのスループツトに
近いが、樹木ネツトワークにつきものの長い線と
信号伝播が不要である。本発明の利点は、主とし
てシーブの配置によつて可能となるが、このシー
ブの構造が可能なのは、多数の小数部が垂直およ
び斜めに下降して、劣化せずに互いに衝突できる
方法を実現したためである。しかも、セルの構造
が過度に複雑になることは全くない。このこと
は、シーブ内で信号組合せ機能を設けることによ
つて達成され、この機能は、そうでなければ１つ
のセルを占有するはずのビツトの数の無制限の増
加を防止する。 もちろん、基本設計について幾つかの改良およ
び拡張を加えることもできる。その幾つかについ
て次に説明する。たとえば、符号つき被加数の加
算、区間演算に必要な指示丸めの処理、反復剰余
訂正の計算手法に必要な累算保持モードの導入で
ある。 符号つき加算 最初に、符号つきの数の加算を可能にする幾つ
かのアーキテクチヤ上の変更について説明する。
入力のフオーマツトは次の通りであると仮定す
る。 c₁c₂…c_Cｓ m₁m₂…m_M′ ただし、数が負の場合のみＳ≡１となる。説明
している体系は、符号つきビツトの概念に基いて
いる。符号つきビツトは、３種の値、すなわに、
正（＋）、負（−）およびゼロ（すなわち、中立）
（０）のうちの１つを有する。３種の値を取るの
で、符号つきビツトを表すには、２ビツトを用い
る。ここで考察する手法は、以下のことを含んで
いる。 １ 符号なしの小数部ビツトを、符号つき小数部
ビツトに変換する。 ２ これらのビツトをシーブを通して処理する。 ３ 符号つきビツトをスーパー・アキユムレータ
で累算する。 ４ 符号つき累算の後処理…符号検出、正規化、
指数部符号化、丸め、および繰上げ清算。 符号なしの各小数部ビツトｍは、ビツト・スキ
ユア１４でスキユーされている間に、符号つき小
数部ビツトに変換される。スキユア、たとえば、
第６図に示す形式のスキユアに入るとき、小数部
ビツトは次のように符号化される。 「０」の小数部ビツトは「０」として符号化さ
れる。 「１」の小数部ビツトは「＋」として符号化さ
れる。 符号ビツトｓは、小数部ビツトをスキユーする
セルを通つて、下および右に伝播する。負の被加
数を示す「１」の符号ビツトが、「＋」の小数部
ビツトを有するスキユー・セル内に伝播する場
合、「＋」の小数部ビツトが「−」の小数部がビ
ツトに変換される。他のすべての場合には、符号
つき小数部ビツトは変換されないままである。ス
キユーが終了した後、被加数の非ゼロの小数部ビ
ツトは、符号ビツトｓの値に応じて、すべて
「＋」または「−」になる。 符号つき小数部ビツトのふるい分けは、前と同
様に行なわれる。唯一の相違は、シフト中の小数
部ビツトがここでは符号つきビツトであることで
ある。この相違は、合体の性質に影響を及ぼす。
合体する２つのビツトが反対の符号を有していな
い場合は、合体論理は前と同じであり、符号は合
体されたビツトに持ち越される。一方、合体する
２つのビツトが反対の符号を有する場合は、それ
らは相殺され、発生されるm〓およびｃビツトの
値は共に「０」である。符号つき小数部ビツトの
合体によつて、シーブ・プロセスの構造が複雑に
なつたり無効になつたりすることがないことは明
らかである。合体から生じる小数部ビツトを含め
て、アキユムレータへの小数部ビツトの到着時刻
は、依存して復号および衝突によつて影響を受け
ず、合体によつて生成した小数部ビツトを含め
て、依然として最大限２つの小数部ビツトが１つ
のジーブ・セルに同時に入る。 小数部ビツトは符号つきなので、スーパー・ア
キユムレータ論理を変更しなければならない。そ
うするための１つの方法は、スーパー・アキユム
レータ・セルの３つの入力すべてに符号を付ける
ことができる。累算論理は、符号検出、正規化等
の後処理用に使用される。このために、次の簡単
な事実を利用する。 −ｘ＝−2x＋x. すなわち、「−」ビツトがアキユムレータ・セ
ル内に置かれているときは、それを「＋」ビツト
で置き換え、「−」の繰上げビツトを左に送る。
このようにして、「−」ビツトは、等しい重みの
「＋」ビツトによつて相殺されるまで、左に伝播
する。和が負の場合は、一部の「＋」ビツトは、
どの「＋」ビツトにも相殺されずに、左に伝播す
る。この事実を、後続の符号検出プロセスで利用
する。 従つて、アキユムレータ論理は次のように要約
することができる。アキユムレータ・セルの３つ
の符号つき入力の間で、「＋」および「−」ビツ
トがカウントされる。このカウントは〔−３、＋
３〕の範囲内にある。和ビツトｓおよび繰上げビ
ツトｃの符号つきの値が、次の表に従つて割当て
られる。 【表】 この場合も、−１のカウントから生じるｃビツ
トの値は、「−」ビツトが相殺されるが、または
先行非ゼロ・ビツトになるまで、「−」ビツトを
左に「移動」させ続ける効果を有する。和が負の
場合、それは最終的に「−」の先行ビツトを有
し、それが伝播してスーパー・アキユムレータの
左端から離脱し、その右側に「＋」ビツトの列を
残す。この論理の効果は、すべての「−」ビツト
が最終的に「＋」ビツトに変換されことである。
その結果生じる「０」ビツトと「１」ビツトのみ
から成るスーパー・アキユムレータは、和の２つ
の補数によるコード化である。シーブ・セルの最
下行での論理の変更は前と同様に処理される。 前と同様に、繰上げの清算中に、正規化された
小数部を発見し、指数部を符号化し、丸めを行な
うことが必要である。和の符号も検出しなければ
ならない。一度和がα₀に転送されると、１サイク
ル毎に１位置だけ左にシフトされる。符号検出
は、他の計算と同様に、α₁の遂次検査により高位
セルから低位セルへと実行される。α₁中には、符
号つきのｓビツトとｃビツトだけがあり、新しい
ビツトは累算されない。従つて、セルを、その入
つてくるｓビツトとｃビツトの値の和によつて特
徴づけることがきる。この和は〔−２、＋２〕の
範囲内にある。符号検出は、アルフアベツトに対
する有限オートマトンとして記述することができ
る。 Σ＝｛−２、−１、０、＋１、＋２｝． 第８５図は、スーパー・アキユムレータ・セル
を左から右に読み、次のような一組の状態を有す
るオートマトンを示す。 Ｑ＝｛−２、−１、０、＋１、＋２｝． これらの状態は次のように説明できる。 ＋２：和が正である。 −２：和が負である。 ＋１：和は仮に正であると考えられる。 −１：和は仮に負であると考えられる。 ０：和の符号についての情報が知られていない。
これはオートマトンの初期状態q₀である。 ＋２および−２は、この状態になると、後続の
入力によつて変更されない状態であることに留意
されたい。すなわち、最終状態である。従つて、
このどちらかの状態になると、ただちに符号検出
が完了する。スーパー・アキユムレータ全体の検
査の後、オートマトンが最終状態（すなわち、q〓
｛−１、０、＋１｝）にない場合は、最終状態qfに
次のように最終値を割当てる。 ｑ＝＋１の場合、qf←＋２ ｑ＝−１の場合、qf←−２ それ以外の場合は、qf←＋２であり、和はちよ
うどゼロである。この場合、出力される指数はｃ
＝e1である。このアキユムレータ終端を検出する
問題は、α₀がα₁に転送されるときα_1,0に供給さ
れ、他のセル情報と共に左にシフトする、アキユ
ムレータ終端フラツグを設けることによつて実施
される。 値ゼロを有する和は、符号検出でこの最悪の場
合を実現する。 符号つき加算の残りのタスクは、既存の論理を
適当に変更することによつて簡単な方法で、達成
することができるので、これらについてのこれ以
上の説明は省略する。 指定丸め 浮動小数点演算の一部として実行される丸め
は、その演算によつて指定されることになつてい
る。もちろん、四捨五入のような基本的マシン丸
めは、省略時指定によつて指定することができ
る。良好なコンピユータ演算には区間演算が含ま
れ、それを実現するには、２種の指定丸め、すな
わち、▽（切捨て）と△（切上げ）を実施すれば
十分である。任意の実数ｘ（最大および最小浮動
小数点数を間の区間にある）について ▽ｘ＝Ｒ（２、、e1、e2）≦ｘにおける最大数 △ｘ＝Ｒ（２、、e1、e2）≧ｘにおける最小数 したがつて、 ▽ｘ＝−△（−ｘ） (1) 装置への和終端信号σの入力は、実行すべき丸
め演算子の指定の入力と一致しなければならな
い。通常、これは基本的マシン丸め□、または指
定丸め▽および△であると予想される。装置の入
口から、丸めが実行されるＡパイプラインへのこ
の丸め選択の伝播は、簡単な方法で達成すること
ができ、ここで詳細に論じる必要はないので、Ａ
パイプライン内での▽および△の実行について説
明する。四捨五入について上記で詳細に説明した
ので、四捨五入の際に必要な変更を単に指摘する
ことによつて指定丸めを説明することができる。 短縮式スーパー加算装置は、この３種類の丸め
のすべてを実行できるように拡張することができ
る。一般に、３種類の丸めは、それぞれ異なる機
構で進行する。従つて、アーキテクチヤを簡単に
するため、３種類の丸めプロセスは、第８６図に
示すようにそれぞれスーパー・アキユムレータか
ら供給されるそれ自体の装置を有する。計算をパ
イプライン化し、早期の離脱を実行するための前
記の方法を、概念的に簡単なやり方でこの複数丸
め環境に転用することができる。従つて、この考
察では丸めプロセス自体に焦点を当てる。 上記の関係(1)から、正の数だけに注意すればよ
いことがわかる。△ｘはＲ（２、、e1、e2）≦ｘ
の中で最大の数なので、正規化された小数部は単
純な切捨てによつて丸められる。新しいプロセス
は必要ではない。切上げについては、正規化がち
ようど完了したとき、正規化された小数部はアキ
ユムレータ６０内にあり（小数部セル０は「丸
め」セル）、又スーパー・アキユムレータは和の
低位部分を保持する。 丸めは、以下によつて実行される。 Ａ 和の低位部分の符号が正の場合、丸めセルに
＋１を加算する。 Ｂ そうでない場合は、０（すなわち、切捨て）
を加算する。 従つて、丸め信号の値を計算するため、第８５
図に示す有限オートマトンを使用することができ
る。この有限オートマトンは、その最終状態が
「＋２」の場合のみ（すなわち、和の低位部分が
正の場合に限つて）、「＋１」の値を発生するよう
になつている。 保持累算モード 反復剰余訂正の方法では、１群の和、たとえ
ば、数Ｑの正確な累算が必要である。 s_j＝s_j-1＋R_j、 R_j＝_Ni ∨ⁱ⁼¹ ｓ(j)、ｊ＝１、…Q. ここで、S₀≡０である。S_i(j)εR（２、、2el、
2e2）（ｉ＝１、…、N_j、_j＝１…、Ｑ）は、累算
中のｊ番目の和R_jのｉ番目の被加数を表わす。
N_jはｉ番目の和R_jの被加数の数である。このプ
ロセスは保持累算と呼ばれる。この装置でもたら
される量は、次の通りである。 OS_QεR（２、、e1、e2）、Oε｛□、△、▽｝． 次に、保持累算に対してσ_Hと呼ばれる第２の形
式の和終端信号が導入される。σ_Hは、σ信号と同
様に、スキユアおよびシーブを通つて伝播する。
σ_Hは、各成分和R_j（ｊ＝１、…、Ｑ）の終端を合
図するため、σの代りに用いられる。各R_jは、
通常の形でσ₀内に累算される。しかし、σ_Hは、α₁
内へではなく、保持アキユムレータまた容器β₀内
にR_jを押し下げる。この容器β₀内でβ₀はS₀で（す
なわち、ゼロで）初期設定される。 繰上げ清算は、β₀内で続行され、従つてR_jの到
着によりβ₀の各セルについて４つの入力が生成さ
れる。この状況は、上記の最初の累算に類似して
おり、β₀のセル内での第２位の繰上げビツト出力
を避けるため、同じ解決機構を採用する。すなわ
ち、β₀に、ジーブ自体の最下行のセルと同一の、
先駆アキユムレータ_pβ₀が付加される。以後、容
器というとき、β₀、_pβ₀、またはその両方を意味す
ることがあるが、そのどれを指しているかは、文
脈から明らかになるはずである。R_Qの終端、す
なわち、あるクラス内の最後の和は、σとσ_Hの両
方によつて合図される。σおよびσ_Hがα₀に到着す
ると、通常通りR_Qが_pβ₀内に押し下げられるが、
R_Qが_pβ₀からβ₀にR_Q移動してから２サイル後に、
β₀の内容がα1内に押し下げられる。この最後の
押下げは、σ信号によるα₀の内容のα₁への押下げ
に完全に類似するプロセスである。α₀の代りにβ₀
を使う点だけが変わつている。考察中のσ信号が
β₀に到着するのと同じサイクルにもう１つのσ信
号のσ₀に到着すると、α₁で衝突を起すことは、原
理的には可能である。これは、Ｍ＞２の場合には
除外できるので、以下ではそう仮定する。 上記の考察から、Ｔタグは、σ信号によつてト
リガされて、被加数ブロツクに与えられることを
思い起こすこと。σ信号は、保持累算全体に対し
て一度だけ、すなわち、ちようど最後の被加数
S_NQ（Ｑ）が到着した後にオンになる。従つて、各
保持累算は、その保持累算の出力を識別する働き
をするＴダク１つだけ受け取る。 幾つかの異なる保持累算を同時に処理すること
を装置に要求できるものと仮定する。これらの異
なる累算に対応するため、異なるＨ個の保持ビン
β_j（ｊ＝０、１、…、Ｈ−１）が設けられる。Ｈ
より多い保持容器が必要となれば、装置は飽和す
る。Ｈ個の保持容器は、小面つきの円筒すなわ
ち、Ｌ×Ｈ個のセルから成る「Ｂ円筒」の表面に
実現されるものとして描くことができる。Ｂ円筒
は、第８７図に示すように、長さはＬ個のセル、
周囲はＨ個のセル分だけである。ビンは円筒の小
面に対応し、容器とその内容は、円筒の周囲を同
期的に循環し、２サイクル毎に１個のセルを移動
させる。装置のセル式構造を保持するため、α₀か
ら容器へのデータの移動は、その容器が予め選択
された位相まで回転したときしか、行なうことが
できない。それに対応して、データは、予め選択
された位相、ふつうは、第８８図に示すように、
円筒上でのビンの循環方向で読取位相から１小面
だけ現れた位相からのみ、容器から取り出してα₁
へ伝達することができる。 Ｍ＋１サイクルに一度だけ、α₀の内容を受け取
るためにビンが必要となることがある。後で円筒
上の保持容器に送られるα₀の内容を保持するた
め、待機容器w₀が設けられる。条件 Ｈ〓（Ｍ＋１）／２〓 によつて、w₀の別の使用が表明される前に、円
筒がw₀の内容を受諾することが保証される。別
の待機容器w₁、w₂、…を追加することにより、
より大きな値のＨな簡単に対処することができ
る。 保持累算は、非同期的に発生するので、タグづ
け機構が必要である。和の各クラスターは、Ｂ円
筒上のその一意的な位置によつてクラスターを識
別する、容器・タグＢたは「Ｂタグ」を与えられ
る。ＢはＨを法とする整数であり、Ｂ円筒上の容
器を循環的に識別する。信号σ_HはＢタグ発行機構
を活動化する。保持累算の最初のブロツク内の最
後の被加数であるS_N1(1)の到着の後に、σ_Hが到着
し、規約により、Ｂタグ機構はBTI＝０である。
特定の保持累算に対応するσ_H信号が続いて到着す
ると、BTI値はＩになる。BTI＝０によつて装置
によるＢタグの発生がトリガされる。最初はＢタ
グ＝０であり、Ｂタグの発生で次の状態が生じ
る。 Ｂタグ←（Ｂタグ＋１）mod Ｈ 保持累算を行うプロセツサは、後続の累算が適
正な容器で行なわれるように、対応するＢタグを
記憶しなければならない。この処理から次の関連
クラスタ、およびその終端信号σ_Hが到着すると、
プロセツサは割当てられたＢタグも供給する。値
BTI＝１の信号は、割当てられたＢタグの存在を
合図する。 Ｂタグは、σ信号と同様の形でスキユアおよび
シーブを通つて伝播される。もちろん、それには
１セル当り〓log₂H〓ビツトが必要である。σ_Hと
Ｂタグがα₀に到着すると、累算のためα₀の内容が
ビンβ_Bタグに押し下げられる。 Ｂ円筒機構は、装置を通るＴタグの伝播に対し
て遅延効果を有する。具体的に言うと、Ｔタグ
は、α₀沿いからα₁沿いに移るのに３ないし３＋Ｈ
サイクルの間待たなけばならない。それは、α₀の
内容がＢ円筒を経てα₁に移動するのにこれだけの
サイルが必要なためである。 本発明を特にその好ましい実施例に関して図示
し、説明してきたが、本発明の精神および範囲か
ら逸脱することなく、外形および細部に上述およ
びその他の変更を加えることができることを、当
業者なら理解できるであろう。 Ｅ 発明の効果 以上説明したように、本発明によれば高スルー
プツトかつ高精度の加算装置が提供される。

【図面の簡単な説明】

第１図は、本発明に基づく加算装置の実施例の
概略図、第２図は、円筒形配置にした加算装置の
概略的外観図、第３図は、被加数ビツトのビツト
並行到着の説明図、第４図は、ｉ番目の入力ワー
ドw_iを構成する各ビツトを破線で囲んだ、ビツト
並行被加数が時間的にずらされた後の被加数の直
並到着後の説明図、第５図は、ビツト並列被加数
を受け取り、直並列被加数出力を供給する第１図
のビツト・スキユワーを示す概略図、第６図は、
ｗ＝Ｃ＋Ｍ＝８の場合の第１図のスキユワー１４
の動作の説明図、第７図は、第６図の個々のセル
の入力−出力特性の説明図、第８図は、期間ｏ(1)
および待ち時間ｏ(j)で、セル列ｊを通るビツト
wjの移動に対する空間−時間図、第９図は、セ
ル状動作に対して第６図の個々のセルの遅延が延
長された、セル列ｊを通るビツトwjの移動に対
するもう一つの空間−時間図、第１０図は、小数
部をその指数部の値に基いて送るための樹木ネツ
トワークの概略図、第１１図は、ビーズの分類に
類似した小数部の分類の説明図、第１２図は、小
数部をその「重量」に基いて分類するための別の
装置の概略図、第１３図は、被加数の指数部をそ
れぞれのトラツプ・ドアに対応する「分類」値に
対して連続的に比較する操作の説明図、第１４図
は、第１３図の個々の比較段階の同時通報を実現
するための論理図、第１５図は、第１３図の個々
の比較レベルを実現するセル配置の論理図、第１
６図は、第１５図の個々のセルの概略図、第１７
図は、個々のシーブ・セルの動作の説明図、第１
８図は、Ｃ＝２およびＭ＝３の場合の、セル行列
から形成されたシーブを通る被加数の移動の説明
図、第１９図は、w_i+1がw_iより前に復号され、従
つてw_i中を通過する場合の２つの異なる小数部w_i
およびw_i+1の傾斜移動の説明図、第２０図は、被
加数w_i+1が復号され、未だ復号されていない被加
数w_iと衝突する場合のビツトの衝突の説明図、第
２１図ないし第２６図は、被加数w_i+1が復号さ
れ、その傾斜移動を開始し、被加数w_iは２つの被
加数の小数部が衝突している間は復号されないま
まであり、その結果、各小数部が互いの中を通過
する場合の、ビツトの衝突の説明図、第２７図な
いし第３１図は、被加数w_iが被加数w_i+1の１サイ
クル後に復号され、これらの被加数が互いの中を
通過する場合の説明図、第３２図ないし第３７図
は、被加数w_iとw_i+2が同じ時点で復号され、w_i+2
の指数部がw_iの指数部よりもちようど２単位だけ
小さく、それにより、w_iの小数部ビツト１−３が
それぞれw_i+2の小数部ビツト３−５と共存する場
合の説明図、第３８図ないし第４１図は、Ｍ＝４
で連続する被加数の指数部が同時に復号され、１
つのセルに４つの小数部が共存する場合の説明
図、第４２図ないし第４７図は、本発明に基づく
合体方法の一連の説明図、第４８図は、繰上りビ
ツトＣを付加された、第１７図のセルの機能強化
バージヨンの説明図、第４９図は、第１図の加算
装置の一部分の拡大概略図、第５０図および第５
１図はそれぞれ、第５１図に示すセルが第４９図
のスーパー・アキユムレータのセルである、第４
９図のシーブの円筒形バージヨンの前面図および
上面図、第５２図および第５３図はそれぞれ、第
５０図ないし第５１図のシーブに対して偏位した
第２の円筒形シーブの前面図および上面図、第５
４図および第５５図はそれぞれ、第５０図および
第５２図のシーの指数部復号領域で用いられる指
数部の値の順序を示す説明図、第５６図および第
５７図はそれぞれ、第５０図および第５２図のシ
ーブの重ね合わせによつて得られる２つの落下領
域を備えたシーブの前面図および上面図、第５８
図は、２つの落下領域の左側の境界に沿つた斜め
の破線が、それらの領域の左側の境界の左側に入
つてくるころがり小数部を受け取ることができる
部分を示す、第５６図に類似した前面図、第５９
図および第６０図はそれぞれ、（2^C＋Ｍ）／Ｍ＝
８個の落下領域を有する円筒形シーブの前面図お
よび上面図、第６１図は、スーパー・アキユムレ
ータ内の３個の低位セルと、それらを供給する３
個のシーブ・セルの概略図、第６２図は、アキユ
ムレータ内の第２位の繰上りを避けるため最下行
のシーブ・セルが強化されている、スーパー・ア
キユムレータ内の３個の低位セルとそれらを供給
する最下行の３個のシーブ・セルの改良バージヨ
ンの概略図、第６３図は、和終端信号の複製およ
び伝達の説明図、第６４図は、スーパー・アキユ
ムレータの全長を通る繰上りビツトの伝播の説明
図、第６５図は、Ａパイプラインの説明図、第６
６図は、最下行のシーブ・セル（図示せず）に入
力および出力C^aが設けられている。一番左側の
落下領域のインターフエース列内のセルのセル・
ダイヤグラム、第６７図は、最下行のシーブ・セ
ル（図示せず）にも入力および出力C^aビツトが
存在する、第６３図のシーブ領域の下側の三角形
内の残りのセルのセル・ダイヤグラム、第６８図
は、アキユムレータα₁についてS〓_ioがS^aである、
累算セルのセル・ダイヤグラム、第６９図は繰上
げ清算パイプラインの説明図、第７０図および第
７１図は、第７０図が７個の先行ゼロの場合の正
規化前の構成要素を示し、第７１図が正規化後の
構成要素を示す、Ｍ＝５およびＣ＝４の場合の正
規化および指数部符号化の実行に必要な要素を示
す説明図、第７２図は、正規化および指数部符号
化ハードウエアを説明するための概略図、第７３
図は、ｂが１桁上からの借りを示す、第７２図の
カウンタ６４のさらに詳細な説明図、第７４図
は、第７２図の小数部アキユムレータ６０の同時
通報動作を示す空間−時間図、第７５図は、第７
２図の小数部アキユムレータ６０のセル式動作を
示す補正空間−時間図、第７６図は、小数部アキ
ユムレータ６０の修正型セルのセル・ダイヤグラ
ム、第７７図は、スーパー・アキユムレータ内で
の左シフトの説明図、第７８図は、正規化、指数
部符号化および丸めを実行するための機能強化ア
ーキテクチヤの概略図、第７９図は、小数部およ
び指数部に対する最終調節を含めて、正規化、指
数部符号化および丸めを実行するためのハードウ
エアの概略図、第８０図は、「＊」がα₁、_p・ｓと
α₁、_p・ｃの伝達を表す、第７９図を符号化装置
のセル式バージヨンの概略図、第８１図は、第８
０図の遅延セル８２の概略図、第８２図は、原送
出信号X_pおよび送出信号Ｘの移動を示す、最終
符号化を実行するためのアーキテクチヤの概略
図、第８３図および第８４図は、小数部アキユム
レータ６０および指数カウンタの内容に対する送
出信号Ｘのスキユー効果の説明図、第８５図は、
符号検出有限オートマトンの説明図、第８６図
は、各種類の丸めに対して１台ずつ３台の異なる
後処理装置内へ左シフトするスーパー・アキユム
レータα_i70の概略図、第８７図は、保持容器β_j（ｊ
＝０、…、Ｈ−１）を収容する小面を出すＢ円筒
の概略図、第８８図は待機容器w₀を介するＡパ
イプラインとＢ円筒間の相互作用、および書込み
段階と読取り段階に示す説明図である。

Claims (1)

1. 【特許請求の範囲】 １ 各々が指数部および小数部を有する浮動小数
   点被加数の和を計算するための加算装置におい
   て、 各被加数の指数部の値を決定する指数部デコー
   ド部、前記決定された被加数の指数部の値に応じ
   て前記被加数の固定小数点表示に対応する出力で
   適当な位置の方に前記被加数の経路を決める振り
   分け部、その出力以前に異なる被加数の小数部を
   結合する結合部、を有する振り分け手段と、 この振り分け手段からの出力を受取り、累算
   し、この累算された和を浮動小数点形式に変換す
   る累算手段とを備え、 前記振り分け部は、第１および第２のパスセグ
   メントに沿つて適当な振り分け出力位置の方へ第
   １の小数部を通過させ、第３のパスセグメントお
   よび前記第２のパスセグメントに沿つて適当な振
   り分け出力位置の方へ第２の小数部を通過させ、 前記結合部は、前記第２のパスセグメントで前
   記第１および第２の小数部を結合することを特徴
   とする加算装置。