JPH0444697A - プラグラム可能なジョセフソン読出し専用メモリ及びそのプログラミング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、ジョセフソン・コンピュータで代表される超
電導回路系において、Ｘ−Ｙ二次元メモリ空間中の各ビ
ット位置のそれぞれに不揮発性メモリ・セルを有し、こ
れら各メモリ・セルに対して論理ビまたは論理”　ｏ　
”で代表される二値データの一方あてを選択的に書込む
ことにより、ｉ＆終的に上記二次元メモリ空間に所定の
二次元値データ・パタンを不揮発的に記憶したジョセフ
ソン読出し専用メモリ（ＲＯＭ）を構築できるプラグ可
能なジョセフソン読出し専用メモリと、そのプログラム
方法に関する。

［従来の技術］ 平成元年１２月１３日付けの各紙朝刊紙上を賑せたよう
に、最近に至って本出願人が世界で初めて、その実働を
確認したいわゆるジョセフソン・コンピュータでは、す
でにこれに用いる各種のゲート回路を始め、論理動作に
必要な各回路要素の研究、改良も盛んに行なわれている
。

そうしたものの一つに、いわゆるジョセフソンＲＯＭに
関するものがあるが、本出願人においてもすでに、特開
平１−３１９９７８号公報にて、こうしたジョセフソン
ＲＯＭの中でも特にマスクＲＯＭに関しては、有用なる
改良を開示している。

マスクＲＯＭとは、それ自体は周知のように、Ｘ−Ｙ二
次元メモリ空間中の各ビット位置の二値データないし論
理値を、ＲＯＭチップとして完成させるまでのいずれか
の素工程において製造者の側で固定的に書き込むものを
言い、特に、当該所望する二次元二値データ・パタン（
二次元的な論理値の組合せ配置）が、メモリ・チップ構
成層群のどれかの層（例えば配線層）をバターニング形
成する際のマスク・バタンに載せられることからそう呼
ばれる。

また、このマスクＲＯＭをジョセフソン接合を用いて実
現するのに最も合理的な手法として提案されているのは
、単位のセル、すなわちＸ列Ｙ行に構成されたメモリ空
間の各座標点（各ビット位置）を構成する各メモリ・セ
ルに、公知の多接合スキッド（ＳＱＵＩＤ　、磁束量子
干渉デバイス）構造を選択的に用いる方式である。

すなわち、Ｘ−Ｙメモリ空間の各座標点に位置する各ビ
ットのいずれにも、その当初は、要すれば最終的には多
接合スキッドを作成可能となるが、未だ途中までの半完
成状態に留まる構造を一律に作って置き、その後に多接
合スキッドとして完成させたビットＬ才例えば論理”１
”の書き込まれたビットとし、そうでなく、以後の製作
工程中にあって当該半完成状態のままに放置されるか、
あるいは多接合スキッドの機能が失われるべくされたビ
ットは論理°゛０°゛の書き込まれたビットとするので
ある。

もちろん、上記の論理°゛１°゛　　°゛０”は逆に対
応付けることも可能であるが、本書では以降、簡単のた
め、上記のように多接合スキッドがその本来の機能を果
たし得る状態を論理”　ｉ　”の記憶状態、そうでなく
、多接合スキッドの機能を呈し得ない状態を論理”　ｏ
　”の記憶状態とする。

ここで、周知ではあるが、当該多接合スキッドの中、原
理的には最も小型になり得るため、多用されている二接
台スキッドに代表させて、そうしたスキッド・セルの構
成や動作につき、第４図示の等価回路に即し簡単に説明
して置く。

二接台スキッドｌＯは、回路電流線１２中に直列に挿入
される超電導閉ループ１１を有し、この超電導閉ループ
１１中には一対のジョセフソン・スイッチ部Ｊ、　、　
Ｊ２が設けられている。

ジョセフソン・スイッチ部Ｊ、　　Ｊ２は、それぞれ個
々に単位のジョセフソン接合から成る場合もあるし、そ
れら自体がスキッド構成となっている場合もあるが、最
も簡単、小型なものを提供するには、単位のジョセフソ
ン接合が好まれる。

しかるに、超電導閉ループ１１に対する回路電流線１２
の一対の接続点Ｐｈ　、　ｐｃを境に考えると、これら
一対のジョセフソン・スイッチ部Ｊ、　、　Ｊ２は、そ
れぞれ一つづつ、左右の枝回路に振り分けられるが、閉
ループ１１中 路電流ｔｔＪ１１２の他端は、他のセルとの干渉を防止
する抵抗Ｒ１を介し、図示しない電流源のホット側に接
続され、接続点ＰＣにて閉ループ１１に接続してし′る
側の回路電流線１２の他端は、図示のように一般に電流
源のコールド側に接地される。

さらに、閉ループ１１と並列には、この閉ノν−ブ１１
が後述のように電圧状態に遭わしたとき、それまで閉ル
ープ１１中を流れていた回路電流Ｉ６を転流させるため
の負荷抵抗ＲＬか付され、また、仮想線の枠Ｍで囲って
示すように、制御電流ＩＣを選択的に流す制御電流線１
４が閉ループ１１に対して誂導結合している。この銹導
結合部Ｍを構成するためのインダクタンスは、実際には
超電導閉ループ１１と制御電流線１４にあって、互いに
薄い絶縁膜を挟みながら対向している部分の長さて決ま
る。

超電導閉ループ１１内に配される一対のジョセフソン・
スイッチ部Ｊ、　、　Ｊ２は、回路電流線１２に与えら
れる回路電流工。たけでは；電圧状態から電圧状態にス
イッチングせず、回路電流Ｉ。の存在の下、制御電流線
１４に制御電流ＩＣを流すと、その方向に応じ、８導結
合部Ｍを介しての話起電流の重畳（ちょうしよう）によ
り、どちらがか先に電圧状態に遷移した後、他方が電圧
状態に遷移する。逆に言えば、そのようなメカニズムが
生起するように、それらの各臨界電流値等が選択される
。

そしてこのように、両ジョセフソン・スイッチ部Ｊ、　
、　Ｊ２が共に電圧状態にスイッチングすると、回路電
流Ｉ。は超電導閉ループ１１中から追い出されて負荷抵
抗ＲＬの方に転流し、当該負荷抵抗ＲＬの両端には有意
の電圧が生ずる。

なお、お導結合部Ｍと並列に入っている抵抗２４は、そ
うしたスイッチング過渡期に生じ得る共振を抑制するた
めのダンピング抵抗である。

しかるに、二接台スキッド・セル車体に関し回路電流線
１２と呼ばれている線路は、二次元ＲＯＭ空間としては
一般に同じ列に属するもの同志を直列にして電流源両端
に接続する列選択線となり、制御電流線１４は、これも
同じ行に属するもの同志を直列に接続する行選択線とな
る。したがって当然、回路電流Ｉ６はヒツト電流ないし
列選択電流ＩＧとも岬へ、制御電流■、はワード電流な
いし行選択電流Ｉｃとも呼へる。たた、行列の概念は置
換的であるから、本書の約束とは逆に呼び習わしてし入
るＲＯＭチップかあっても、その行、列を逆に読めば、
本書の説明はそのままに適用できる。

このような二接台スキッド１０は、従来のジョセフソン
・マスクＲＯＭては論理”　１　”を不揮発的に記憶さ
せるべきヒツト位置にのみ作成され、論理”　ｏ　”を
不揮発的に記憶させるべきと・ント位置には、列選択電
流Ｉ６と行選択電流１ｃとが共に供給されてそのビット
か選択されても上記のスイ・ンチング動作が生起しない
ように、製作工程中のいずれかの工程におけるマスク・
バタンにより、当該二接台スキッド構造の少なくともど
こかの部分を作成しないか、または別の部分バタンか作
成される。

このようなマスクＲＯＭに関し、各種従来法の中ては既
述した特開平１−３１９９７８号公報に開示のものか優
れているので、これにつき、当該公報中の第２図にほぼ
相当する本書添付の第５図に即して説明すると、まずは
Ｘ列Ｙ行の計Ｘ・７個のヒツト位置の全てに、あらかじ
７め共通のバタンに従った第５図（Ａ）の構造か作成さ
れる。

すなわち、区画紙面かその一表面となる適当な基板（図
示せず）の上には、超電導閉ループ形状の一部を切開い
た形状とした結果、その切開き部分を挟む対向端部２２
　、２２を有し、かつ、接続点Ｐｈにてホット側または
コールド側のどちらかの列選択線１２か接続する超電導
半完成ループ・バタン２１か形成される。

半完成ループ・バタン２１は、配線用等、他の超電導線
路と共にニオブや窒化ニオブ等の適当なる超電導体第４
着て形成されるか、上記の対向端部２２　、２２の表面
上には、将来、当該対向端部部分における超電導体を下
部電極とする単位のジョセフソン接合を選択的に形成す
るため、そのｌ・ンネル絶縁朕となる絶縁薄膜部２３　
、２３が形成されている。これは、対向端部２２　、２
２の表面酸化によって得られるか、別途に酸化シリコン
膜を形成すること等で作成される。

一方、半完成ループ・バタン２１にて囲まれる基板表面
上の面積領域内には、そのビット位置におけるメモリ・
セルが論理”　１　”を記憶したセルとなるへき場合、
つまりは二接台スキッド１０として作成された場合、ス
イッチング動作時の共振を抑制するタンピング抵抗２４
となるへき抵抗バタン２４も形成されている。

このような各部材の上に、平面図としては表すことがで
きないか、適当なる厚味の層間絶縁膜を形成する。たた
し、絶縁薄膜部２３　、２３の表面部と抵抗バタン２４
の少なくとも両端部（一般には全面）、そして、後述す
る抵抗接続バタン２５２５と半完成ループ・バタン２１
とのオーミック接触形成用のコンタクト開口部２６（第
５図Ｂ　　Ｃ）は、この層間絶縁膜により覆われること
のないよう、露呈した状態として置く。なお、このコン
タクト開口部２６は、その位置が良く分かるように、図
中では白抜ぎの枠で囲って示しである。

ここまでは、既述のように、二次元ＲＯＭ空間の全ヒツ
ト位置に共通に作成して良いもので、この後、各ヒツト
位置ことに実現すべき論理値か“１”であるか“０”で
あるかにより、そのビット位置における各配線層作成の
ためのマスク・バタン形状を変える。

第５図ＣＢ）は、最終配線層のマスク・バタンに基づい
て形成された論理”　１　”セル、すなわち先に述べた
第４図示の回路構造を持つ二接台スキッド１０の平面形
状を示している。

このときに用いるマスク自体は図示していないが、これ
には当該論理“１”を書き込むべきビット位置に、ルー
プ完成用パタン２７、行選択線バタン１４、そしてダン
ピング抵抗接続バタン２５　、２５を形成するためのバ
タン情報が含まれており、これにより形成されたループ
完成用バタン２７は、コールド側またはホット側の列選
択電流１２に刻し接続点ＰＣにて接続する部分と、半完
成ループ・バタン２１の対向端部２２　、２２の上にす
でに形成されているトンネル絶縁膜形成用の絶縁薄膜部
２３　、２３の上に共通に接する線路部分とを有してい
る。

こうして、第４図示の論理“１°゛セルである二接台ス
キッド１０に必須の構成要素の−っである超電導閉ルー
プ１１か完成し、当該超電導閉ループ１１が列還択線１
２中に直列に挿入されると共に、超電導閉ループ１１中
に含まれる一対のジョセフソン接合Ｊ、　、　Ｊ２もま
た、同時に形成され、かつ、行選択線バタン１４も、そ
の下の層間絶縁膜（図示せず）を介して上下に対向する
関係で半完成ループ・バタン２１と話導結合し、第４図
中に示される言先導結合部Ｍを形成する。

さらに抵抗接続バタン２５　、２５は、抵抗バタン２４
の両端をコンタクト開口部２６　、２６を介し、半完成
ループ・バタン２１の対向端部２２，２２間に直列に接
続し、これをして第４図中に示されているように、超電
導閉ループ１１に見込まれるインタフタンスの両端に並
列にダンピング抵抗２４を挿入した等価回路が実現され
る。

このような論理′°１゛セルの構築に対し、同じ第５図
（Ａ）　に示される全ビット共通の仮構成状態からも、
最終配線層マスク・バタンか異なるが故に、論理“０°
゛が書き込まれたセル（論理”　ｏ　”セルと呼ぶ）１
０′の平面形状は、第５図（Ｃ）に示されたようなもの
となる。

特徴的なのは短絡線路バタン２８であって、これには一
対のコンタクト開口部２６の中の一方を介し、半完成ル
ープ・バタン２１の一対の対向端部２２２２の中の一方
のみを列選択電流１２に接続する部分しかない。

したがって当然、この論理゛°０°°セル１０°では第
４図示の二接台スキッド構成は得られず、隼に列選択電
流線１２がこのセル１０’　の部分をそのまま通過して
いるにほぼ等しい結果が得られるため、列選択電流Ｉ６
と行選択電流■。とが共に印加されるこのビットの選択
状態下においても、負荷抵抗ＲＬ側への列選択電流ＩＱ
の転流はなく、これをして論理゛Ｏ”の読出しとするこ
とかできる。

このような従来例によると、ループ完成用パタン２７を
形成するか単なる短絡線路バタン２８を形成するかの選
択たけで、そのメモリ・セルごとに、すなわち各ビット
位置ごとに、そこに不揮発的に書込むべき論１値データ
を決定することができ、換言すれは、二接台スキッド１
０を構成するに必要な各構成要素バタンのいくつかは、
全てのビットにあらかじめ共通に製作して良いものとな
る。

また、二接台スキッドを構成するためのルーフ完成用バ
タン２７と、構成しないための短絡線路バタン２８とは
、同時の工程で形成できるため、二次元ＲＯＭ空間に与
える論理バタンの変更は、このときの−枚のマスクを換
えれば良いたけになる。

さらに、一般に各メモリ・セルの保護用絶縁膜とかパッ
ケージング等を考えず、素子として基本機能が完成する
ステップを最終ステップとすれば、上記マスクに載せて
の論理バタンの書き込みは、この最終ステップに集約す
ることかてぎる。

そのため、この状態において論理バタンか与えられれば
、これに対応してとのビットにはルーフ完成用バタン２
７を、またどのビットには短絡線路バタン２８を形成す
るという決定をなし、これに応じたマスクを作成し、そ
れらバタンを形成するたけで、直ちに所望の論理バタン
を有するＲＯＭチップを製作することができる。

［発明が解決しようとする課題］ 上記したように、特開平１−３１９９７８号公報開示の
発明は、ジョセフソン読出し専用メモリの構築方法とし
て、すなわち、各ヒツト位置ごとに各所定のデータを書
込む方法の一つとして、いわゆるマスクＲＯＭという概
念に従う限り、かなり優れた側面を多々持っている。

しかし、必ずしも、こうしたマスクＲＯＭが常に有効と
は限らない。むしろ、二次元メモリ空間の全ビット位置
に全て同じ構造のセルを作って置き、かつ、そうしたセ
ルはそのままで論理“１°。

か論理“０゛かの一方の二値データを不揮発的に記憶し
ているセルとして使用可能なようにしておいてから、そ
のときどきでユーサ側が所望する二次元二値データ・パ
タンに応じ、他方の二値データに書ぎ直すべきセルにの
み、外部からの簡単な操作で構造的な変形を生じさせる
ことができれば、要求される二次元二値データ・パタン
の如何にはかかわらず、全てのセルの製造工程やマスク
・バタンは完全に同じもので良くなり、製造性は著しく
向上する。

また、常に同し構造のチップをのみ作成すれは良いから
、歩留まりも向上し、ひいては信頼性も向上する。

本発明は、こうした観点に立ち、従来におけるジョセフ
ソン・マスクＲＯＭに対し、原則として各ピッ）・位置
に記憶させるべき二値論理状態の一方は多接合スキッド
機能を呈するという状態で定義し、他方は当該スキッド
機能を失わせた状態で定義するという点では同じとしな
がらも、いわゆるマスクＲＯＭとは異なり、一種のプロ
グラマブルＲＯＭとして、より一層、製造工程の単純化
、画一化を計ることができ、かつ、必要な二次元二値デ
ータ・パタンを実現するために各ビット位置に対応する
データを使用前、−回だけ書込むに際しても、これを簡
略化、高速化し得るプログラム可能なジョセフソン読出
し専用メモリを提供せんとして成されたものであり、併
せてまた、当該プログラマブルＲＯＭに好適なプログラ
ミング方法の提供をも計るものである。

［課題を解決するための手段コ 本発明は上記目的達成のため、まず、複数の列選択線と
複数の行選択線とか互いに交差する各ピッｌ−位置のそ
れぞれに最初、全て同一構成の不揮発性メ干り・セルを
作成し、それら全ての不揮発性メモリ・セルか二値デー
タの一方の不揮発的記憶状態に対応する動作をなすよう
にする。

その上で、当該複数のメモリ・セルが構成する一次元メ
モリ空間に対して最終的に書込むへき所定の二次元二値
データ・パタンに応じ、上記のように全てのメモリ・セ
ルにその当初書込まれている一方の二値データを他方に
書簡すべきビット位置のメモリ・セルに対し、では、そ
の構造を外部からの操作により変更し、二値データの他
方を不揮発的に記憶した動作をなすように変更可能とす
る。

そしてそのために、二次元メモリ空間の各ビット位置に
最初に作成される全て同一構成の不揮発性メモリ・ぞル
は、それぞれ、列選択線を回路電流線、行選択線を制御
電流線とする多接合スキッドに相当する構造部分を有す
るが、この多・接合スキッドに含まれる複数のジョセフ
ソン・スイッチ部のそれぞれの両端を短絡し、上記列選
択線を流れる列選択電流の通過線路として働く超電導短
絡線路も有するように構成する。

さらに、当該超電導短絡線路の少なくとも一部には、複
数のジョセフソン・スイッチ部の各々における両端の短
絡を全て解くため、外部から選択的に切断てきる切断可
能部分を設けて置き、最終的に得るべき所定の二次元デ
ータ・パタンに応じ、上記のようにその当初は全てのメ
モリ・セルに均一に書込まれていた二値データの一方を
他方に書簡すべきメモリ・セルに対しては、そのメモリ
・セルの有している超電導短絡線路を当該切断可能部分
において外部から切断し、このメモリ・セルに多接合ス
キッドの動作が生じ得るようにする。

また、本発明の一態様によれは、特に多接合スキッドか
最も小型になり得る二接合スキッドの場合において、短
絡線路の具体的なバタン形状も簡単になり得る工夫とし
て、各メモリ・セルに備えられる超電導短絡線路は、そ
うした二接合スキッドの二つのジョセフソン・スイッチ
部の各一端同志な「続する第一線路部と、この第一線路
部の一部に一端を接続し、他端は当該二つのジョセフソ
ン・スイッチ部の他端同志を列選択線に対して共通に接
続する線路部分に接続した第二線路部とから構成し、超
電導短絡線の切断は、これら第一線路部と第二線路部と
の接続点を含む部分でなす構成も提供される。

さらに、切断は機械的手法によっても良いが、より便宜
には、本発明におけるさらに他の態様として、レーザ・
ビーム照射による当該切断可能部分の材料の溶断ないし
蒸発でなすことができる。

なお、超電導短絡線路に関し、外部から切断可能な部分
とは、当該短絡線路がその全長に亙り、他のパタンの陰
に隠れていて切断不能となっていることはなく、少なく
ともその一部では、そうした外部からの切断操作を受は
得る状態となっているという意味を含む。

［作　　用］ 本発明により構成されるプログラム可能なジョセフソン
読出し専用メモリでは、その二次元メモリ空間の各ヒツ
ト位置を構成する全てのメモリ・セルか全て同一の構成
を有するので、当然、それら各メモリ・セルの作成に必
要な各製造ステ・ンブやマスク等の製造治具類、製作パ
タン関係等は、全てのビットに共通とすることかできる
。

一方、これら各ビット位置に作成される全て同一構成の
メモリ・セルについて見てみると、本発明の場合、各メ
モリ・セルは、多接合スキッドを構成し得る構造部分と
、当該多接合スキ・ノド中の全てのジョセフソン・スイ
ッチ部の両端を短絡し、列選択線を流れる列選択電流を
通過し得る超電導短絡線路とを有するように作成される
。

したがって、所望の二値データ・パタンの書込み以前の
状態、すなわち、プログラム可能なジョセフソン読出し
専用メモリとして作成されたままの状態では、列選択電
流と行選択電流とが共に供給されることて選択されるど
のメモリ・セルも、多接合スキッドの重要な構成要素で
ある各ジョセフソン・スイッチ部が全て短絡されている
のであるから、当然、スキッド機能は生じず、行選択電
流が供給された状態下でも列選択電流の方が超電導短絡
線路を単に通過してしまうので、電圧状態に遷移するこ
とはなく、当該ビットの選択状態において零電圧状態を
維持する。

換言すれば、この事実をして、プログラム以前における
本発明のプログラム可能なジョセフソン読出し専用メモ
リは、その全てのビット位置における全ての不揮発性メ
モリ・セルは、二値データの一方、例えば論理”０”を
不揮発的に記憶した状態となっていることが分かる。

これに対し、プログラム工程において、最終的に得るべ
き所定の二次元データ・パタンに応じ、Ｍ　理″′１゛
°に書面すべ討ビットのメモリ・セルについては、本発
明に従い、そのメモリ・セルの短絡線路を切断可能部分
で切断し、各ジョセフソン・スイッチ百の両端短絡状態
を解けば、当該メモリ・セル中の多接合スキッドに相当
する構造部分はその本来のスキッド機能を呈し、列選択
電流と行選択電流との交差によって選択されたビット位
置におけるメモリ・セルは電圧状態に遷移可能なメモリ
・セルとなり、これをして論理”　１　”を不揮発的に
記憶したメモリ・セルとすることができる。

明らかなように、本発明のプログラム可能なジョセフソ
ン読出し専用メモリを用い、本発明のプログラミング方
法に従って所定の二次元データ・パタンを書込む操作は
、結局、論理゛１°゛に書面すべきヒツト位置のメモリ
・セルに対してのみ、その超電導短絡線路を切断する作
業たけて良いことになるから、極めて高速にデータ・パ
タンの書込みを行なうことかてぎる。

また、そういた超電導短絡線路の切断は、最近発展して
いる微細機械加工技術によってなすこともで齢るか、レ
ーザ・ビームて線路材料の溶断ないし蒸発によりなすよ
うにすると、その切断作業自体、すなわち、二次元デー
タ・パタンの書込み作業自体も、より一層、高速化する
ことかでと、コンピュータを用いての自動化も簡単にな
る。

さらに、多接合スキッドとして特に二接台スキッドを用
いる場合には、この切断に関し、既述の通り超電導短絡
線路を第一、第二の線路部分から構成し、それらの接続
部分て切断するようにすれは、各メモリ・セルごとにた
った一個所つつの切断で二つのジョセフソン・スイッチ
部の短絡を一過に解くことができる。

［実　施　例］ 第１図には、製造後、使用前に、最終的に必要な二次元
二値データ・パタンを一回だけ書込むことのできるプロ
グラム可能なジョセフソン読出し専用メモリとして、本
発明に従って構成された一実施例における一ビット分の
メモリ・セル３０か示されている。

換言すれは、本発明により構成されるプログラム可能な
ジョセフソン読出し専用メモリでは、Ｘ列Ｙ行の二次元
メモリ空間における各ビット位置の全てに対し、第１図
示のバタン構成によるジョセフソン不揮発性メモリ・セ
ル３０か画一的に作成され、また、このメモリ・セル３
０は、論理゛０゛。

を不揮発的に記憶したセルとされる。

本発明の場合、単位のメモリ・セル中には多接合スキッ
ドに相当する構造部分を含むが、この実施例では、当該
多接合スキッドの中でも特に最も小型化が可能な二接台
スキ・ンドの使用を前提としている。

ここで、先の約束に従い、そうした二接台スキッドの機
能を呈し得るメモリ・セルを単に論理°′１”セルと呼
び、そうでなく、二接台スキ・ンド機能を呈し得ないセ
ルを単に論理“０°′セルと呼ぶと、第１図示のメモリ
・セル３０は論理”　ｏ　”セルであり、第２図はこの
論理″０”セル３０の等価回路を簡略化して示している
。ただし、すでに第５図に即して説明した従来のメモリ
・セルとの相違を良く表すために、本発明に従って構成
されたメモリ・セル３０においても、対応する構成要素
には当該従来例に関して用いたと同一の符号を付して置
く。

しかるに、本発明による第１図示の論理”　ｃ　”セル
は、ます、第５図（Ｂ）　に示された従来の論理゛１″
“セルにおける二接台スキッド構造１０とそのバタン構
造上、同一となる構造部分を有している。

すなわち、図面紙面となる基板には、超電導閉ループ形
状の一部を切開いた形状とした結果、その切開き部分を
挟む対向端部２２　、２２を有し、かつ、望ましくは当
該面対向端部２２　、２２から等距離の部位Ｐｈにポッ
ト側ないしコールド側（図示の場合はホット側）の列選
択線１２か接続する半完成ループ・バタン２１か形成さ
れている。

半完成ループ・バタン２１は、他の超電導線路共々、当
然にニオブや窒化ニオブ等、超電導体で形成されるもの
であるが、上記の対向端部２２　、２２の表面上には、
当該対向端部部分における超電導体を下部室オカとする
ジョセフソン接合を形成するため、ジョセフソン接合に
おけるトンネル絶縁膜となる絶縁′４服部２３　、２３
か形成されている。これは、対向端部２２　、２２の表
面酸化によって得ても良いし、別途、酸化シリコン膜等
により作成しても良い。

一方、半完成ループ・バタン２１にて囲まれる基板表面
上の面積領域内には、そのビット位置におけるメモリ・
セル３０か将来、二接台スキッドの機能を呈するように
構造変更を受けた場合、そのダンピング抵抗となるへき
抵抗バタン２４も形成されている。この材質としては、
例えはモリブデンとかパラジウム等がある。

このような各部材の上には、平面図としては表すことが
てきないか、適当なる厚味の層間絶縁膜がある。ただし
、絶縁薄膜部２３　、２３の表面部、抵抗バタン２４の
少なくとも両端部（一般にはその全面）、そして後述す
る抵抗接続バタン２５　、２５と半完成ループ・バタン
２１とのオーミック接触形成用のコンタクト開口部２６
については、この層間絶縁膜により覆われることなく露
呈している。

層間絶縁膜の上にはループ完成用バタン２７があり、こ
れにはコールド側ないしホット側（図示の場合、コール
ド側）の列選択電流１２に接続する部分ＰＣと、半完成
ループ・バタン２１の対向端部２２゜２２の上にあらか
しめ形成してあったトンネル絶縁膜形成用の絶縁薄膜部
２３　、２３の上に共通に接する線路部分とかある。

このような構造により、第１図示の本発明による論理“
０゛セル３０でも、第５図示の従来例における論理“１
°゛セル１０ないし二接台スキッド１０にとって必須の
構成要件が全て満たされている。超電導閉ループ１１は
当該ループ上の二点Ｐｈ、　ＰＣを介し、二接台スキッ
ドの回路電流線でもある列選択線１２中に直列に挿入さ
れ、また、当該超電導閉ループ１１中には、トンネル絶
縁膜２３　、２３の存在する部分において、一対のジョ
セフソン・スイッチ部として最も簡単な形で示されてい
る一対のジョセフソン接合Ｌ　、　Ｊ２も形成される。

さらに、二接台スキッドの制御電流線でもあり、メモリ
としての行選択線でもある超電導線路バタン１４は、そ
の下の層間絶縁膜（図示せず）を介して上下に対向する
関係で半完成ループ・バタン２１とお導結合し、第２．
４図中に示される誕導結合部Ｍを形成しているし、層間
絶縁膜の上に同様に形成された抵抗接続バタン２５　、
２５は、抵抗バタン２４の両端をコンタクト部２６　、
２６を介し、半完成ループ・バタン２１の対向端部２２
　、２２間に直列に接続し、これをして超電導閉ループ
１１に見込まれるインダクタンスの両端に並列にダンピ
ング抵抗２４を挿入した等価回路を実現している。

その外にも、二接台スキッドに相当する構造部分を構成
するこれら各構成要件１１　、１２　、　ｉｌｌ　、　
２１〜２７の各々については、先に第４．５図に即して
述べた従来例に関しての説明中を援用することかできる
。

しかし、本発明の論理“０”セル３０ては、上記のよう
に、車に二接台スキッドに相当する構造部分を有するの
みならず、第１２図中に併示されているように、当該二
接台スキッドの機能を封じ込めるための超電導短絡線路
４０もパターニングされている。

もちろん、この短絡線路４０の材質は、他のループ・バ
タン２１　、２７等と同してあって良いか、この実施例
の場合、当該短絡線路４０はその形状上、１字型をして
おり、Ｔの字の横棒に相当する第一短絡線路４１の真ん
中の部分ＰｘからはＴの字の脚に相当する第二線路部４
２が伸び出している。

そして、第一線路部４１は、第１図示のバタン形状で見
ると、その両端がそれぞれ抵抗接続バタン２５　、２５
に接続することにより、結果として一対のジョセフソン
接合Ｊｌ、Ｊ２の一端側Ｐ、　、　Ｐ２に接続しており
、第二線路部４２の伸び出し端は、ループ完成用バタン
２７に接続している。

したがって、このような短絡線路バタン４０は、抵抗接
続バタン２５とループ完成用バタン２７を形成するマス
クに一緒に載せることができ、同一の製造ステップでそ
れらバタン２５　、２７と共に形成することがてきるが
、等価回路的には第２図に示されているようになり、一
方のジョセフソン接合Ｊ１の一端Ｐ、から第一線路部４
１を通り、第二線路部４２との接続点Ｐヶから第二線路
部４２に入って接続点Ｐ。を介し列選択電流線１２のコ
ールド側に抜ける電流経路により当該ジョセフソン接合
Ｊ１め両端が短絡され、また、他方のジョセフソン接合
Ｊ２は、その端Ｐ２から第一線路部４１を通り、第二線
路部４２との接続点Ｐ８から第二線路部４２に人って接
続点Ｐ。を介し列選択電流線１２のコールド側に抜ける
電流経路でその両端か短絡される。

したがって、第二線路部４２は、ジョセフソン接合Ｊ、
　　Ｊ２の各々に関する短絡線路のそれぞれ一部を構成
する共通線路部分となり、各ジョセフソン接合Ｊ、　　
Ｊ２の両端にそれぞれ専用の短絡線路バタンを付す場合
に比し、バタン形状が簡単になるし、占有面積も小さく
なる外、以下に述べる選択的な切断作業上も有利な結果
か得られる。

いずれにしても、本発明に従っての上記のような構成に
より、第１，２図示の論理“０パセル３０は、二接台ス
キッド１０に相当する構造部分を有しているのにもかか
わらず、言わば単に列選択線ｊ２中に超電導短絡線路４
０を直列に挿入したたけのものとなり、行選択線１４と
半完成ループ・バタン２１とが銹導結合部Ｍを構成して
いても、列選択電流ＴＧと行選択電流１ｃの相乗効果て
各ジョセフソン接合Ｊ、　、　Ｊ２が電圧状態に遷移す
ることは決してなく、列選択電流■６はそのまま列選択
線１２中を流れ、負荷抵抗ＲＬの方に転流するスイッチ
ング動作は生じない。

このような動作により、論理“０パを不揮発的に記憶し
たセルとして構成される全ビット共通の第１図示の構造
から、ユーザが所望する二次元データ・パタンに応じ、
定められたビット位置の論理゛０”セル３０をのみ、論
理”１”の不揮発的な記憶状態に変更するには、本発明
に従うと、短絡線路４０を切断し、ジョセフソン接合Ｊ
、　、　Ｊ２の両端の短絡を解く。

この実施例では、第１図示のバタン形状に見られるよう
に、超電導短絡線路４０は第一の線路部分４１と第二の
線路部４２とから成るＴ字型をしており、かつ、この短
絡線路４０が設けられている面積部分は、抵抗バタン２
４とループ完成バタン２７、そして一対の抵抗接続バタ
ン２５　、２５にて囲まれた空地部分であるため、他の
バタンに邪魔されることなく、また、他のバタンに悪影
響を及ぼすこともなく、当該Ｔ字の接続部分Ｐつの辺り
に外部からレーザ・ビーム（図示せず）を照射すること
ができ、これによフてその部分の短絡線路材料を溶断ま
たは蒸発により除去することができる。

第３図は、このようにして短絡線路４０が除去された結
果におけるバタン形状が模式的に示されている。超電導
短絡線路４０中、１字の接続部分Ｐ、であった辺りは蒸
発してなくなっており、第一線路部４１の端と第二線路
部４２のループ完成用バタン側の端部とがそれぞれ僅か
に残るだけのものとなっている。

こうなれば、その等価回路は、すでに従来例に関する説
明に用いた第４図示の二接合スキッドｌＯのそれと同様
となり、これをして本発明の論理”　ｏ　”セル３０は
論理゛１″セル３１に変更される。

そして当然、このような構造変更を受けたビット位置に
おけるメモリ・セル３１では、列選択電流ＩＱと行選択
電流工。どの交差によりそのビットが選択されると、す
でに従来例に関し説明したと同様に、本来の二接合スキ
ッド１０の機能が生じ、一対のジョセフソンスイッチ部
Ｊ＋　、　Ｊ２は電圧状態に遷移するため、列選択電流
Ｉ。は負荷抵抗ＲＬの方に転流し、これをして外部回路
では、そのビット位置のメモリ・セルが論理”　１　”
を不揮発的に記憶しているものであることを知ることが
できる。

明らかなように、上記実施例に従い、レーザ・ビームの
選択照射により論理゛′１”に書簡すべきセルに構造変
更を及ぼすことは、かなり実践的、合理的である。レー
ザ・ビームを極めて細く絞った状態で二次元平面内を走
査しながら選択的にオン・オフする装置は、すでに公知
のものでも相当に精度の高いものが提供されているし、
また、コンピュータとの結合も簡単であるから、そうし
たレーザ・ビームの選択照射、偏向装置系を本発明の実
現のために利用すれば、ユーザが要求する二次元データ
・パタンに応じ、論理“１″セルとすべぎセルをのみ、
高速に走査、抽出し、当該セルの短絡線路バタン４０の
所定部分に対して瞬時にレーザ・ビームを照射し、切断
する動作を繰返すことも簡単に自動化でき、極めて高速
に、かつ高い信頼性を持って所定の二次元データ・パタ
ンをプログラミングすることができる。

ただし、超電導短絡線路４０を図示実施例のようにＴ字
型に形成することは、製作バタンか簡単であり、かつ、
切断も一個所で良い等、確かに望ましい面はあるものの
、限定的ではない。各ジョセフソン接合Ｊ、　、　Ｊ２
の各両端を個別に短絡する一対の短絡線路部分が設けら
れ、それらを各−個所つって切断するようにしても良い
。

また、同し二接合スキッドの概念においても、各ジョセ
フソンスイッチ部Ｊｌ、Ｊ２がそれ自体、スキッド構成
となっていても良いし、さらに−船釣に電流ケインの高
い三接合以上の多接合スキッド構成であっても、その多
接合スキッド中の各ジョセフソン・スイッチ部に対し、
当初、それらを短絡する超電導短絡線路を設けた状態で
各メモリ・セルを作成すれば、本発明は同様に適用する
ことができ、これまでの説明もほぼそのままに援用する
ことができる。

一方、超電導短絡線路の選択的な切断作業自体について
も、上記したレーザ・ビームによるいわば熱的な切断に
代え、微小領域を加工可能な微細機械加工技術によって
も良い。

ただし、超電導短絡線路４０は、本発明の趣旨を満たす
限り、それが具体的にはどのようなバタン形状であって
も良いものの、少なくともその一部分で外部からの操作
により選択的に切断可能でなければならないから、例え
ばその全長に亙って他のパタンに隠れている等、外部か
らアクセス不能であってはならないこと、当然である。

なお、先にも少し述べたように、論理“１”セルとして
特に二接台スキッド構造を利用する場合、半完成ループ
・パタン２１に対し、一般に対向端部２２　、２２から
等距離の部位Ｐｈに列選択線１２の接続バタン部が形成
されていると、当該列選択線１２の接続点から見て左右
に等しい値のインダクタンスを形成することかできるの
で望ましい。行選択線１４に流す行選択電流ＩＣの方向
にセルの感度が支配されず、都合の良い方向に行選択電
流■。を流すことができるからである。

［効　　果］ 本発明によると、所定の二次元二値データ・ノ＜タンを
一回だけ、不揮発的に書込むことのできるプログラム可
能なジョセフソン読出し専用メモリとして、その二次元
メモリ空間の各ビ・ント位置を構成する全てのメモリ・
セルを、その当初（プログラミング以前の状態）、全て
同一の構成に作成することができ、したがって、それら
全てのメモリ・セルの作成に必要な各製造ステップや製
造治具類、製作バタン関係等は極めて単純化、画一化す
ることができ、ひいては歩留まりや信顆性も増して、設
計も簡単になる。

また、このように、全ビット位置に構成されるメモリ・
セルは、すで二値データの一方を不揮発的に記憶した状
態に相当する動作をなし得るため、与えられた所望の二
次元データ・パタンにおいて、当該一方の二値データを
そのまま不揮発的に記憶すべきビット位置のメモリ・セ
ルには何等手を加える必要がなく、他方の二値データを
不揮発的に記憶すべきビット位置のメモリ・セルに苅し
てのみ、当該他方の二値データへの変更操作を施せば良
い。

しかも、この二値データの一方から他方への書直し操作
も、実に単純な短絡線路部分の切断操作で済む。

こうしたことからして、本発明によると、必要な二次元
データ・パタンに直ちに対応できるプログラム可能なジ
ョセフソン読出し専用メモリを提供できるから、これを
あらかじめ準備しておくことで、様々なユーザ側から要
求される様々な二次元二値データ・パタンも直ちに書込
むことができ、いわゆる即応性に極めて富んだものとな
る。

【図面の簡単な説明】

第１図は、本発明のプログラム可能なジョセフソン読出
し専用メモリにおいてその当初、二次元メモリ空間の各
ビット位置に共通に作成される論理“０″“セルの一構
造例に関する説明図。 第２図は、第１図示の論理″０”セルのやや模式的な等
価回路図。 第３図は、本発明に従って論理“１′°を不揮発的に記
憶するように書直された当該論理”　ｉ　”セルの一構
造例に関する説明図。 第４図は第３図示の論理°゛ビセル等価回路図でもあり
、通常の二接台スキ・ン）コの等価回路図でもある回路
図 第５図は従来のジョセフソン・マスクＲＯＭにおいて論
理”　Ｏ”　　、　　”　１　”を選択的に書込むこと
によりジョセフソン読出し専用メモリを構築する場合の
説明図。 である。 図中、１０は二接台スキッド、１１は超電導閉ループ、
１２は回路電流線ないし列選択線、１４は制御電流線な
いし行選択線、２１は半完成ループ・パタン、２２は半
完成ループ・パタンの切開かれた端部、２３はジョセフ
ソン接合のトンネル絶Ｈａ　ｆＡＫとなる絶縁薄膜部、
２４はダンピング抵抗、２５は抵抗接続バタン、２６は
コンタクト部、Ｊ、　、　Ｊ２はジョセフソン・スイッ
チ部ないし単位のジョセフソン接合、３０は本発明によ
り構成された論理゛０”を不揮発的に記憶するメモリ・
セル、３１は従来の論理”　ｉ　”セルでもあり本発明
により論理”　ｌ　”を不揮発的に記憶するように書面
された論理゛１″セルでもあるメモリ・セル、４０は超
電導短絡線路、４１はその第一線路部、４２は第二線路
部、Ｍは制御電流線ないし行選択線と超電導閉ループと
の８導結合部、ＩＱは回路電流ないし列選択電流、ＩＣ
は制御電流ないし行選択電流、である。 指定代理人 工業技術院 弗 図

Claims (6)

【特許請求の範囲】
1. （１）複数の列選択線と複数の行選択線とが互いに交差
   する各ビット位置のそれぞれに不揮発性のメモリ・セル
   を有し、該複数のメモリ・セルが構成する二次元メモリ
   空間に対して最終的に書込むべき所定の二次元二値デー
   タ・パタンに応じ、該複数のメモリ・セルの各々に対し
   、選択的に該二値データの一方か他方を書込むことがで
   きるプログラム可能なジョセフソン読出し専用メモリで
   あって； 上記各ビット位置に一つづつ配される上記不揮発性メモ
   リ・セルを全て、それぞれ、上記列選択線を回路電流線
   、上記行選択線を制御電流線とする多接合スキッドを構
   成する構造部分と、該多接合スキッドに含まれる複数の
   二つのジョセフソン・スイッチ部のそれぞれの両端を短
   絡し、上記列選択線を流れる列選択電流の通過線路とし
   て働く超電導短絡線路とから構成し； かつ、上記超電導短絡線路の少なくとも一部は、上記複
   数のジョセフソン・スイッチ部の各々における上記両端
   の短絡を全て解くために外部から選択的に切断できる切
   断可能部分としたこと； を特徴とするプログラム可能なジョセフソン読出し専用
   メモリ。
2. （２）上記多接合スキッドは二接合スキッドであつて； 上記超電導短絡線路は、該二接合スキッドに含まれる二
   つのジョセフソン・スイッチ部の各一端同志を接続する
   第一線路部と、該第一線路部の一部に一端を接続し、他
   端は該二つのジョセフソン・スイッチ部の他端同志を列
   選択線に対して共通に接続する線路部分に接続した第二
   線路部とから成り； 上記超電導短絡線路の上記切断可能部分は、上記第一線
   路部と第二線路部との接続点を含む部分であること； を特徴とする請求項１に記載のプログラム可能なジョセ
   フソン読出し専用メモリ。
3. （３）上記超電導短絡線路の上記切断可能部分は、外部
   からレーザ・ビームの照射を受けると溶断または蒸発す
   ることで切断する部分となつていること； を特徴とする請求項１または２に記載のプログラム可能
   なジョセフソン読出し専用メモリ。
4. （４）複数の列選択線と複数の行選択線とが互いに交差
   する各ビット位置のそれぞれに不揮発性のメモリ・セル
   を有し、該複数のメモリ・セルが構成する二次元メモリ
   空間に対して最終的に書込むべき所定の二次元二値デー
   タ・パタンに応じ、該複数のメモリ・セルの各々に対し
   、選択的に該二値データの一方か他方を書込むことので
   きるプログラム可能なジョセフソン読出し専用メモリの
   当該プログラミング方法であって； 上記プログラム可能なジョセフソン読出し専用メモリの
   上記各ビット位置に作成される全て同一構成の不揮発性
   メモリ・セルは、それぞれ、上記列選択線を回路電流線
   、上記行選択線を制御電流線とする多接合スキッドに相
   当する構造部分を有するが、該多接合スキッド中に含ま
   れる複数のジョセフソン・スイッチ部のそれぞれの両端
   を短絡し、上記列選択線を流れる列選択電流の通過線路
   として働く超電導短絡線路も有するように構成し； 上記最終的に書込むべき所定の二次元デー タ・パタンに応じ、上記二値データの上記一方を上記他
   方に書直すべきメモリ・セルに対しては、該メモリ・セ
   ルの有している上記超電導短絡線路を外部から切断し、
   上記複数のジョセフソン・スイッチ部の各々の両端の短
   絡を全て解くことにより、上記多接合スキッドの動作を
   生じるように変更すること； を特徴とするプログラム可能なジョセフソン読出し専用
   メモリのプログラミング方法。
5. （５）上記多接合スキッドは二接合スキッドであつて； 上記超電導短絡線路は、該二接合スキッドに含まれる二
   つのジョセフソン・スイッチ部の各一端同志を接続する
   第一線路部と、該第一線路部の一部に一端を接続し、他
   端は該二つのジョセフソン・スイッチ部の他端同志を列
   選択線に対して共通に接続する線路部分に接続した第二
   線路部とから構成し； 該超電導短絡線路の上記切断は、上記第一線路部と第二
   線路部との接続点を含む部分でなすようにしたこと； を特徴とする請求項４に記載のプログラミング方法。
6. （６）上記超電導短絡線路の上記切断は、外部からのレ
   ーザ・ビームの照射により、該超電導短絡線路材料が溶
   断するか蒸発することによりなされるようにしたこと； を特徴とする請求項４または５に記載のプログラミング
   方法。