JPH0446712U - - Google Patents
Info
- Publication number
- JPH0446712U JPH0446712U JP8959890U JP8959890U JPH0446712U JP H0446712 U JPH0446712 U JP H0446712U JP 8959890 U JP8959890 U JP 8959890U JP 8959890 U JP8959890 U JP 8959890U JP H0446712 U JPH0446712 U JP H0446712U
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input section
- btl
- differential input
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Amplifiers (AREA)
Description
第１図は本考案の実施例の回路図、第２図、第
３図は従来のＢＴＬ増幅器の回路図である。１は
、演算増幅器、１ａは非反転入力端子、１ｂは反
転入力端子、２はＢＴＬ増幅器、２ａは正出力、
２ｂは負出力、３ａ，３ｂ，３ｃ，３ｄは抵抗で
ある。
３図は従来のＢＴＬ増幅器の回路図である。１は
、演算増幅器、１ａは非反転入力端子、１ｂは反
転入力端子、２はＢＴＬ増幅器、２ａは正出力、
２ｂは負出力、３ａ，３ｂ，３ｃ，３ｄは抵抗で
ある。
Claims (1)
- ＢＴＬ（ｂａｌａｎｃｅｄ ｔｒａｎｓｆｏｒ
ｍｅｒ ｌｅｓｓ）増幅器２の入力部に、差動入
力部を持つ演算増幅器１の出力が接続され、前記
ＢＴＬ増幅器２の正負出力双方から、前記演算増
幅器１の差動入力部に負帰還が施されたことを特
徴とする多重帰還増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8959890U JPH0446712U (ja) | 1990-08-27 | 1990-08-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8959890U JPH0446712U (ja) | 1990-08-27 | 1990-08-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0446712U true JPH0446712U (ja) | 1992-04-21 |
Family
ID=31823691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8959890U Pending JPH0446712U (ja) | 1990-08-27 | 1990-08-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0446712U (ja) |
-
1990
- 1990-08-27 JP JP8959890U patent/JPH0446712U/ja active Pending