JPH044688A - ビデオプリンタ - Google Patents
ビデオプリンタInfo
- Publication number
- JPH044688A JPH044688A JP2106812A JP10681290A JPH044688A JP H044688 A JPH044688 A JP H044688A JP 2106812 A JP2106812 A JP 2106812A JP 10681290 A JP10681290 A JP 10681290A JP H044688 A JPH044688 A JP H044688A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control circuit
- image data
- address counter
- line memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 12
- 230000004044 response Effects 0.000 abstract description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はビデオプリンタに係り、特にテレビやコンピュ
ータのＣＲＴ等の画像を適正にプリントするためのビデ
オプリンタに関する。
ータのＣＲＴ等の画像を適正にプリントするためのビデ
オプリンタに関する。
従来から、テレビやコンピュータのＣＲＴ等の画像をハ
ードコピーするためのビデオプリンタが多く用いられて
いる。
ードコピーするためのビデオプリンタが多く用いられて
いる。
第３図はこのような従来のビデオプリンタを示したもの
で、ビデオ信号は、Ａ／Ｄ変挽回路１を介してラインメ
モリ２に入力される。このラインメモリ２はそれぞれ１
ライン分のメモリ容量を有する２つのバンクに分かれて
いる。水平同期信号および垂直同期信号は、コントロー
ル回路３に入力されるようになされている。
で、ビデオ信号は、Ａ／Ｄ変挽回路１を介してラインメ
モリ２に入力される。このラインメモリ２はそれぞれ１
ライン分のメモリ容量を有する２つのバンクに分かれて
いる。水平同期信号および垂直同期信号は、コントロー
ル回路３に入力されるようになされている。
また、前記コントロール回路３には、前記ビデオ信号の
ラインメモリ２への書込みアドレスを指定するアドレス
信号を出力するライトアドレスカウンタ４および前記ビ
デオ信号のラインメモリ２からの読出しアドレスを指定
するアドレス信号を出力するリードアドレスカウンタ５
がそれぞれ接続されている。これらライトアドレスカウ
ンタ４およびリードアドレスカウンタ５には、前記コン
トロール回路３から出力される切換信号に基づいて、前
記ライトアドレスカウンタ４およびリードアドレスカウ
ンタ５からのアドレス信号を切換えて前記ラインメモリ
２に出力させるセレクタ６が接続されている。さらに、
前記コントロール回路３は、前記ラインメモリ２に接続
されており、このコントロール回路３からラインメモリ
２に対して、このラインメモリ２によるビデオ信号の書
込みおよび読出しのコントロール信号を出力するように
なされている。
ラインメモリ２への書込みアドレスを指定するアドレス
信号を出力するライトアドレスカウンタ４および前記ビ
デオ信号のラインメモリ２からの読出しアドレスを指定
するアドレス信号を出力するリードアドレスカウンタ５
がそれぞれ接続されている。これらライトアドレスカウ
ンタ４およびリードアドレスカウンタ５には、前記コン
トロール回路３から出力される切換信号に基づいて、前
記ライトアドレスカウンタ４およびリードアドレスカウ
ンタ５からのアドレス信号を切換えて前記ラインメモリ
２に出力させるセレクタ６が接続されている。さらに、
前記コントロール回路３は、前記ラインメモリ２に接続
されており、このコントロール回路３からラインメモリ
２に対して、このラインメモリ２によるビデオ信号の書
込みおよび読出しのコントロール信号を出力するように
なされている。
また、前記コントロール回路３には、サーマルヘッド７
を駆動制御するサーマルヘッドコントロール回路８が接
続されており、このサーマルヘッドコントロール回路８
からコントロール回路３に出力される転送要求信号に基
づいて前記ラインメモリ２のビデオ信号の画像データを
サーマルヘッドコントロール回路８に送り、この画像デ
ータに基づいて前記サーマルヘッド７を駆動制御して所
望の画像をプリントするようになされている。
を駆動制御するサーマルヘッドコントロール回路８が接
続されており、このサーマルヘッドコントロール回路８
からコントロール回路３に出力される転送要求信号に基
づいて前記ラインメモリ２のビデオ信号の画像データを
サーマルヘッドコントロール回路８に送り、この画像デ
ータに基づいて前記サーマルヘッド７を駆動制御して所
望の画像をプリントするようになされている。
前記従来のビデオプリンタにおいては、プリントすべき
画面を表わすビデオ信号の１ライン分の画像データを１
フレ一ム期間でラインメモリ２に書込み、このラインメ
モリ２に書込まれた画像データを１フレ一ム期間で読出
してプリントを行なうようになっており、このラインメ
モリ２の書込みと読出しは、１水平期間毎にタイミング
を分けて制御するようになっている。
画面を表わすビデオ信号の１ライン分の画像データを１
フレ一ム期間でラインメモリ２に書込み、このラインメ
モリ２に書込まれた画像データを１フレ一ム期間で読出
してプリントを行なうようになっており、このラインメ
モリ２の書込みと読出しは、１水平期間毎にタイミング
を分けて制御するようになっている。
すなわち、第４図に示すように、前記ビデオ信号の画像
データは、水平同期信号のブランキング期間にラインメ
モリ２に書込まれるものであり、一方、画像データの読
出しは、水平同期信号の前記ブランキング期間後の所定
のタイミングから所定の期間行なわれ、１水平期間に読
出される画像データ数は、ラインメモリ２のアクセスス
ピードおよびサーマルへラド７へのデータ転送スピード
の最大値に基づいて任意の値に設定される。
データは、水平同期信号のブランキング期間にラインメ
モリ２に書込まれるものであり、一方、画像データの読
出しは、水平同期信号の前記ブランキング期間後の所定
のタイミングから所定の期間行なわれ、１水平期間に読
出される画像データ数は、ラインメモリ２のアクセスス
ピードおよびサーマルへラド７へのデータ転送スピード
の最大値に基づいて任意の値に設定される。
そして、テレビ画面等の所望の画像を印画する場合に、
は、サーマルヘッドコントロール回路８がらコントロー
ル回路３に転送要求信号が出力され、この転送要求信号
に基づいて、コントロール回路３によりセレクタ６を切
換えて、前記リードアドレスカウンタ５からラインメモ
リ２に読出しアドレス信号を出力させるとともに、前記
コントロール回路３からラインメモリ２に読出しコント
ロール信号を出力する。これにより、前記アドレス信号
に基づくアドレスの画像データを読出してサーマルヘッ
ドコントロール回路８に送るものであり、この画像デー
タの転送は、例えば、１ラインの画素数が５１２の場合
、１水平期間における転送画像データ数が１２８である
とすると、１ライン分の画像データの転送に４水平期間
かかることになる。そして、この画像データに基づいて
サーマルヘッド７を駆動制御することにより、所望の画
像を印画するようになされている。
は、サーマルヘッドコントロール回路８がらコントロー
ル回路３に転送要求信号が出力され、この転送要求信号
に基づいて、コントロール回路３によりセレクタ６を切
換えて、前記リードアドレスカウンタ５からラインメモ
リ２に読出しアドレス信号を出力させるとともに、前記
コントロール回路３からラインメモリ２に読出しコント
ロール信号を出力する。これにより、前記アドレス信号
に基づくアドレスの画像データを読出してサーマルヘッ
ドコントロール回路８に送るものであり、この画像デー
タの転送は、例えば、１ラインの画素数が５１２の場合
、１水平期間における転送画像データ数が１２８である
とすると、１ライン分の画像データの転送に４水平期間
かかることになる。そして、この画像データに基づいて
サーマルヘッド７を駆動制御することにより、所望の画
像を印画するようになされている。
しかし、前記従来のビデオプリンタにおいては、水平同
期信号のブランキング期間後の所定のタイミングに基づ
いて、ラインメモリ２からの画像データの読出しを行な
うようにしているので、画像データの読出しのロス時間
が生じてしまい、しかも、水平期間における読出しデー
タ数が固定されているため、水平期間内において、読出
しが行なわれない期間が生じ、その結果、画像データの
転送速度が著しく遅くなってしまうという問題を有して
いる。例えば、６４階調の表現ができるビデオプリンタ
の場合、１ライン印画において６３階調の画像データの
転送を行なうものであるが、１階調を印画する時間が約
１５０μｓｅｃであるのに対し、画像データの転送時間
が最低でも２５６μｓｅｃかかり、印画時間よりもデー
タ転送時間の方が長く、高速印画を行なうことができな
いという問題を有している。
期信号のブランキング期間後の所定のタイミングに基づ
いて、ラインメモリ２からの画像データの読出しを行な
うようにしているので、画像データの読出しのロス時間
が生じてしまい、しかも、水平期間における読出しデー
タ数が固定されているため、水平期間内において、読出
しが行なわれない期間が生じ、その結果、画像データの
転送速度が著しく遅くなってしまうという問題を有して
いる。例えば、６４階調の表現ができるビデオプリンタ
の場合、１ライン印画において６３階調の画像データの
転送を行なうものであるが、１階調を印画する時間が約
１５０μｓｅｃであるのに対し、画像データの転送時間
が最低でも２５６μｓｅｃかかり、印画時間よりもデー
タ転送時間の方が長く、高速印画を行なうことができな
いという問題を有している。
本発明はこれらの点に鑑みてなされたものであり、画像
データの読出しのロス時間をなくし、画像データの転送
時間の短縮を図り、高速印画を行なうことのできるビデ
オプリンタを提供することを目的とするものである。
データの読出しのロス時間をなくし、画像データの転送
時間の短縮を図り、高速印画を行なうことのできるビデ
オプリンタを提供することを目的とするものである。
前記目的を達成するため本発明に係るビデオプリンタは
、ビデオ信号の画像データを書込むラインメモリにこの
画像データの書込み、読出しのコントロール信号を出力
するコントロール回路を接続するとともに、前記ライン
メモリの前記画像データの書込みおよび読出しのアドレ
ス信号を出力するライトおよびリードアドレスカウンタ
をセレクタを介して接続し、前記ラインメモリから転送
される画像データに基づいてサーマルヘッドを駆動制御
するサーマルヘッドコントロール回路を配設してなるビ
デオプリンタにおいて、前記コントロール回路からの水
平同期信号のサイクル毎に画像データの読出しを禁止す
るリードアクセス禁止信号を前記セレクタおよびサーマ
ルヘッドコントロール回路に出力するアクセス禁止信号
発生回路を配設し、前記サーマルヘッドコントロール回
路により、前記リードアクセス禁止信号出力時のみに前
記リードアドレスカウンタを停止させるとともに、前記
セレクタを前記ライトアドレスカウンタ側に切換制御す
るようにしたことをその特徴とするものである。
、ビデオ信号の画像データを書込むラインメモリにこの
画像データの書込み、読出しのコントロール信号を出力
するコントロール回路を接続するとともに、前記ライン
メモリの前記画像データの書込みおよび読出しのアドレ
ス信号を出力するライトおよびリードアドレスカウンタ
をセレクタを介して接続し、前記ラインメモリから転送
される画像データに基づいてサーマルヘッドを駆動制御
するサーマルヘッドコントロール回路を配設してなるビ
デオプリンタにおいて、前記コントロール回路からの水
平同期信号のサイクル毎に画像データの読出しを禁止す
るリードアクセス禁止信号を前記セレクタおよびサーマ
ルヘッドコントロール回路に出力するアクセス禁止信号
発生回路を配設し、前記サーマルヘッドコントロール回
路により、前記リードアクセス禁止信号出力時のみに前
記リードアドレスカウンタを停止させるとともに、前記
セレクタを前記ライトアドレスカウンタ側に切換制御す
るようにしたことをその特徴とするものである。
本発明によれば、所定の画像信号に基づくビデオ信号が
入力されたら、コントロール回路に入力される水平同期
信号のサイクル毎にアクセス禁止信号発生回路からサー
マルヘッドコントロール回路およびセレクタにリードア
クセス禁止信号が出力され、前記セレクタをライトアド
レスカウンタ側に切換えてライトアドレスカウンタから
ラインメモリに書込みアドレス信号を出力してラインメ
モリにビデオ信号の画像データを１込むものである。一
方、ラインメモリから画像データの読出しを行なう場合
は、アクセス禁止信号発生回路からリードアクセス禁止
信号が出力されていない状態で、セレクタは、リードア
ドレスカウンタ側に切換えられており、サーマルヘッド
に送られる画像データの転送状態に応じて、サーマルヘ
ッドコントロール回路からリードアドレスカウンタに制
御信号が出力され、前記リードアドレスカウンタからラ
インメモリに読出しアドレス信号を出力させるとともに
、前記コントロール回路からラインメモリに読出しコン
トロール信号を出力し、これにより、前記アドレス信号
に基づくアドレスの画像データを読出してサーマルヘッ
ドコントロール回路に送り、この画像データに基づいて
サーマルヘッドを駆動制御することにより、所望の画像
を印画することができるものである。
入力されたら、コントロール回路に入力される水平同期
信号のサイクル毎にアクセス禁止信号発生回路からサー
マルヘッドコントロール回路およびセレクタにリードア
クセス禁止信号が出力され、前記セレクタをライトアド
レスカウンタ側に切換えてライトアドレスカウンタから
ラインメモリに書込みアドレス信号を出力してラインメ
モリにビデオ信号の画像データを１込むものである。一
方、ラインメモリから画像データの読出しを行なう場合
は、アクセス禁止信号発生回路からリードアクセス禁止
信号が出力されていない状態で、セレクタは、リードア
ドレスカウンタ側に切換えられており、サーマルヘッド
に送られる画像データの転送状態に応じて、サーマルヘ
ッドコントロール回路からリードアドレスカウンタに制
御信号が出力され、前記リードアドレスカウンタからラ
インメモリに読出しアドレス信号を出力させるとともに
、前記コントロール回路からラインメモリに読出しコン
トロール信号を出力し、これにより、前記アドレス信号
に基づくアドレスの画像データを読出してサーマルヘッ
ドコントロール回路に送り、この画像データに基づいて
サーマルヘッドを駆動制御することにより、所望の画像
を印画することができるものである。
以下、本発明の実施例を第１図および第２図を参照し、
第３図および第４図と同一部分には同一符号を付して説
明する。
第３図および第４図と同一部分には同一符号を付して説
明する。
第１図は本発明に係るビデオプリンタの制御回路の一実
施例を示したもので、ビデオ信号は、Ａ／Ｄ変換回路１
を介して２ライン分の容量を有するラインメモリ２に入
力されるものであり、水平同期信号および垂直同期信号
は、コントロール回路３に入力されるようになされてい
る。
施例を示したもので、ビデオ信号は、Ａ／Ｄ変換回路１
を介して２ライン分の容量を有するラインメモリ２に入
力されるものであり、水平同期信号および垂直同期信号
は、コントロール回路３に入力されるようになされてい
る。
また、前記コントロール回路３には、前記ビデオ信号の
ラインメモリ２への書込みアドレスを指定するアドレス
信号を出力するライトアドレスカウンタ４が接続されて
おり、さらに、前記コントロール回路３は、前記ライン
メモリ２に接続されており、このコントロール回路３か
らラインメモリ２に、このラインメモリ２によるビデオ
信号の書込みおよび読出しのコントロール信号を出力す
るようになされている。
ラインメモリ２への書込みアドレスを指定するアドレス
信号を出力するライトアドレスカウンタ４が接続されて
おり、さらに、前記コントロール回路３は、前記ライン
メモリ２に接続されており、このコントロール回路３か
らラインメモリ２に、このラインメモリ２によるビデオ
信号の書込みおよび読出しのコントロール信号を出力す
るようになされている。
また、前記コントロール回路３には、水平同期信号に対
応してリードアクセス禁止信号を発生するアクセス禁止
信号発生回路９が接続されており、このアクセス禁止信
号発生回路９には、サーマルヘッド７を駆動制御するサ
ーマルヘッドコントロ−ル回路８が接続されている。こ
のサーマルヘッドコントロール回路８には、前記ビデオ
信号のラインメモリ２からの読出しアドレスを指定する
アドレス信号を出力するリードアドレスカウンタ５が接
続されており、前記サーマルヘッドコントロール回路８
により、サーマルヘッド７への画像データの転送状態に
応じて、前記アクセス禁止信号発生回路９からのリード
アクセス禁止信号発生時以外の時に前記リードアドレス
カウンタ６５に制御信号を出力し、前記リードアドレス
カウンタ５を動作させるようになされている。
応してリードアクセス禁止信号を発生するアクセス禁止
信号発生回路９が接続されており、このアクセス禁止信
号発生回路９には、サーマルヘッド７を駆動制御するサ
ーマルヘッドコントロ−ル回路８が接続されている。こ
のサーマルヘッドコントロール回路８には、前記ビデオ
信号のラインメモリ２からの読出しアドレスを指定する
アドレス信号を出力するリードアドレスカウンタ５が接
続されており、前記サーマルヘッドコントロール回路８
により、サーマルヘッド７への画像データの転送状態に
応じて、前記アクセス禁止信号発生回路９からのリード
アクセス禁止信号発生時以外の時に前記リードアドレス
カウンタ６５に制御信号を出力し、前記リードアドレス
カウンタ５を動作させるようになされている。
さらに、前記ライトアドレスカウンタ４およびリードア
ドレスカウンタ５には、前記アクセス禁止信号発生回路
９からのリードアクセス禁止信号が出力された時のみラ
イトアドレスカウンタ４からラインメモリ２にアドレス
信号が出力されるように、アドレス信号を切換えるセレ
クタ６が接続されている。
ドレスカウンタ５には、前記アクセス禁止信号発生回路
９からのリードアクセス禁止信号が出力された時のみラ
イトアドレスカウンタ４からラインメモリ２にアドレス
信号が出力されるように、アドレス信号を切換えるセレ
クタ６が接続されている。
次に、本実施例の作用について第２図を参照して説明す
る。
る。
まず、所定の画像信号に基づくビデオ信号が入力される
と、コントロール回路３に入力される水平同期信号に応
じてアクセス禁止信号発生回路９からサーマルヘッドコ
ントロール回路８およびセレクタ６にリードアクセス禁
止信号が出力され、前記セレクタ６をライトアドレスカ
ウンタ４側に切換えてライトアドレスカウンタ４からラ
インメモリ２に書込みアドレス信号を出力してラインメ
モリ２にビデオ信号の画像データを書込む。この画像デ
ータは、１回のリードアクセス禁止期間に１つの画像デ
ータが書込まれ、１フレ一ム期間に１ライン分の画像デ
ータが書込まれるようになっている。
と、コントロール回路３に入力される水平同期信号に応
じてアクセス禁止信号発生回路９からサーマルヘッドコ
ントロール回路８およびセレクタ６にリードアクセス禁
止信号が出力され、前記セレクタ６をライトアドレスカ
ウンタ４側に切換えてライトアドレスカウンタ４からラ
インメモリ２に書込みアドレス信号を出力してラインメ
モリ２にビデオ信号の画像データを書込む。この画像デ
ータは、１回のリードアクセス禁止期間に１つの画像デ
ータが書込まれ、１フレ一ム期間に１ライン分の画像デ
ータが書込まれるようになっている。
また、テレビ画面等の所望の画像を印画する場合等、画
像データの読出しを行なう場合、本実施例においては、
アクセス禁止信号発生回路９からリードアクセス禁止信
号が出力されていない状態では、セレクタ６は、リード
アドレスカウンタ５側に切換えられており、サーマルヘ
ッド７に送られる画像データの転送状態に応じて、サー
マルヘッドコントロール回路８からリードアドレスカウ
ンタ５にｉｌｌ ｗＪ倍信号出力され、前記リードアド
レスカウンタ５からラインメモリ２に読出しアドレス信
号を出力させるとともに、前記コントロール回路３から
ラインメモリ２に読出しコントロール信号を出力する。
像データの読出しを行なう場合、本実施例においては、
アクセス禁止信号発生回路９からリードアクセス禁止信
号が出力されていない状態では、セレクタ６は、リード
アドレスカウンタ５側に切換えられており、サーマルヘ
ッド７に送られる画像データの転送状態に応じて、サー
マルヘッドコントロール回路８からリードアドレスカウ
ンタ５にｉｌｌ ｗＪ倍信号出力され、前記リードアド
レスカウンタ５からラインメモリ２に読出しアドレス信
号を出力させるとともに、前記コントロール回路３から
ラインメモリ２に読出しコントロール信号を出力する。
これにより、前記アドレス信号に基づくアドレスの画像
データを読出してサーマルヘッドコントロール回路８に
送るものであり、そして、この画像データに基づいてす
、−マルヘッド７を駆動制御することにより、所望の画
像を印画するようになされている。
データを読出してサーマルヘッドコントロール回路８に
送るものであり、そして、この画像データに基づいてす
、−マルヘッド７を駆動制御することにより、所望の画
像を印画するようになされている。
したがって、本実施例においては、アクセス禁止信号発
生回路９によりリードアクセス禁止信号が出力された時
以外の期間をすべてラインメモリ２の読出し期間とし、
水平同期信号にかかわらず、サーマルへラド７への画像
データの転送状態に応じて読出しを行なうことができる
ようにしたので、画像データの読出しのロス時間がなく
、サーマルへラド７への画像データの転送時間を著しく
短縮することができ、その結果、印画速度を高めること
ができる。
生回路９によりリードアクセス禁止信号が出力された時
以外の期間をすべてラインメモリ２の読出し期間とし、
水平同期信号にかかわらず、サーマルへラド７への画像
データの転送状態に応じて読出しを行なうことができる
ようにしたので、画像データの読出しのロス時間がなく
、サーマルへラド７への画像データの転送時間を著しく
短縮することができ、その結果、印画速度を高めること
ができる。
なお、本発明は前記実施例に限定されるものではなく、
必要に応じて種々変更することができるものである。
必要に応じて種々変更することができるものである。
以上述べたように本発明に係るビデオプリンタは、アク
セス禁止信号発生回路からリードアクセス禁止信号が出
力された時以外の期間をすべてラインメモリの読出し期
間とし、水平同期信号にかかわらず、サーマルヘッドへ
の画像データの転送状態に応じて読出しを行なうことが
できるようにしたので、画像データの読出しのロス時間
がなく、サーマルヘッドへの画像データの転送時間を著
しく短縮することができ、その結果、印画速度を高める
ことができる等の効果を奏する。
セス禁止信号発生回路からリードアクセス禁止信号が出
力された時以外の期間をすべてラインメモリの読出し期
間とし、水平同期信号にかかわらず、サーマルヘッドへ
の画像データの転送状態に応じて読出しを行なうことが
できるようにしたので、画像データの読出しのロス時間
がなく、サーマルヘッドへの画像データの転送時間を著
しく短縮することができ、その結果、印画速度を高める
ことができる等の効果を奏する。
第１図は本発明に係るビデオプリンタの制御装置の実施
例を示すブロック図、第２図は第１図に示す制御回路に
よるラインメモリの書込み、読出し動作を示すタイミン
グチャート、第３図は従来のビデオプリンタの制御回路
を示すブロック図、第４図は第３図に示す制−回路によ
るラインメモリの書込み、読出し動作を示すタイミング
チャートである。 ２・・・ラインメモリ、３・・・コントロール回路、４
・・・ライトアドレスカウンタ、５・・・リードアドレ
スカウンタ、６・・・セレクタ、７・・・サーマルヘッ
ド、８・・・サーマルヘッドコントロール回路、９・・
・アクセス禁止信号発生回路。
例を示すブロック図、第２図は第１図に示す制御回路に
よるラインメモリの書込み、読出し動作を示すタイミン
グチャート、第３図は従来のビデオプリンタの制御回路
を示すブロック図、第４図は第３図に示す制−回路によ
るラインメモリの書込み、読出し動作を示すタイミング
チャートである。 ２・・・ラインメモリ、３・・・コントロール回路、４
・・・ライトアドレスカウンタ、５・・・リードアドレ
スカウンタ、６・・・セレクタ、７・・・サーマルヘッ
ド、８・・・サーマルヘッドコントロール回路、９・・
・アクセス禁止信号発生回路。
Claims (1)
- ビデオ信号の画像データを書込むラインメモリにこの画
像データの書込み、読出しのコントロール信号を出力す
るコントロール回路を接続するとともに、前記ラインメ
モリの前記画像データの書込みおよび読出しのアドレス
信号を出力するライトおよびリードアドレスカウンタを
セレクタを介して接続し、前記ラインメモリから転送さ
れる画像データに基づいてサーマルヘッドを駆動制御す
るサーマルヘッドコントロール回路を配設してなるビデ
オプリンタにおいて、前記コントロール回路からの水平
同期信号のサイクル毎に画像データの読出しを禁止する
リードアクセス禁止信号を前記セレクタおよびサーマル
ヘッドコントロール回路に出力するアクセス禁止信号発
生回路を配設し、前記サーマルヘッドコントロール回路
により、前記リードアクセス禁止信号出力時のみに前記
リードアドレスカウンタを停止させるとともに、前記セ
レクタを前記ライトアドレスカウンタ側に切換制御する
ようにしたことを特徴とするビデオプリンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2106812A JPH044688A (ja) | 1990-04-23 | 1990-04-23 | ビデオプリンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2106812A JPH044688A (ja) | 1990-04-23 | 1990-04-23 | ビデオプリンタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH044688A true JPH044688A (ja) | 1992-01-09 |
Family
ID=14443252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2106812A Pending JPH044688A (ja) | 1990-04-23 | 1990-04-23 | ビデオプリンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH044688A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5788356A (en) * | 1995-03-30 | 1998-08-04 | Enplas Corp. | Surface light source device of side light type |
-
1990
- 1990-04-23 JP JP2106812A patent/JPH044688A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5788356A (en) * | 1995-03-30 | 1998-08-04 | Enplas Corp. | Surface light source device of side light type |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838389A (en) | Apparatus and method for updating a CLUT during horizontal blanking | |
| US5543824A (en) | Apparatus for selecting frame buffers for display in a double buffered display system | |
| US4991120A (en) | Apparatus for interfacing video frame store with color display device | |
| JPH044688A (ja) | ビデオプリンタ | |
| AU3063792A (en) | Method and apparatus for updating a clut during horizontal blanking | |
| JP2907630B2 (ja) | フレームメモリ制御装置 | |
| JP2548018B2 (ja) | 倍速変換装置 | |
| JPS58137044A (ja) | Ｃｒｔとドツトプリンタの同時制御方法 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JP2773686B2 (ja) | プリンタ装置 | |
| JP3076630B2 (ja) | ビデオプリンタ | |
| JPH044425A (ja) | ビデオプリンタ | |
| JPS61213897A (ja) | 画像表示装置 | |
| JPH0887247A (ja) | 画像表示装置 | |
| JPH01161526A (ja) | フレームメモリ制御方法 | |
| JPH0431892A (ja) | ビデオ信号表示装置 | |
| JPS6330891A (ja) | Ｃｒｔコントロ−ラ | |
| JPH0437435B2 (ja) | ||
| JPH05308614A (ja) | 高精細度画像記録装置および高精細度画像再生装置 | |
| JPH04261589A (ja) | グラフィック表示装置 | |
| JPH066724A (ja) | 画像表示装置 | |
| JPH06350918A (ja) | 静止画処理方法 | |
| JPH04108266A (ja) | 印字装置 | |
| JPH02211521A (ja) | 表示制御装置 | |
| JPH01183968A (ja) | ビデオ・プリンタ |