JPH0447547B2 - - Google Patents

Info

Publication number
JPH0447547B2
JPH0447547B2 JP2477483A JP2477483A JPH0447547B2 JP H0447547 B2 JPH0447547 B2 JP H0447547B2 JP 2477483 A JP2477483 A JP 2477483A JP 2477483 A JP2477483 A JP 2477483A JP H0447547 B2 JPH0447547 B2 JP H0447547B2
Authority
JP
Japan
Prior art keywords
data
charging
battery
time
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2477483A
Other languages
Japanese (ja)
Other versions
JPS59153427A (en
Inventor
Akira Takahashi
Mamoru Sato
Kaname Oota
Yoshinori Masuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2477483A priority Critical patent/JPS59153427A/en
Publication of JPS59153427A publication Critical patent/JPS59153427A/en
Publication of JPH0447547B2 publication Critical patent/JPH0447547B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (利用分野) 本発明は繰り返し充電可能な電池の充電回路に
係り、特に過充電等充電時の事故を起こしにくい
装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Application) The present invention relates to a charging circuit for a battery that can be recharged repeatedly, and particularly to a device that is less likely to cause accidents during charging such as overcharging.

(従来技術) 従来の充電回路は被充電中の電池の充電末期に
おける発熱を利用し、電池に内蔵したサーモスタ
ツトが開成することを検出して充電を停止してい
た。しかしこの方法では周囲温度が低い時は過充
電となる欠点があり、また逆に周囲温度が高い場
合には最初からサーモスタツトが開成して充電で
きないか、できても不足充電になるという欠点が
あつた。
(Prior Art) Conventional charging circuits utilize the heat generated by the battery being charged at the end of charging, and stop charging upon detecting that a thermostat built into the battery is open. However, this method has the disadvantage of overcharging when the ambient temperature is low, and conversely, when the ambient temperature is high, the thermostat will open from the beginning and charging will not be possible, or even if it is possible, the charging will be insufficient. It was hot.

(目的) 本発明の目的は、前記のような従来技術の欠点
を除去し、周囲温度に左右されない好適な電池充
電回路を提供することにある。
(Objective) An object of the present invention is to eliminate the drawbacks of the prior art as described above and to provide a suitable battery charging circuit that is not affected by ambient temperature.

(概要) 本発明の特徴は、記憶部と演算部を有する演算
装置、該演算装置からの信号により予め定められ
た周期でかつその起点が予め定められた正の電圧
以上であり、その終点が電源電圧未満である鋸歯
状波を発生する手段、一方の入力端子に該鋸歯状
波発生手段が接続され、他方の入力端子に被充電
電池が接続される比較回路、および該他方の入力
端子に接続される定電流充電回路を具備し、前記
鋸歯状波の起点から前記比較回路の出力が反転す
るまでの時間のデータを計測して前記記憶部に貯
え、前回に記憶されたデータと今回計測されたデ
ータとを比較し、予め定められた時間より後に、
後者のデータが減少傾向又は一定になつた時に充
電を停止するようにした点にある。
(Summary) The present invention is characterized by an arithmetic device having a storage section and an arithmetic section, a period determined in advance by a signal from the arithmetic device, whose starting point is a predetermined positive voltage or higher, and whose end point is a predetermined positive voltage or more. means for generating a sawtooth wave that is less than a power supply voltage; a comparator circuit having one input terminal connected to the sawtooth wave generating means and the other input terminal connected to a battery to be charged; A constant current charging circuit is connected, and the data of the time from the starting point of the sawtooth wave until the output of the comparison circuit is reversed is stored in the storage section, and the data stored in the previous time and the current measurement are stored. After a predetermined time,
The point is that charging is stopped when the latter data shows a decreasing trend or becomes constant.

(実施例) 第1図に本発明の原理を示すブロツク図を、第
2図にその主要部の信号のタイミングチヤートを
示す。
(Embodiment) FIG. 1 is a block diagram showing the principle of the present invention, and FIG. 2 is a timing chart of the main signals.

第1図において、1は演算装置、2はRAM、
3はCPU、4,6は入力部、5,7は出力回路、
8〜11は端子、12は充電開始スイツチ、13
は定電流充電回路、14は比較器、15はダイオ
ード、16は電池、17はコンデンサ、18はト
ランジスタ、19は抵抗を示す。
In FIG. 1, 1 is an arithmetic unit, 2 is a RAM,
3 is the CPU, 4 and 6 are the input section, 5 and 7 are the output circuits,
8 to 11 are terminals, 12 is a charging start switch, 13
14 is a constant current charging circuit, 14 is a comparator, 15 is a diode, 16 is a battery, 17 is a capacitor, 18 is a transistor, and 19 is a resistor.

また、第2図のA〜Fは第1図のA〜F点と対
応する信号を示す。
Further, A to F in FIG. 2 indicate signals corresponding to points A to F in FIG. 1.

次に、本発明の原理動作について説明する。 Next, the principle operation of the present invention will be explained.

時刻t1に充電開始スイツチ12が押されると入
力部4を経てCPU3が作動し、出力回路5の出
力端子9のB点の信号はハイレベルになる。B点
の信号がハイになると、定電流充電回路13はオ
ンになる。これと同時に出力回路7を介して端子
11から第2図Cの様な発振波形を有する信号が
出力される。
When the charging start switch 12 is pressed at time t1 , the CPU 3 is activated via the input section 4, and the signal at point B of the output terminal 9 of the output circuit 5 becomes high level. When the signal at point B becomes high, the constant current charging circuit 13 is turned on. At the same time, a signal having an oscillation waveform as shown in FIG. 2C is output from the terminal 11 via the output circuit 7.

この出力はトランジスタ18のベースに加えら
れる。該トランジスタ18のコレクタは電源VCC
とGND間に直列接続された抵抗19、コンデン
サ17の中点に接続されているので、トランジス
タ18がオンの時にはコンデンサ17は放電し、
オフの時には充電される。このため、E点の信号
は第2図Eの様な鋸歯状波になる。この鋸歯状波
の信号が比較器14の正入力端子に印加される。
This output is applied to the base of transistor 18. The collector of the transistor 18 is connected to the power supply V CC
Since the capacitor 17 is connected to the midpoint of the resistor 19 and the capacitor 17, which are connected in series between the transistor 18 and GND, the capacitor 17 is discharged when the transistor 18 is on
It is charged when it is off. Therefore, the signal at point E becomes a sawtooth wave as shown in FIG. 2E. This sawtooth wave signal is applied to the positive input terminal of comparator 14.

一方、比較器14の負入力端子にダイオード1
5を介して電池16が接続されており、この電池
16は定電流充電回路13によつて充電される。
比較器14は、E点の信号とF点の信号を比較
し、その出力端子10、入力部6を介して、
CPU3に送る。
On the other hand, diode 1 is connected to the negative input terminal of comparator 14.
A battery 16 is connected via 5, and this battery 16 is charged by a constant current charging circuit 13.
The comparator 14 compares the signal at point E and the signal at point F, and via its output terminal 10 and input section 6,
Send to CPU3.

時刻t1から時間が経過すると、電池端子電圧の
変化に伴つて比較器出力は第2図Dの様に変化す
る。つまり、第2図Eに示されている鋸歯状波の
起点からD点の信号が反転するまでの時間τが
徐々に増加する。この時間τは電池16の端子電
圧のピーク点(時刻t2)で極大となり、それ以降
は減少する。したがつて、記憶部にτの値を記憶
させ、次の値と比較した時減少していれば充電完
了と見てB点の信号レベルを下げ、同時にC点の
発振も停止して充電モードから脱出する。
As time passes from time t1 , the comparator output changes as shown in FIG. 2D as the battery terminal voltage changes. In other words, the time τ from the origin of the sawtooth wave shown in FIG. 2E until the signal at point D is inverted gradually increases. This time τ reaches a maximum at the peak point of the terminal voltage of the battery 16 (time t 2 ), and decreases thereafter. Therefore, the value of τ is stored in the memory, and if it decreases when compared with the next value, it is considered that charging is complete, and the signal level at point B is lowered.At the same time, the oscillation at point C is stopped, and the charging mode is started. escape from

なお、電池16の端子電圧が第2図Fのような
ピーク点を過ぎると減少する電圧変化を示すの
は、ニツカド電池のような電池は充電開始以降充
電完了まではその端子電圧が単調に上昇していく
が、充電末期になると電池の内部温度が上昇し、
これにより等化内部抵抗が減少するためである。
Note that the reason why the terminal voltage of the battery 16 shows a voltage change that decreases after passing the peak point as shown in Figure 2 F is because the terminal voltage of a battery such as a Nikkad battery increases monotonically from the start of charging until the completion of charging. However, towards the end of charging, the internal temperature of the battery rises,
This is because the equalization internal resistance decreases.

また、上記の実施例では、CPU3からの指令
によつて、出力回路7から出力される矩形波の発
振周波数は14Hzになされている。
Further, in the above embodiment, the oscillation frequency of the rectangular wave output from the output circuit 7 is set to 14 Hz according to a command from the CPU 3.

次に、本発明の原理の一具体例を第3図を用い
て説明する。この具体例では、取り込んだ8個の
データτを平均して、前の8個のデータτの平均
値と比較し、後者の平均値が前者のそれより小さ
くなつた時、充電完了としている。また、データ
τの取り込みは16秒、32秒、64秒および128秒の
4段階の切り換えが可能にされている。ここで
は、データτの取り込みは16秒間隔でなされるよ
うになつているものとする。
Next, a specific example of the principle of the present invention will be explained using FIG. 3. In this specific example, the eight captured data τ are averaged and compared with the average value of the previous eight data τ, and when the latter average value becomes smaller than the former, charging is completed. Furthermore, the data τ can be captured in four stages: 16 seconds, 32 seconds, 64 seconds, and 128 seconds. Here, it is assumed that data τ is taken in at intervals of 16 seconds.

ステツプS1……データτのサンプリングの時
間間隔を決めるインターバルタイマが終了した
か否かの判断がなされる。ノーであれば、ステ
ツプS2へ進み、イエスであればステツプS3へ
進む。
Step S1...A determination is made as to whether or not the interval timer that determines the sampling time interval of the data τ has expired. If no, proceed to step S2; if yes, proceed to step S3.

ステツプS2……タイマが加算される。 Step S2...The timer is added.

したがつて、ステツプS1がイエスになつた
時は、データτのサンプリング時間が来た時で
ある。例えば、本具体例ではスタートから16秒
が経過したことになる。
Therefore, when step S1 becomes YES, it is the time for sampling the data τ. For example, in this specific example, 16 seconds have passed since the start.

ステツプS3……充電データτが取り込まれる。 Step S3...Charging data τ is taken in.

ステツプS3……充電データが加算される。 Step S3...Charging data is added.

ステツプS5……充電データの加算回数が8回
目かどうかの判断がなされる。ノーであれば、
ステツプS6に進み、イエスであればステツプ
S7へ進む。
Step S5...It is determined whether the number of additions of charging data is the eighth time. If no,
Proceed to step S6, if yes, proceed to step S6.
Proceed to S7.

ステツプS6……充電データの加算回数が8回
目でないときには、インターバルタイマがスタ
ートし、再度ステツプS1,S2の処理がなされ
る。
Step S6...If the number of additions of the charging data is not the eighth time, the interval timer is started and the processes of steps S1 and S2 are performed again.

このようにして、ステツプS5がイエスになる
まで、すなわち、16秒間隔のデータが8個加算さ
れるまでの処理が行なわれる。8個のデータが加
算されると、次のステツプS7へ進む。
In this way, processing is performed until step S5 becomes YES, that is, until eight pieces of data at 16 second intervals are added. Once the 8 pieces of data have been added, the process advances to the next step S7.

ステツプS7……前回の8個のデータの和と、
今回の8個のデータの和との大小が比較され、
後者が前者と等しいかあるいは大きければステ
ツプS8へ進む。逆に、後者が前者より小さけ
れば、充電は終了する。
Step S7...The sum of the previous eight data,
The size is compared with the sum of the eight pieces of data this time,
If the latter is equal to or larger than the former, proceed to step S8. Conversely, if the latter is smaller than the former, charging ends.

ステツプS8……前回の8個のデータの和を捨
てて、今回の8個のデータの和を記憶する。そ
して、次の8個のデータの和との比較に使用す
る。
Step S8...Discard the previous sum of eight data and store the current sum of eight data. Then, it is used for comparison with the sum of the next eight pieces of data.

次に、本発明原理の第2具体例を第4図で説明
する。上記の第1具体例では、適当な時間々隔で
充電データをサンプリングするものであつた。
Next, a second specific example of the principle of the present invention will be explained with reference to FIG. In the first specific example described above, charging data was sampled at appropriate time intervals.

しかし、電源異常例えば落雷サージ及び誘導負
荷の起動等により、第1図のF点の電圧VFに、
第4図aのVFカーブに示す様なa,bの正負パ
ルスがのり、それぞれのa,bの正負のパルスが
たまたまデータ取り込みタイミングと合致した場
合には、記憶部2のメモリエリア内には夫々異常
なデータが入力されてしまう。
However, due to a power supply abnormality, such as a lightning surge or the activation of an inductive load, the voltage at point F in FIG.
If the positive and negative pulses of a and b as shown in the V F curve in Figure 4a are applied, and the positive and negative pulses of a and b happen to coincide with the data acquisition timing, the data will be stored in the memory area of the storage unit 2. In each case, abnormal data is input.

このため、N−1回目の8個のデータの和がN
回目の8個のデータの和より大きくなり、N−1
回目からN回目のデータが入つた時充電が停止し
てしまうことになる。また仮にaの異常がなくと
もN回目からN+1回目のデータが入つた時も、
N回目のデータがN+1回目のデータより大きく
なるので、充電が停止してしまうことになる。
Therefore, the sum of the 8 pieces of data for the N-1st time is N
It is larger than the sum of the 8 pieces of data, N-1
Charging will stop when the Nth data is received. Also, even if there is no abnormality in a, when the Nth to N+1st data is received,
Since the Nth data is larger than the N+1st data, charging will be stopped.

この対策として8個のデータのうち最大値と最小
値の2個を捨て、残り6個のデータの和を比較す
ることにすれば、第4図bに示されている様に単
調増加になつて充電は継続される。なお、この方
法は電源異常に限らず他の原因による異常時にも
効果があることは勿論である。
As a countermeasure for this, if we discard the two maximum and minimum values out of the eight data and compare the sum of the remaining six data, we will get a monotonous increase as shown in Figure 4b. Charging continues. It goes without saying that this method is effective not only in case of power supply abnormality but also in case of abnormality due to other causes.

このような8個のデータのうちの最大値と最小
値の2個を捨て、残り6個のデータの和を比較す
る方法について、第5図で説明する。第5図は第
3図のステツプS4に代わるステツプを示す。こ
のステツプ以外の処理は第3図のものと同じであ
るので、説明は省略し、第5図のステツプの説明
のみを行なうに止める。
A method of discarding two of these eight data, the maximum value and the minimum value, and comparing the sum of the remaining six data will be explained with reference to FIG. FIG. 5 shows a step that replaces step S4 in FIG. Since the processing other than this step is the same as that in FIG. 3, the explanation will be omitted and only the step in FIG. 5 will be explained.

ステツプS41……充電入力データが1回目のも
のであるか否かの判断がなされる。イエスであ
れば、次のステツプS42に進み、ノーであれ
ば、ステツプS43に進む。
Step S41...It is determined whether the charging input data is the first one. If YES, proceed to the next step S42; if NO, proceed to step S43.

ステツプS42……1回目の入力データが最小デ
ータとして記憶される。
Step S42...The first input data is stored as the minimum data.

ステツプS43……ステツプS41でノーの時は、
ステツプS43に入り、ここで入力データが2回
目のものであるか否かの判断がなされる。イエ
スであれば、ステツプS44へ進み、ノーであれ
ば、ステツプS47へ進む。
Step S43...If step S41 is NO,
Step S43 is entered, where it is determined whether the input data is the second one. If yes, proceed to step S44; if no, proceed to step S47.

ステツプS44……2回目の入力データが、ステ
ツプS42で記憶された最小データと比べられ
る。そして、該最小データが該2回目の入力デ
ータより小さければステツプS45へ進み、逆に
大きければ、ステツプS46へ進む。
Step S44...The second input data is compared with the minimum data stored in step S42. If the minimum data is smaller than the second input data, the process proceeds to step S45, and if it is larger, the process proceeds to step S46.

ステツプS45……該2回目の入力データが最大
データとして記憶される。
Step S45...The second input data is stored as the maximum data.

ステツプS46……ステツプS42で記憶された最
小データを最大データとして記憶する。
Step S46...The minimum data stored in step S42 is stored as the maximum data.

ステツプS46の次に再度ステツプS42の処理が
行なわれる。そして、前記2回目の入力データが
最小データとして記憶される。
After step S46, the process of step S42 is performed again. Then, the second input data is stored as the minimum data.

以上のステツプにより、第1回目の入力データ
と第2回目の入力データとの大小が比較され、前
者の方が後者より小さければ、最小データとして
第1回目のデータが記憶され、最大データとして
第2回目のデータが記憶される。逆に、前者の方
が後者より大きければ、最小データとして第2回
目のデータが記憶され、最大データとして第1回
目のデータが記憶されることになる。
Through the above steps, the first input data and the second input data are compared in size, and if the former is smaller than the latter, the first data is stored as the minimum data, and the second input data is stored as the maximum data. The second data is stored. Conversely, if the former is larger than the latter, the second data will be stored as the minimum data, and the first data will be stored as the maximum data.

ステツプS47……第3回目の入力データが、前
記最大データより大きいか否かの判断がなされ
る。イエスであれば、ステツプS48へ進み、ノ
ーであれば、ステツプS50へ進む。
Step S47...It is determined whether the third input data is larger than the maximum data. If yes, proceed to step S48; if no, proceed to step S50.

ステツプS48……前の最大データを消して、該
第3回目の入力データを最大データとして記憶
する。
Step S48...The previous maximum data is deleted and the third input data is stored as the maximum data.

ステツプS49……ステツプS48で消去される前
回の最大データを加算する。
Step S49...The previous maximum data erased in step S48 is added.

ステツプS50……入力データが前記最小データ
より小さいか否かの判断がなされる。イエスで
あれば、ステツプS51へ進み、ノーであればス
テツプS49へ進む。
Step S50...It is determined whether the input data is smaller than the minimum data. If yes, proceed to step S51; if no, proceed to step S49.

ステツプS51……前の最小データを消して、今
回の入力データを最小データとして記憶する。
Step S51...Delete the previous minimum data and store the current input data as the minimum data.

ステツプS49……ステツプS50でノーであれば、
今回の入力データは既に登録されている最小デ
ータと最大データの間に存在するデータである
ので、これを加算する。また、ステツプS51の
後にこのステツプS49が来る時は、ステツプ
S51で消去される前回の最小データを加算す
る。
Step S49...If no at step S50,
The input data this time is data that exists between the minimum data and maximum data that have already been registered, so this is added. Also, when this step S49 comes after step S51, the step
The previous minimum data erased in S51 is added.

以上の手順により、8個のデータのうちの最大
値と最小値の2個が捨てられ、残り6個のデータ
が加算される。そして、第5図には図示されてい
ない第3図と同じ手順により、前の6個のデータ
の和が次の6個のデータの和より大きくなつた時
電池の充電は終了したものとして、電池の充電作
業は停止させられる。
According to the above procedure, two of the eight data, the maximum value and the minimum value, are discarded, and the remaining six data are added. Then, according to the same procedure as in FIG. 3, which is not shown in FIG. 5, when the sum of the previous six pieces of data becomes greater than the sum of the next six pieces of data, charging of the battery is assumed to have ended. Battery charging operations are stopped.

次に、本発明の第一実施例を第6図および第7
図で説明する。この実施例は、前記1図で説明し
た本発明の原理に比べて、実質的にはトランジス
タ18のエミツタにツエナダイオード24を接続
した点で相違する。なお、抵抗20と21はトラ
ンジスタ18のベースにバイアス電圧を与えるた
めの抵抗であり、また、ダイオード25はツエナ
ダイオード24の温度補償用である。また、2
2,23は抵抗を示し、その他の符号は第1図と
同じ物を示す。第6図の図示されていない所は、
第1図と同一である。
Next, the first embodiment of the present invention is shown in FIGS. 6 and 7.
This will be explained with a diagram. This embodiment differs from the principle of the present invention explained in FIG. 1 above in that a Zener diode 24 is substantially connected to the emitter of the transistor 18. Note that the resistors 20 and 21 are resistors for applying a bias voltage to the base of the transistor 18, and the diode 25 is for temperature compensation of the Zener diode 24. Also, 2
2 and 23 indicate resistors, and the other symbols indicate the same elements as in FIG. The parts not shown in Figure 6 are
Same as FIG. 1.

この実施例は、電池によつては内部で短絡又は
断線している物があるが、このような時に充電を
速やかに停止することができるようにしたもので
ある。第6図に示されているように、トランジス
タ18のエミツタにツエナダイオード24を接続
すると、コンデンサ17の一方の端子のE点に発
生する鋸歯状波は、第7図の右端に示すように、
0ボルトからVLボルト(ただし、VLはツエナダ
イオード24のツエナ電圧)まで上げることがで
きる。
In this embodiment, some batteries have internal short circuits or disconnections, and charging can be quickly stopped in such a case. As shown in FIG. 6, when the Zener diode 24 is connected to the emitter of the transistor 18, the sawtooth wave generated at point E of one terminal of the capacitor 17 is as shown on the right end of FIG.
The voltage can be raised from 0 volts to V L volts (where V L is the Zener voltage of the Zener diode 24).

したがつて、短絡電池では端子電圧がVL以下
であるため、鋸歯状波機関中に比較器出力が反転
することがない。本実施例ではこの様な場合に充
電を停止する様に演算部が構成されている。
Therefore, in a short-circuited battery, the terminal voltage is less than V L so that the comparator output does not reverse during the sawtooth engine. In this embodiment, the calculation section is configured to stop charging in such a case.

また、鋸歯状波の終点を電源電圧VCCより低い
VHの点に定めておけば、断線電池又は電池未挿
入で充電開始スイツチ12を押した場合は、F点
の電圧はVCCに等しくなりやはり鋸歯状波機関中
に比較器14の出力が反転することがない。本実
施例では、この様な場合にも充電を停止する様に
演算部が構成されている。
Also, set the end point of the sawtooth wave to be lower than the supply voltage V CC
If the point V H is set, if the charging start switch 12 is pressed with a disconnected battery or no battery inserted, the voltage at point F will be equal to V CC and the output of the comparator 14 will also be generated during the sawtooth wave engine. There is no reversal. In this embodiment, the calculation section is configured to stop charging even in such a case.

しかしながら、完全放電電池を充電する場合は
充電開始後成る一定機関、端子電圧がVLに達し
ない事がある。本実施例では、この一定機関tS
間、比較器出力が反転しなくても、充電を継続す
る様に演算部が構成されている。
However, when charging a fully discharged battery, the terminal voltage may not reach V L after the start of charging. In this embodiment, the arithmetic unit is configured to continue charging during this constant engine tS even if the comparator output is not inverted.

また、過放電電池を充電した場合は、第7図の
VB(電池の充電電圧)カーブの様に充電開始後或
機関は端子電圧が減少する場合がある。したがつ
て、本実施例では、この機関に、前回のデータが
次の回のデータよりも大きくなつても、充電を継
続するように、演算装置1が構成されている。な
お、上記の機関はオフセツト機関t0と呼ばれ、t0
は例えば、2分、4分、8分および16分の選択が
可能になされている。
In addition, when charging an over-discharged battery, the
As shown in the V B (battery charging voltage) curve, the terminal voltage of some engines may decrease after charging starts. Therefore, in this embodiment, the arithmetic device 1 is configured in this engine so as to continue charging even if the previous data becomes larger than the next data. The above engine is called an offset engine t 0 , and t 0
For example, 2 minutes, 4 minutes, 8 minutes and 16 minutes can be selected.

次に、この実施例の一具体例を第8図で説明す
る。
Next, a specific example of this embodiment will be explained with reference to FIG.

ステツプS51……演算装置内の充電用領域をク
リアする。
Step S51... Clear the charging area in the arithmetic unit.

ステツプS52……入力禁止タイマをスタートさ
せる。
Step S52...Starts the input prohibition timer.

ステツプS53……該入力禁止タイマが終了した
か否かの判断がなされる。ノーであれば、ステ
ツプS54へ進み、イエスであれば、ステツプ
S55へ進む。
Step S53...It is determined whether the input prohibition timer has expired. If no, proceed to step S54; if yes, proceed to step S54.
Proceed to S55.

ステツプS54……タイマを加算する。 Step S54...Add the timer.

ステツプS52〜S54により、前記一定期間tSの処
理が行なわれ、完全放電電池の充電が正常に行な
われる。
Through steps S52 to S54, the process for the predetermined period tS is performed, and the fully discharged battery is normally charged.

ステツプS55……入力禁止タイマが終了する
と、第1回目のデータが入力される。
Step S55...When the input prohibition timer ends, the first data is input.

ステツプS56……上記のデータが内部で短絡し
た電池のデータか否かの判断がなされる。これ
は、鋸歯状波期間中に、比較器14の出力が反
転しないこと、および該出力がハイレベルであ
ることによつて検知される。
Step S56...It is determined whether the above data is data of an internally short-circuited battery. This is detected by the fact that the output of comparator 14 does not invert and is at a high level during the sawtooth period.

ステツプS57……上記のデータが断線電池又は
電池未挿入のデータか否かの判断がなされる。
これは、鋸歯状波期間中に、比較器14の出力
が反転しないこと、および該出力がロウレベル
であることによつて検知される。
Step S57...It is determined whether the above data is data of a disconnected battery or a battery not inserted.
This is detected by the fact that the output of comparator 14 does not invert and is at a low level during the sawtooth period.

ステツプS58……エラーカウンタに1が加算さ
れる。
Step S58...1 is added to the error counter.

ステツプS59……エラーカウントが7に等しく
なつたか否かの判断がなされる。そして、7に
等しい場合は、短絡電池又は断線電池とみなし
て充電を終了する。なおここではエラーカウン
トを7とし、短絡データ又は断線データが続け
て7回取り込まれた時、短絡又は断線電池と判
断したが、この回数は7に限定されないことは
明らかである。
Step S59...It is determined whether the error count has become equal to 7 or not. If the value is equal to 7, it is assumed that the battery is short-circuited or disconnected, and charging is terminated. Note that here, the error count is set to 7, and when short circuit data or disconnection data is captured seven times in a row, it is determined that a short circuit or disconnection battery has occurred, but it is clear that this number is not limited to seven.

ステツプS60……短絡データおよび断線データ
でない時は、上記エラーカウンタのカウント値
はクリアされる。
Step S60...If the data is not short circuit data or disconnection data, the count value of the error counter is cleared.

ステツプS61……タイマがタイムエンド又はタ
イムアプしているか否かの判断がなされる。最
初はタイマがスタート状態にないので、タイム
エンド又はタイムアプしており、ステツプS61
からステツプS62へ進む。
Step S61...It is determined whether the timer has reached the end of its time or is up. Initially, the timer is not in the start state, so the time is at the end or the time is up, and step S61
Then proceed to step S62.

ステツプS62……ステツプS55で取り込んだ充
電データが1回目か否かを判断し、1回目なら
ばステツプS63へ進む。また、2回目以上な
ら、ステツプS65へ進む。
Step S62... It is determined whether the charging data acquired in step S55 is the first time, and if it is the first time, the process advances to step S63. If it is the second time or more, proceed to step S65.

ステツプS63……オフセツトタイマをスタート
させる。
Step S63...Start the offset timer.

ステツプS64……オフセツトタイマが加算され
る。
Step S64...The offset timer is added.

ステツプS61で該オフセツトタイマがタイムエ
ンド又はタイムアプするまで、ステツプS55〜61
およびステツプS64のループが繰り返される。オ
フセツトタイマがエンドになると、ステツプS62
へ進み、今度は充電データ入力は2回目以上であ
るので、ステツプS65へ進む。
Steps S55 to S61 are performed until the offset timer reaches the end of time or times out in step S61.
And the loop of step S64 is repeated. When the offset timer reaches the end, step S62
Since this is the second or more charging data input, the process advances to step S65.

ステツプS65……充電データの処理が行なわれ
る。このステツプにおいては第3図の破線Aで
囲まれたステツプと同じデータ処理が行なわれ
る。
Step S65... Charging data is processed. In this step, the same data processing as in the step surrounded by the broken line A in FIG. 3 is performed.

ステツプS66……インターバルタイマがスター
トさせられる。このステツプは、第3図のステ
ツプS6と同じである。
Step S66...The interval timer is started. This step is the same as step S6 in FIG.

なお、第8図における破線Bで囲まれたステツ
プでは、完全放電電池に対して充電開始後一定期
間tSの間、比較器14の出力が反転しなくても充
電を継続させるための、該一定期間tSの処理がな
される。
In addition, in the step surrounded by the broken line B in FIG. 8, the charging is continued for a certain period t S after the start of charging for a fully discharged battery even if the output of the comparator 14 is not reversed. Processing tS is performed for a certain period of time.

また、第8図における破線Cで囲まれたステツ
プでは、過放電電池のための前記オフセツト期間
t0の処理がなされている。
In addition, in the step surrounded by a broken line C in FIG. 8, the offset period for an over-discharged battery is
t 0 processing is being performed.

次に、第6図における回路にダイオード25が
入れられている理由について説明する。
Next, the reason why the diode 25 is included in the circuit shown in FIG. 6 will be explained.

比較器14の正入力側の端子の電圧温度特性は
主にツエナーダイオード24に依存しており−
ΔVZである。一方、比較器14の負入力側は、電
池16を定電圧源と見た場合、ダイオード25が
接続されていないと放電防止用ダイオード15の
温度特性による変化分を抵抗分圧した値−ΔVD1
{R22/(R22+R23)}となる。この値は抵抗分圧
されているので、正入力側よりも小さな値とな
る。したがつて、ダイオード25を接続し、−
ΔVD2を追加して比較器14の負入力側の温度特
性を調整した。つまり、ダイオード25は温度補
償用に接続されている。
The voltage-temperature characteristics of the positive input side terminal of the comparator 14 mainly depend on the Zener diode 24.
ΔV Z. On the other hand, when the battery 16 is viewed as a constant voltage source, the negative input side of the comparator 14 is a value obtained by dividing the change in voltage due to the temperature characteristics of the discharge prevention diode 15 by resistance -ΔV D1 when the diode 25 is not connected.
{R 22 /(R 22 + R 23 )}. Since this value is divided by resistance, it is a smaller value than that on the positive input side. Therefore, connect the diode 25 and -
The temperature characteristics of the negative input side of the comparator 14 were adjusted by adding ΔV D2 . In other words, the diode 25 is connected for temperature compensation.

(効果) 本発明によれば、次のような種々の効果があ
る。
(Effects) According to the present invention, there are various effects as follows.

(1) 周囲温度の低い時の過充電、高い時の充電不
可あるいは充電不足という従来技術の欠点を解
消することができる。
(1) It is possible to eliminate the drawbacks of the conventional technology such as overcharging when the ambient temperature is low and charging not being possible or insufficient when the ambient temperature is high.

(2) 従来技術では、満充電の電池を充電すると温
度上昇するまでに時間がかかるため過充電とな
るが、本発明では比較的早く充電を停止でき過
充電の程度を小さくすることができる。
(2) In the conventional technology, when a fully charged battery is charged, it takes time for the temperature to rise, resulting in overcharging, but with the present invention, charging can be stopped relatively quickly and the degree of overcharging can be reduced.

(3) 電池にサーモスタツトを付ける必要がないの
で、サーモスタツトを削減できる。このため、
電池の重量低減、コストダウンが図れ、さらに
サイズを小さくすることができる。
(3) Since there is no need to attach a thermostat to the battery, the number of thermostats can be reduced. For this reason,
The weight and cost of the battery can be reduced, and the size of the battery can also be reduced.

(4) 瞬時の電源異常があつても、正常に電池を充
電することができる。
(4) Even if there is a momentary power failure, the battery can be charged normally.

(5) 完全放電々池あるいは過放電々池に対しても
充電することができる。
(5) It is possible to charge a fully discharged battery or a partially discharged battery.

(6) 内部での短絡又は断線している電池を早期に
発見して、充電を停止することができる。
(6) Batteries with internal short circuits or disconnections can be detected early and charging can be stopped.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理を示すブロツク図、第2
図は第1図の主要部の信号のタイムチヤート、第
3図は本発明の原理の一具体例における演算部の
機能を示すフローチヤート、第4図は電源異常が
あつた時、この電源異常をデータとして取り込ま
ないようにすることの説明図、第5図は第4図の
ような場合に対処した演算部の機能を示すフロー
チヤート、第6図は本発明の第一実施例の回路
図、第7図は第6図の動作の説明図、第8図は前
記第2実施例における演算部の機能を示すフロー
チヤートである。 1……演算装置、2……RAM、3……CPU、
4,6……入力部、5,7……出力回路、13…
…定電流充電回路、14……比較器、16……電
池、24……ツエナダイオード。
Figure 1 is a block diagram showing the principle of the present invention, Figure 2 is a block diagram showing the principle of the present invention.
The figure is a time chart of the main parts of the signals in Figure 1, Figure 3 is a flowchart showing the function of the arithmetic unit in a specific example of the principle of the present invention, and Figure 4 is a time chart of the signals of the main parts in Figure 1. FIG. 5 is a flowchart showing the functions of the arithmetic unit that deals with the case shown in FIG. 4. FIG. 6 is a circuit diagram of the first embodiment of the present invention. , FIG. 7 is an explanatory diagram of the operation of FIG. 6, and FIG. 8 is a flowchart showing the functions of the arithmetic unit in the second embodiment. 1...Arithmetic unit, 2...RAM, 3...CPU,
4, 6... Input section, 5, 7... Output circuit, 13...
...Constant current charging circuit, 14...Comparator, 16...Battery, 24...Zena diode.

Claims (1)

【特許請求の範囲】 1 記憶部と演算部を有する演算装置、該演算装
置からの信号により予め定められた周期でかつそ
の起点が予め定められた正の電圧以上であり、そ
の終点が電源電圧未満である鋸歯状波を発生する
手段、一方の入力端子に該鋸歯状波発生手段が接
続され、他方の入力端子に被充電電池が接続され
る比較回路、および該他方の入力端子に接続され
る定電流充電回路を具備し、前記鋸歯状波の起点
から前記比較回路の出力が反転するまでの時間の
データを計測して前記記憶部に貯え、前回の記憶
されたデータと今回計測されたデータとを比較
し、予め定められた時間より後に、後者のデータ
が減少傾向又は一定になつた時に充電を停止する
ようにしたことを特徴とする電池充電回路。 2 前期比較回路の出力が予め定められた時間経
過しても反転しないときには、充電を停止するよ
うにしたことを特徴とする前記特許請求の範囲第
1項記載の電池充電回路。 3 充電開始後、予め定められた時間内に、前回
に記憶されてデータが今回計測されたデータより
大きくなつても充電を継続するようにしたことを
特徴とする前記特許請求の範囲第1項記載の電池
充電回路。
[Claims] 1. An arithmetic device having a storage section and an arithmetic section, a cycle determined in advance by a signal from the arithmetic device, whose starting point is a predetermined positive voltage or higher, and whose end point is a power supply voltage. a comparator circuit having one input terminal connected to the sawtooth wave generating means and the other input terminal connected to a battery to be charged; The device is equipped with a constant current charging circuit that measures the data of the time from the starting point of the sawtooth wave until the output of the comparison circuit is reversed, stores it in the storage unit, and compares the previously stored data with the currently measured data. A battery charging circuit characterized in that the battery charging circuit is configured to compare data and stop charging when the latter data shows a decreasing trend or becomes constant after a predetermined time. 2. The battery charging circuit according to claim 1, wherein charging is stopped when the output of the comparison circuit does not reverse after a predetermined period of time has elapsed. 3. Charging is continued even if the previously stored data becomes larger than the currently measured data within a predetermined time after charging is started. Battery charging circuit as described.
JP2477483A 1983-02-18 1983-02-18 Battery charging circuit Granted JPS59153427A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2477483A JPS59153427A (en) 1983-02-18 1983-02-18 Battery charging circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2477483A JPS59153427A (en) 1983-02-18 1983-02-18 Battery charging circuit

Publications (2)

Publication Number Publication Date
JPS59153427A JPS59153427A (en) 1984-09-01
JPH0447547B2 true JPH0447547B2 (en) 1992-08-04

Family

ID=12147514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2477483A Granted JPS59153427A (en) 1983-02-18 1983-02-18 Battery charging circuit

Country Status (1)

Country Link
JP (1) JPS59153427A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2566033Y2 (en) * 1991-07-19 1998-03-25 株式会社アドバンス Charging device for small batteries

Also Published As

Publication number Publication date
JPS59153427A (en) 1984-09-01

Similar Documents

Publication Publication Date Title
US4503378A (en) Charging system for nickel-zinc batteries
US5180961A (en) Battery charging apparatus
JP3048755B2 (en) Rechargeable battery charger
JPH0363302B2 (en)
US4333054A (en) Apparatus for use in testing an internal combustion engine ignition system
JP2511633B2 (en) Charging circuit
US5440220A (en) Battery discharge control circuit
US5790039A (en) Method for detecting the presence of a spark in an electronic ignition system used with an internal combustion engine
JPH049021B2 (en)
US4983904A (en) Battery charger for vehicle-mounted equipment using engine operation as start timing determination
JPH0447547B2 (en)
US4499415A (en) Battery rapid charging circuit
US5225762A (en) Battery management system
JP3220797B2 (en) Rechargeable battery charging method
US3970872A (en) Circuit for generating a trigger blanking voltage for use in analysis of the ignition voltage waveform of an internal combustion engine
JPS59204729A (en) Method and device for converting measuring value of temperature
JP3220803B2 (en) Rechargeable battery charging method
EP0439116B1 (en) Charge device capable of lengthening a lifetime of a storage cell
US4893085A (en) Ignition monitoring circuit for an ignition system of an internal combustion engine including an erroneous pulse eliminating circuit means
JP3145734B2 (en) Charge control circuit
JP2621115B2 (en) Charger control circuit
JPH0353849B2 (en)
JPS6149508B2 (en)
JPS6013252Y2 (en) charging device
JP2577656B2 (en) Rechargeable battery charging method