JPH0447890A - ピーク検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、例えばテレビジョン信号に多重されたデジ
タルデータを再生するために、このデジタルデータのピ
ークの位相を検出するピーク検出回路に関する。

（従来の技術） 近年、大画面デイスプレィの普及に伴い、画質の改善が
望まれるようになってきた。

この要望に答えるために、平成元年状から第１世代ＨＤ
　Ｔ　Ｖ　（Ｅｘｔｅｎｄｅｄ　Ｄｅｒｌｎｉｔｉｏｎ
　ＴＶ）による放送が開始された。

また、最近では、より一層の画質の向上を実現するため
に、第２世代ＨＤＴＶの研究・開発が行われている。

第２世代ＨＤＴＶの候補の１つとして画面のアスペクト
比を拡大するワイドアスペクトテレビジョン（以下、ワ
イドアスペクトＴＶと記す）が考えられている。このワ
イドアスペクトＴＶは、現行テレビジョン受像機と両立
性を保ちながらアスペクト比を５＝３あるいは１６：９
に拡大するものである。

ワイドアスペクト化の方法としては、レターボックス方
式とサイドパネル方式がある。

ここで、レターボックス方式とは、現行のテレビジョン
受像機でワイドアスペクト信号を再生する場合、現行受
像機の画面の上下をマズクし、現行受像機でもワイドな
画面を再生可能とする方式これに対し、サイドパネル方
式とは、ワイドアスペクト画面のサイド部分の信号を分
割多重し、現行受像機では、センタ部分のみを再生し、
ワイドアスペクト方式のテレビジョン受像機では、セン
タ部分の信号と分割されたサイド部分の信号をつなぎ合
わせてワイドな画面を再生する方式である。

後者のサイドパネル方式の場合、ワイドアスペクト受像
機で画面を再生するには、センタ部分とサイド部分の正
確な位置情報が必要となる。このため、この方式では、
付加信号の分割点の位相情報を放送局から送る必要があ
る。

付加信号の分割点の位相情報を送る方法の１つとして、
第６図に示すようなデジタルデータを第２６３ラインに
多重して伝送する方法が考えられている。

第６図に示すデジタルデータはＣＲＩ信号とＦＤ信号と
からなり、４１５ｆ、。（ｆ、。二色刷搬送波の周波数
）のデータレートで、カラーバースト信号のＩ、Ｑ軸に
ロックした状態で送られる。

ここで、ＣＲＩ信号は同期信号であり、ＦＤ信号が実際
の位相情報である。

ところで、第１世代ＨＤＴＶでは、通常、ビデオ信号を
４ｆ、ｅでアナログ／デジタル変換（以下、Ａ／Ｄ変換
と記す）してから信号処理を行うようになっている。し
たがって、この第１世代ＥＤＴＶでは、ビデオ信号のサ
ンプリングにより、上記ＦＤ信号の検出位相が５つ発生
する。故に、この第１世代ＨＤＴＶでは、分割点の位相
情報を正確に検出するのに、上記５つの位相の中からさ
らに１つの位相を選定する必要がある。この選定の方法
として、現在のところ、ＣＲＩ信号のピークを検出する
方法が考えられている。

以下、従来のデジタルデータの再生方法を説明する。

第７図はデジタルデータを再生する回路の構成を示す回
路図であり、第８図はその動作を説明するために示す図
である。

第７図において、１１は第２６３ラインにデジタルデー
タが多重されたビデオ信号が供給される入力端子１１で
ある。この入力端子１１に供給されたビデオ信号は、Ａ
／Ｄ変換回路１２により４ｆ、ｃのサンプリングクロッ
クでサンプリングされる。このサンプリング出力は中心
周波数が２１５ｆ、、のバンドパスフィルタ（以下、Ｂ
ＰＦと記す）１３に供給される。これにより、ＢＰＦ１
３では、ＣＲＩ信号のみが抜き取られる。抜き取られた
ＣＲＩ信号は第８図（ａ）に示すように、直流成分を除
かれた正弦波である。

この信号のピークを検出するには、その最大値と最小値
をそれぞれ検出する必要がある。このため、第７図の回
路では、絶対値回路１４によりＣＲＩ信号の絶対値を取
り、ピーク検出回路１５でその最大値を検出することに
より、ピークを検出するようになっている。

クロック発生回路１６は検出されたピークの位相に一致
した４１５ｆ、ｃのサンプリングクロックを発生する。

一方、ＦＤ信号を検出するには、入力データをその中心
レベルでスライスし、２値化すれば最も正確に検出する
ことができる。このため、第７図の回路では、Ａ／Ｄ変
換回路１２の出力からスライスレベル検出回路１７によ
りＣＲＩ信号を抜き取り、これを２周期分積分すること
によりデータの中心レベルを求め、スライスレベルを決
定している。

データ再生回路１８は、クロック発生回路１６から出力
される４１５ｆ□のサンプリングクロックでＦＤ信号を
サブサンプルした後、スライスレベル検出回路１７によ
り検出されたスライスレベルによりサンプリング出力を
２値化し、“１１１００１０１”のパターンを判定する
ようになっている。これにより、出力端子１９には分割
点の位相情報が出力される。

次に、第９図を参照しながら、ピーク検出回路１５の概
略について説明する。

図に示す如く、ピーク検出回路１５は最小値判別回路１
５２と最小値ピーク変換回路１５３から成る。

絶対値回路１４から出力される信号は入力端子１５１を
介して最小値判別回路１５２に供給される。最小値判別
回路１５２は入力信号の最小値と２番目に小さな値を検
出する。この検出出力は最ピーク変換回路１５＋：は最
小値の位相情報をピークの位相情報に変換する。この変
換出力はクロック発生回路１６に供給される。これによ
り、クロック発生回路１６からはピークの位相に一致し
たサンプリングクロックが出力される。

上記ピーク検出回路１５とクロック発生回路１６の構成
および動作を、第１０図および第８図を参照しながらさ
らに詳細に説明する。

絶対値回路１４から出力されるＣＲＩ信号のピークを検
出するのに、第８図（ｂ）に示す最大値ｘ５を検出する
ことが考えられる。

しかし、このようにすると％ＸＳとｘ４の差分値がＸ、
とｘ２若しくはｘ３とｘ４の差分値に比べて小さいため
、ノイズ等により誤検出してしまう可能性が大きい。

そこで、最大値ではなく最小値を求めてピークを検出す
る方法をとっている。

但し、最小値を１つ求めただけでは、ピークを検出する
ことができない。

すなわち、ＣＲＩ信号の１／２周期には奇数個のサンプ
リングデータが存在する。したがって、ｘ２とＸ、はど
ちらも最小値になる可能性がある。

ｘ２が最小値のときは３クロツク後がピークになり、Ｘ
、が最小値のときは２クロツク後がピークとなる。した
がって、最小値を１つ求めただけではピークを検出する
ことができないわけである。

そこで、最小値と２番目に小さな値を求めるようにして
いる。このようにすれば、最小値若しくは２番目に小さ
な値の２クロツク後がピークであるので、確実にピーク
を検出することができる。

ＣＲＩ信号のサンプリング周波数は上記の如く４ｆ、ｅ
であるから、絶対値回路１４からはＣＲＩ信号１／２周
期当り５個のサンプリングデータが得られる。ピーク検
出回路１５はこの５個のデータの大小を比較してピーク
を求める。

これを第１０図を用いて説明する。

今、第８図（ｂ）に示すＣＲＩ信号１／２周期分の５個
のデータＸＩ　＋　Ｘ２　＋　ＸＩ　ｒ　　Ｘ４　＊　
　ｘｓにおいて、ｘ２が最小値で、ＸＩが２番目に小さ
い値とする。

絶対値回路１４から出力されるこれら５個のデータＸＩ
　＋　　ｘ２　＋　　ＸＩ　ｒ　ｘ４　＋　　Ｘ５は、
データｘ１から順に入力端子１５１に供給される。この
入力端子１５１に供給されたデータは、１クロック遅延
回路１ａ〜４ａに通される。

第１０図には、入力端子１５１にデータＸ、が供給され
た状態を示す。この場合、１クロック遅延回路１ａ〜４
ａからはそれぞれデータｘ４゜ＸＩ　＋　Ｘ２　＊　Ｘ
Ｉが出力される。以下、この状態を例に説明する。

比較器５８〜ｌｌａはそれぞれＡとＢの２つの入力端子
を備え、入力端子Ａに供給された信号が入力端子Ｂに供
給された信号より大きければ、比較判定出力端子Ｃから
判定結果としてＯ（Ｌレベル）を出力し、出力端子りか
ら入力端子Ｂに供給された信号を出力し、出力端子Ｅか
ら入力端子Ａに供給された信号を出力する。入力端子Ａ
に供給された信号が入力端子Ｂに供給された信号より小
さければ、比較判定出力端子Ｃから判定結果として１　
（Ｈレベル）を出力し、出力端子りから入力端子Ａに供
給された信号を出力し、出力端子Ｅから入力端子Ｂに供
給された信号を出力する。

比較器５ａの入力端子Ａには１クロック遅延回路１ａか
ら出力されるデータｘ４が供給され、入力端子Ｂには入
力端子１５１に供給されるデータｘ５が供給される。第
８図（ｂ）の例では、データＸ、の方がデータｘ４より
大きいので、比較判定出力端子Ｃからは“１”が出力さ
れ、最小値ピーク変換回路１５３に供給される。また、
出力端子り、Ｅからはそれぞれデータｘ４＋Ｘ５が出力
される。

次に、比較器５ａの出力端子りから出力されるデータＸ
４は比較器６ａの入力端子Ｂに供給される。この比較器
６ａの入力端子Ａには１クロック遅延回路２ａから出力
されるデータＸ、が供給される。第８図（ｂ）の例では
、データｘ４の方がデータｘ３より大きいので、比較判
定出力端子Ｃからは“１”が出力され、最小値ピーク変
換回路１５３に供給される。また、出力端子り、Ｅから
はそれぞれデータｘ３　＋　　Ｘ　４が出力される。

次に、比較器６ａの出力端子りから出力されるデータｘ
４は比較器８ａの入力端子Ｂに供給される。この比較器
８ａの入力端子Ａには１クロック遅延回路３ａから出力
されるデータｘ２が供給される。第８図（ｂ）の例では
、データｘ３の方がデータｘ２より大きいので、比較判
定出力端子Ｃからは“１°が出力され、最小値ピーク変
換回路１５３に供給される。また、出力端子り、Ｅから
はそれぞれデータｘ２＋Ｘ３が出力される。

次に、比較器８ａの出力端子りから出力されるデータｘ
２は比較器１０ａの入力端子Ｂに供給される。この比較
器１０ａの入力端子Ａには１クロック遅延回路４ａから
出力されるデータｘ１が供給される。第８図（ｂ）の例
では、データｘ１の方がデータＸ２より大きいので、比
較判定出力端子Ｃからは“０”が出力され、最小値ピー
ク変換回路１５３に供給される。また、出力端子Ｅから
はデータｘ１が出力される。

以上のようにして最小値ｘ２の判定が行われ、最小値ピ
ーク判定回路１５３に判定結果“１１１０”’が供給さ
れる。

また、比較器５ａの出力端子Ｅがら出力されるデータＸ
、は比較器７ａの入力端子Ｂに供給される。この比較器
７ａの入力端子Ａには比較器６ａの出力端子Ｅから出力
されるデータＸ４が供給される。第８図（ｂ）の例では
、データＸ、の方がデータｘ４より大きいので、比較判
定出力端子Ｃからは“０”が出力され、最小値ピーク変
換回路１５３に供給される。また、出力端子りからはデ
ータｘ４が出力される。

次に、比較器７ａの出力端子りがら出力されるデータｘ
４は比較器９ａの入力端子Ｂに供給される。この比較器
９ａの入力端子Ａには比較器８ａの出力端子Ｅから出力
されるデータｘ３が供給される。第８図（ｂ）の例では
、データｘ４の方がデータＸ、より大きいので、比較判
定出力端子Ｃからは“０”が出力され、最小値ピーク変
換回路１５３に供給される。また、出力端子りからはデ
ータｘ４が出力される。

最後に、比較器９ａの出力端子りから出力されるデータ
ｘ３は比較器１１ａの入力端子Ｂに供給される。この比
較器１１ａの入力端子Ａには比較器１０ａの出力端子Ｅ
から出力されるデータｘ１が供給される。第８図（ｂ）
の例では、データｘ１の方がデータｘ３より大きいので
、比較判定出力端子Ｃからは“０°が出力され、最小値
ピーク変換回路１５３に供給される。

以上により、２番目に小さな値のデータＸ、の判別が行
われ、最小値ピーク変換回路１５３に判定結果“１１０
”が供給される。

最小値ピーク変換回路１５３はＲＯＭ１　ｂにより構成
されている。このＲＯＭ１ｂには第１１図に示すデータ
が格納されている。最小値判別回路１５２から出力され
る判定結果“１１１０°及び“１１０”はＭＳＢから“
１１１０１１０”となってＲＯＭ１ｂに入力アドレスと
して供給される。

これにより、ＲＯＭ１　ｂからは“０１１”という３ビ
ツトのデータが出力される。

クロック発生回路１６の入力端子１６１には、４１５ｆ
、ｃのクロック信号が入力される。このクロック信号は
１クロック遅延回路１６２〜１６５により順次遅延され
、第８図（Ｃ）の（１）〜（５）となる。各クロック信
号（１）〜（５）はそれぞれセレクタ１６６の入力端子
Ａ−Ｈに供給される。また、セレクタ１６９の入力端子
Ｆは接地されている。

セレクタ１６６は最小値ピーク変換回路１５３の出力デ
ータが“０１１”のとき、第１１図に示すように、第８
図（Ｃ）の（２）のクロック信号を選択し、出力端子１
６７に出力する。このクロック信号は、第８図に示すよ
うに、データｘ５の位相、すなわち、ＣＲＩ信号のピー
クの位相に一致している。

次に、ノイズが入った場合について説明する。

ノイズが少ない場合は、第８図（ｂ）に示すように、最
小値と２番目に小さな値は常に連続している。

しかし、ノイズにより第１２図に示すようにブタＸ、が
Ｘ３　＋になり、データｘ４がＸ４−になった場合には
、最小値と２番目に小さな値が連続しなくなる。本来、
最小値と２番目に小さな値は連続しているので、この場
合、最小値と２番目に小さな値の組として、データＸ２
とデータＸ３　＋の組及びデータｘ３−とデータＸ４−
の組の２組が考えられる。前者の場合は２クロツク後が
ピークとなり、後者の場合は、１クロツク後がピークと
なる。したがって、この場合には、ピークを正確に検出
することができない。すなわち、Ｓ／Ｎ比が劣化すると
、ピークを正確に検出することができなくなる。

そこで、この場合は、最小値判別回路１５２から“１０
１０１００”というデータを出力し、セレクタ１６６で
、第１１図に示すように、第８図（Ｃ）の（６）の直流
信号が選択してクロック信号は選択しないようにし、Ｆ
Ｄ信号の誤検出を防止している。

しかし、このような方法では、演算や回路が複雑になり
、また、Ｓ／Ｎ比が劣化すると、ピークを正確に検出す
ることができなくなる。

（発明が解決しようとする課題） 以上述べたように、最小値と２番目に小さな値とをそれ
ぞれ求める方法では、演算や回路が複雑で回路規模が大
きくなり、また、Ｓ／Ｎ比が劣化した場合にはピークを
検出することができないという問題があった。

そこで、この発明は、回路規模が小さく、Ｓ／Ｎ比が劣
化した場合にも正確にピークを検出することができるピ
ーク検出回路を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するためにこの発明は、予め連続した信
号の平均をとり、最小値のみを求めることによってピー
クを検出するようにしたものである。

（作用） 上記構成によれば、最小値のみを求めればよいので、演
算や回路が簡単になる。また、予め連続した信号の平均
をとるので、ノイズを除去することができ、Ｓ／Ｎ比が
劣化した場合にも正確にピークを検出することができる
。

（実施例） 以下、図面を参照しながらこの発明の実施例を詳細に説
明する。

第１図はこの発明に係るピーク検出回路の一実施例の構
成を示す回路図である。

先の第７図の絶対値回路１４から出力されるデータは、
ピーク検出回路２１の入力端子２１１に供給される。こ
のデータは平均回路２１２により平均化される。この平
均化されたデータは最小値判別回路２１３に供給される
。最小値判別回路２１３は平均化されたデータの中から
最小値を検出する。検出された最小値は最小値ピーク変
換回路２１４に供給される。この最小値ピーク変換回路
２１４は検出された最小値の位相からピークの位相を検
出し、出力端子２１５に供給する。

第２図は第１図の具体的構成の一例【示す回路図である
。

なお、第２図には、先の第１０図と同様、クロック発生
回路１６も示す。

平均回路２１２は１クロック遅延回路ＩＣ％加算器２ｃ
、１／２係数器３ｃで構成されている。

絶対値回路１４から入力端子２１１に供給されるデータ
は、１クロック遅延回路１ｃにより１クロック分遅延さ
れる。この遅延出力は加算器２ｃにより入力端子２１１
に供給されるデータと加算される。この加算出力は１／
２係数器３ｃで１／２倍される。これにより、第３図（
ａ）に示すデータＸＩ＋　Ｘ２１　Ｘ３１　Ｘ４＋　Ｘ
５＋　Ｘｂ＊・・・は同図（ｂ）のデータｘｌ　　−＋
　Ｘ２　Ｚ　　Ｘ３ｘ４　　＋　　ｘ５−＊　・・・に
変換される。ここで％Ｘｌはｘ２と平均化されてＸｌ−
となり、Ｘ２はＸ。

と平均化されてｘ３−となり、ｘ３はｘ４と平均化され
てＸ３−となり、ｘ４はＸ、と平均化されてｘ４−とな
り、ｘ５はｘ６と平均化されてＸｓ　　−となる。

平均回路２１２から順次出力されるデータｘ、　　＋Ｘ
２　　＋Ｘ３　　＋Ｘ４　　＋Ｘ５　　　”’は最小値
判別回路２１３に供給される。この最小値判別回路２１
３は１クロック遅延回路１ｄ〜４ｄと比較器５ｄ〜８ｄ
から成る。

最小値判別回路２１３に供給されたデータＸＩ　　＋　
　ｘ２　　＋　　ｘ３　　＋　　Ｘ４　　＊　　ｘｓ　
　ｌ　”’は、直列接続された１クロック遅延回路１ｄ
〜４ｄに通される。今、平均回路２１２からデータＸ。

が出力されるとすると、１クロック遅延回路１ｄ。

２ｄ、３ｄ、４ｄからはそれぞれデータｘ４Ｘ３　１Ｘ
２　１　　Ｘｌ−が出力される。

比較器５ｄ〜８ｄはそれぞれＡとＢの２つの入力端子を
備え、入力端子Ａに供給された信号が入力端子Ｂに供給
された信号より大きければ、比較判定出力端子Ｃから判
定結果として０（Ｌレベル）を出力し、出力端子りから
入力端子Ｂに供給された信号を出力する。入力端子Ａに
供給された信号が入力端子Ｂに供給された信号より小さ
ければ、比較判定出力端子Ｃから判定結果として１　（
Ｈレベル）を出力し、出力端子りから入力端子Ａに供給
された信号を出力する。

比較器５ｄの入力端子Ａには１クロック遅延回路１ｄか
ら出力されるデータｘ４−が供給され、入力端子Ｂには
平均回路２１２から出力されるデータｘ５−が供給され
る。今、データＸｓ　”の方がデータｘ４−とすると、
比較判定出力端子Ｃがらは“１”が出力され、最小値ピ
ーク変換回路２１４に供給される。また、出力端子りか
らはデータｘ４−が出力される。

次に、比較器５ｄの出力端子りから出力されるデータｘ
４−は、比較器６ｄの入力端子Ｂに供給される。この比
較器６ｄの入力端子Ａには１クロック遅延回路２ｄから
出力されるデータＸ。

が供給される。第３図（ｂ）の例では、データｘ４　″
の方がデータｘ３−より大きいので、比較判定出力端子
Ｃからは“１″が出力され、最小値ピーク変換回路２１
４に供給される。また、出力端子りからはデータｘ３−
が出力される。

次に、比較器６ｄの出力端子Ｄ・力５ら出力されるデー
タｘ３−は、比較器７ｄの入力端子Ｂに供給される。こ
の比較器７ｄの入力端子Ａには１クロック遅延回路３ｄ
から出力されるデータＸ２が供給される。第３図（ｂ）
の例では、データｘ３−の方がデータｘ２−より大きい
ので、比較判定出力端子Ｃからは°１”が出力され、最
小値ピーク変換回路２１４に供給される。また、出力端
子りからはデータｘ２−が出力される。

次に、比較器７ｄの出力端子りから出力されるデータｘ
２−は比較器８ｄの入力端子Ｂに供給される。この比較
器８ｄの入力端子Ａには１クロック遅延回路４ｄから出
力されるデータｘｌ　　−が供給される。第３図（ｂ）
の例では、データｘ１の方がデータｘ２−より大きいの
で、比較判定出力端子Ｃからは“０”が出力され、最小
値ピーク変換回路２１４に供給される。

以上のようにして最小値ｘ２−の判定が行われ、最小値
ピーク判定回路２１４に判定結果“１１１０″が供給さ
れる。

最小値ピーク変換回路２１４はＲＯＭ１ｅにより構成さ
れている。このＲＯＭ１ｅには第４図に示すデータが格
納されている。最小値判別回路２１から出力される判定
結果“１１１０”はＭＳＢから“１１１０”となってＲ
ＯＭ４３に入力アドレスとして供給される。これにより
、ＲＯＭ４　Ｂからは“１００“という３ビツトのデー
タが出力され、クロック発生回路１６のセレクタ１６６
に供給される。

セレクタ１６６は最小値ピーク変換回路２１４の出力デ
ータが“１００″のとき、第４図に示すように、第３図
（Ｃ）の（２）のクロック信号を選択し、出力端子１６
７に出力する。このクロック信号は、第３図に示すよう
に、データＸ、の位相、すなわち、ＣＲＩ信号のピーク
の位相に一致している。

以上のようにして、ピークの位相を検出し、ピークの位
相にあったクロック信号を発生させることができる。

次に、ノイズが入った場合について説明する。

ノイズが入った場合は、先に第１２図を参照しながら説
明したように、データＸ、がｘ３−になり、データｘ４
がｘ４−になって最小値と２番目に小さな値が連続しな
くなる。

しかし、この実施例では、予め連続したデータを平均化
するようになっている。このため、第５図に示すように
、平均化によって得られたデータｘｒ　”＋　Ｘ２　”
ｌ　ｘ３°°、ｘ４°゛、ｘ５°゛、・・・間の大小関
係は、第３図（ｂ）、すなわち、ノイズが少ない場合と
変わらず、ピークを正確に検出することができる。

以上述べたようにこの実施例によれば、最小値のみを検
出することによって、ピークを検出することができるの
で、演算を簡単にすることができるとともに、回路規模
も小さくすることができる。

例えば、回路規模については、この実施例では、従来に
比べ比較器の数を約半分に減らすことができるとともに
、最小値ピーク変換回路２１４のＲＯＭＩ　ｅの入力ビ
ットを７ビツトから４ビツトに減らすことができるため
、このＲＯＭ１ｅのメモリサイズを小さ（することがで
きる。

また、この実施例は予め連続したデータの平均をとり、
この平均値に従ってピークを検出するようにしたので、
Ｓ／Ｎ比が劣化してもピークを正確に検出することがで
きる。

以上この発明の一実施例を詳細に説明したが、この発明
はこのような実施例に限定されるものではない。

例えば、先の実施例では、この発明をアスペクト比を拡
大するための付加信号を多重するシステムにおいて、デ
ジタルデータのピークを検出する場合、すなわち、４１
５ｆ、ｃのデータレートのデジタルデータを４ｆ、、で
サンプリングすることにより得られたデータのピークを
検出する場合を説明した。しかし、この発明は、文字多
重放送において、８１５ｆ、ｃのデータレートのデジタ
ルデータを８ｆ、６でサンプリングすることにより得ら
れるたデータのピークを検出する場合等にも適用するこ
とができる。

この他にもこの発明は、その要旨を逸脱しない範囲で種
々様々変形実施可能なことは勿論である。

［発明の効果コ 以上述べたようにこの発明によれば、最小値のみを検出
することによって、ピークを検出することができるので
、演算を簡単にすることができるとともに、回路規模を
小さ（することができる。

また、Ｓ／Ｎ比が劣化した場合にもピークを正確に検出
ことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す回路図、第２
図は第１図の具体的構成の一例を示す回路図、第３図は
第２図の動作を説明するための信号波形図、第４図は第
２図の動作を説明するための表図、第５図は第２図の動
作を説明するための信号波形図、第６図は再生するデジ
タルデータを示す信号波形図、第７図はデジタルデータ
再生回路の構成を示す回路図、第８図は従来のピーク検
出動作を説明するための信号波形図、第９図は第７図に
用いられる従来のピーク検出回路の構成を示す回路図、
第１０図は第９図の具体的構成を示す回路図、第１１図
は第１０図の動作を説明するための表図、第１２図は従
来の問題を説明するための信号波形図である。 ２１・・・ピーク検出回路、２１１・・・入力端子、２
１２・・・平均回路、２１３・・・最小値判別回路、２
１４・・・最小値ピーク変換回路、２１５・・・出力端
子、ｌｃ、ｌｄ、２ｄ、３ｄ、４ｄ−＞りＯ−／り遅延
回路、２Ｃ−・・加算器、３Ｃ・・・１／２係数回路、
５ｄ、６ｄ、７ｄ、８ｄ−、比較器、１ｅ−ＲＯＭ。

Claims (1)

1. 【特許請求の範囲】 データレートの奇数倍でサンプリングされたデータのサ
   ンプリング出力の平均をとる平均手段と、この平均手段
   の平均出力の最小値を検出することにより上記データの
   ピークの位相を検出するピーク検出手段と を具備したこと特徴とするピーク検出回路。