JPH0449712B2 - - Google Patents
Info
- Publication number
- JPH0449712B2 JPH0449712B2 JP57156097A JP15609782A JPH0449712B2 JP H0449712 B2 JPH0449712 B2 JP H0449712B2 JP 57156097 A JP57156097 A JP 57156097A JP 15609782 A JP15609782 A JP 15609782A JP H0449712 B2 JPH0449712 B2 JP H0449712B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display
- signal
- scanning
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
液晶電気光学装置は、近年、光スイツチ、電卓
や電子時計の表示装置として著しく普及してい
る。さらに、小型のペーソナルコンピユータ等の
表示装置として使用するという要求も生まれて来
ている。ところが、現在の液晶物質では、マチル
プレクス駆動可能なデユーテイ数は高々1/30程度
であり、多量の情報表示能力に欠けている。この
様な背景から考え出された表示方式として
非線型素子をスイツチング素子として用いた
アドレス方式
Γバリスタアドレス
Γ金属−絶縁体−金属(MIM)素子アドレス
Γダイオードアドレス
Γ放電管アドレス
能動素子をスイツチング素子として用いたア
ドレス方式
Γ薄膜トランジスタアドレス
ΓMOSトランジスタアドレス
Γトライアツクアドレス
光・熱・書き込み方式
Γレーザー熱書き込み
Γ光導電体書き込み
二周波アドレス方式
等、表示情報量の大きな液晶表示装置の開発が鋭
意なされている。DETAILED DESCRIPTION OF THE INVENTION In recent years, liquid crystal electro-optical devices have become extremely popular as display devices for optical switches, calculators, and electronic watches. Furthermore, there is a growing demand for use as a display device for small personal computers and the like. However, with current liquid crystal materials, the duty number that can be driven by multiplex is at most about 1/30, and they lack the ability to display a large amount of information. Display methods devised from this background include: Addressing methods that use nonlinear elements as switching elements Γvaristor address Γmetal-insulator-metal (MIM) element address Γdiode address Γdischarge tube address Active element as a switching element Addressing methods used as: Γ thin film transistor address Γ MOS transistor address Γ triax address Light/thermal/writing method Γ laser thermal writing Γ photoconductor writing Liquid crystal display devices with a large amount of display information, such as dual-frequency addressing methods, have been actively developed. There is.
本発明は、の非線型素子とスイツチング素子
として用いた液晶電気光学装置との能動素子を
スイツチング素子として用いた液晶電気光学装置
の駆動法に関するものである。 The present invention relates to a method of driving a liquid crystal electro-optical device using a nonlinear element and an active element of the liquid crystal electro-optical device used as a switching element as a switching element.
さらに詳しくは、該液晶電気光学装置の画素に
印加される実効電圧の変動を抑制するマルチプレ
ツクス駆動法に関するものである。 More specifically, the present invention relates to a multiplex driving method for suppressing fluctuations in effective voltage applied to pixels of the liquid crystal electro-optical device.
第1図は、非線型素子のうちの代表的なMIM
素子の電流−電圧特性を示している。パリスタ、
Pnの接合の降伏電圧を利用した逆方向直列接続
ダイオードの場合等も、第1図と類似した非線型
な電流−電圧特性を持つている。また第1図のよ
うな、低電圧領域で高抵抗、光電圧領域で低抵抗
となる非線型特性を持つ素子ならばどれでも、ス
イツチング素子として採用することができる。 Figure 1 shows a typical MIM among nonlinear elements.
It shows the current-voltage characteristics of the element. Palista,
A reverse series connected diode that utilizes the breakdown voltage of a Pn junction also has a nonlinear current-voltage characteristic similar to that shown in FIG. 1. Further, any element having nonlinear characteristics such as the one shown in FIG. 1, which exhibits high resistance in the low voltage region and low resistance in the photovoltage region, can be used as the switching element.
これらの非線型素子を用いて液晶電気光学装置
を構成すると、一般のマルチプレクス駆動よりも
多桁のマルチプレクス駆動が可能となることが知
られている。これは次のように理解される。 It is known that when a liquid crystal electro-optical device is constructed using these nonlinear elements, multiplex driving with a higher order of magnitude than general multiplex driving becomes possible. This can be understood as follows.
第2図は1画素電極分の等価回路図であり、液
晶の容量CLC、抵抗RLC、非線型素子の等価容
量CNL、等価抵抗RNLから構成されている。
RNLは、非線型素子に印加される電圧により、
高電圧では低抵抗、低電圧で高抵抗となる。今、
該等価回路の端子に液晶駆動信号を加えることを
考える。 FIG. 2 is an equivalent circuit diagram for one pixel electrode, which is composed of a liquid crystal capacitance C LC , a resistance R LC , an equivalent capacitance C NL of a nonlinear element, and an equivalent resistance R NL .
R NL is determined by the voltage applied to the nonlinear element.
It has low resistance at high voltage and high resistance at low voltage. now,
Consider applying a liquid crystal drive signal to the terminal of the equivalent circuit.
第3図A〜Cは1/50デユーテイ、1/5バイアス
法の例である。第3図Aは走査電極5−1〜5−
10、信号電極6−1〜6−50からなるマトリ
クス状の表示画素を示している。各走査電極5−
1〜5−50には、各々走査信号SCAN1〜
SCAN50が印加される。又、各信号電極6−1
〜6−50には、各々、表示信号SIG1〜SIG5
0が印加される。ここで、走査電極5−M、信号
電極6−Nに対応する表示画素M,Nが点燈し、
信号電極6−Nの列上の他の表示画素(複数)が
非点燈である場合を考える。この場合の走査信号
の波形は第3図Bに示され、表示信号の波形は同
図Cに示されている。これらの図において、tsは
表示画素全体に信号が印加される走査期間でお
り、同図Bのtselは、走査電極5−Mが選択され
る走査信号SCANMの選択期間である。同図Cに
よれば、この選択期間tselの間に信号電極6−N
は点燈レベルVONをとり、SCANMを除く他の走
査信号の期間では非点燈ベルルVOFFをもつてい
る。従つて、表示画素M,Nに印加される電圧は
同図Dに示される如く、V(M,N)=SCANM−
SIGNで与えられる。第4図aの実線は、このよ
うに表示画素M,Nが点燈レベルにある時の、印
加電圧の波形V(M,N)であり、同図bの実線
は、非線型素子の電圧波形VNLであり、又、同図
cの実線は液晶層に加わる電圧波形VLCを示す。
即ち、次の関係にある。 3A to 3C are examples of the 1/50 duty and 1/5 bias method. FIG. 3A shows scanning electrodes 5-1 to 5-
10, a matrix display pixel consisting of signal electrodes 6-1 to 6-50 is shown. Each scanning electrode 5-
1 to 5-50 respectively have scanning signals SCAN1 to SCAN1 to 5-50.
SCAN50 is applied. In addition, each signal electrode 6-1
~6-50 are display signals SIG1~SIG5, respectively.
0 is applied. Here, the display pixels M and N corresponding to the scanning electrode 5-M and the signal electrode 6-N are turned on,
Consider a case where other display pixels (plurality) on the column of signal electrodes 6-N are not lit. The waveform of the scanning signal in this case is shown in FIG. 3B, and the waveform of the display signal is shown in FIG. 3C. In these figures, ts is a scanning period during which a signal is applied to the entire display pixel, and tsel in B of the figure is a selection period of the scanning signal SCANM during which the scanning electrode 5-M is selected. According to C in the same figure, during this selection period tsel, the signal electrode 6-N
has a lighting level V ON , and has a non-lighting level V OFF during periods of other scanning signals except SCANM. Therefore, the voltage applied to display pixels M and N is V(M, N)=SCANM− as shown in FIG.
Given by SIGN. The solid line in Figure 4a is the waveform V(M,N) of the applied voltage when the display pixels M and N are at the lighting level, and the solid line in Figure 4b is the voltage of the nonlinear element. The solid line in c in the same figure shows the voltage waveform V LC applied to the liquid crystal layer.
That is, the following relationship exists.
V(M,N)=VNL+VLC
又、同図a,b,cに示す破線は、表示画素
M,Nが非点燈レベルにある場合を示している。 V(M,N)=V NL +V LC Furthermore, the broken lines shown in a, b, and c of the figure indicate the case where the display pixels M and N are at the non-lighting level.
次に、第5図a,b,cに基づき、非線型素子
と液晶層との動作概念を模式的に説明する。第5
図aは非線型素子の印加電圧VNL対電流士の関係
を示し、7の領域で非線型素子は低抵抗となり、
8の領域で非線型素子は高抵抗となる。 Next, the concept of operation of the nonlinear element and the liquid crystal layer will be schematically explained based on FIGS. 5a, b, and c. Fifth
Figure a shows the relationship between the applied voltage V NL and the current value of the nonlinear element, and the nonlinear element has low resistance in the region of 7.
In the region 8, the nonlinear element has high resistance.
同図bは、非線型素子の抵抗RNL4が低抵抗
(ほぼ0とする)の場合の電流の流れiを示し、
同図cは、同抵抗4が高抵抗(ほぼ無限大とす
る)の場合の電流の流れを示す。 Figure b shows the current flow i when the resistance R NL 4 of the nonlinear element is a low resistance (approximately 0),
Figure c shows the flow of current when the resistor 4 has a high resistance (assumed to be almost infinite).
まず、同図bに示す如く、非線型素子が低抵抗
領域に入ると、駆動電圧がはとんど液晶層にかか
り液晶層が充電される。 First, as shown in FIG. 2B, when the nonlinear element enters a low resistance region, a driving voltage is applied to the liquid crystal layer and the liquid crystal layer is charged.
この時の時定数は、第2図の等価回路から次式
で示される。 The time constant at this time is expressed by the following equation from the equivalent circuit shown in FIG.
τ=(CLC+CNL)×RLC×RNL/RLC+RNL ……(1)
上記式において、非線型素子の抵抗RNLがほぼ
0であれば、過度的に電流iが流れ、CLCiを充
電する。このとき電圧はすべて液晶層にかかつて
いる。 τ =(C LC + C NL ) × R LC C Charge the LC i. At this time, all voltage is applied to the liquid crystal layer.
次に、表面画素V(M,N)が非選択期間に入
ると、低抵抗領域7から高抵抗領域に移行す
る。従つてRLC≪RNLとなり、過渡的に流れる電
流iのほとんどは、第5図CのようにRLCを通し
て流れるようになる。近似的に時定数は
τ=(CLC+CNL)RLC ……(2)
で与えられる。一般に、電界効果型の液晶表示パ
ネルに使用されていることは十分可能である。 Next, when the surface pixel V (M, N) enters the non-selection period, it shifts from the low resistance region 7 to the high resistance region. Therefore, R LC << R NL , and most of the transiently flowing current i flows through R LC as shown in FIG. 5C. Approximately, the time constant is given by τ=(C LC +C NL )R LC ……(2). In general, it is fully possible to use it in field effect type liquid crystal display panels.
第4図a,b,cに於て破線で示した表示画素
が非点燈レベル時は、VNLがピーク時でも点燈領
域に入らないため、液晶層の充電が行なわれず、
VLCが低レベルのままである。 When the display pixels indicated by the broken lines in FIGS. 4a, b, and c are at the non-lighting level, even when V NL is at its peak, it does not enter the lighting region, so the liquid crystal layer is not charged.
V LC remains low.
従つて、液晶層の非点燈レベルに対する点燈レ
ベルの実効値比は、従来の非線型素子を有しない
電圧平均化法による駆動方式よりも大きい。故
に、非線型素子を用いた液晶の駆動方式は、より
高い桁数のマルチプレクス駆動が可能であり、液
晶表示装置の大容量化が実現できる。 Therefore, the effective value ratio of the lighting level to the non-lighting level of the liquid crystal layer is larger than that of a conventional driving method using a voltage averaging method that does not include a nonlinear element. Therefore, a liquid crystal driving method using a non-linear element enables multiplex driving with a higher number of orders of magnitude, and can realize a larger capacity of a liquid crystal display device.
しかしながら、上記で説明してきたようなマル
チプレクス駆動では、以下に述べる如く非選択期
間の表示信号の状態に依存して液晶層にかかる実
効電圧が変動してしまうという欠点がある。第6
図a,b,cに基づき、この欠点を説明する。 However, the multiplex drive as described above has a drawback in that the effective voltage applied to the liquid crystal layer varies depending on the state of the display signal during the non-selection period, as described below. 6th
This drawback will be explained based on figures a, b and c.
このように、表示の大容量化が可能となる非線
型素子液晶表示装置であるが、マルチプレクス駆
動では、非選択期間の表示信号によつて液晶層に
かかる実効電圧が変動してしまうという欠点があ
る。aは、信号電極列6−Nのうち、表示信号電
極行5−Mのみが点燈の場合の電圧波形VLC、b
は列6−Nのうち、各行おきに点燈の場合の電圧
波形VLe、cは、列6−Nのすべてが点燈の場
合の電圧波形LLCである。破線は表示画素M,N
に印加される電圧V(M,N)であり実線は液晶
層に印加される電圧VLCである。a,b,cを見
ると同信号電極(SIG)上の他の画素の点燈一非
点燈によつて、著しくVLCが変動することが解
る。同様なことは表示画素M,Nが非点燈の場合
でもあてはまる。 In this way, non-linear element liquid crystal display devices are capable of increasing the display capacity, but with multiplex drive, the disadvantage is that the effective voltage applied to the liquid crystal layer varies depending on the display signal during the non-selection period. There is. a is the voltage waveform V LC when only the display signal electrode row 5-M out of the signal electrode row 6-N is lit; b
is the voltage waveform V L e,c when every other row of the columns 6-N is lit, and is the voltage waveform L LC when all the columns 6-N are lit. Broken lines indicate display pixels M and N
The solid line is the voltage V(M,N) applied to the liquid crystal layer, and the solid line is the voltage VLC applied to the liquid crystal layer. Looking at a, b, and c, it can be seen that V LC varies significantly depending on whether other pixels on the same signal electrode (SIG) are turned on or off. The same thing applies even when the display pixels M and N are not lit.
このため、従来は点燈波形の実効電圧の最小値
EON minを液晶の飽和電圧Vsatよりも大きく、
非点燈波形の実効値の最大値EOFF maxを液晶に
しいき値Vthよりも小さくとつて、二値表示とし
ていた。この理由から非線型素子液晶表示装置
は、二値表示のみにしか応用されず、階調表示は
不可能とされていた。また前記のEON min、
EOFF maxをマージンとする場合、要求とされる
非線型素子の特性が厳しく、製作上の難点となつ
ている。さらに、ゲスト−ホスト効果のように飽
和電圧が明確でない場合などは、実効値のバラツ
キがコントラストのバラツキとして表示されてし
まうという表示品質上の問題もあつた。 For this reason, conventionally, the minimum value of the effective voltage of the lighting waveform
E ON min is larger than the liquid crystal saturation voltage Vsat,
The maximum value E OFF max of the effective value of the non-lighting waveform was set to be smaller than the threshold value Vth on the liquid crystal display, and a binary display was made. For this reason, non-linear element liquid crystal display devices have been applied only to binary display, and gradation display has been considered impossible. Also, the above E ON min,
When using E OFF max as a margin, the required characteristics of the nonlinear element are strict, which poses a manufacturing difficulty. Furthermore, when the saturation voltage is not clear as in the case of a guest-host effect, there is a problem in terms of display quality in that variations in effective values are displayed as variations in contrast.
本発明は、かかる欠点に鑑みてなされたもので
あり、表示信号による実効電圧の変動を抑制する
ことにより、階調表示への応用、コントラストの
バラツキ防止、マージンの増加を目的として考案
されたものであり、EON minとEOFF maxを中
間的なレベルに近づければ、実効電圧のバラツキ
を抑えられるというものである。又、本発明の他
の目的は、1走査期間を細分化して複数の選択レ
ベル及び非選択レベルをとることにより、スイツ
チング素子がOFF状態にある時、液晶の放電を
一定するというものである。従つて、スイツチン
グ素子としては、非線型素子だけでなく能動スイ
ツチング素子(TFT、MOSトランジスタ)に対
しても、本発明の駆動方式が応用できる。 The present invention was made in view of these drawbacks, and was devised for the purpose of application to gradation display, prevention of contrast variation, and increase of margin by suppressing fluctuations in effective voltage due to display signals. Therefore, if E ON min and E OFF max are brought close to an intermediate level, variations in the effective voltage can be suppressed. Another object of the present invention is to divide one scanning period into a plurality of selection levels and non-selection levels, thereby making the discharge of the liquid crystal constant when the switching element is in the OFF state. Therefore, the driving method of the present invention can be applied not only to nonlinear elements but also to active switching elements (TFT, MOS transistor) as switching elements.
次に、実施例にもとづき本発明を説明する。 Next, the present invention will be explained based on examples.
第7図は、マトリクス状の表示画素からなる表
示パネルAを駆動する従来例の駆動方法B、本発
明の駆動方法Cとを比較したものである。同図A
において、表示画素列6−Oは画素行5−Mのみ
が点燈する場合であり、表示画素列6−Nは各画
素行が1行おきに点燈する場合であり、表示画素
列6−Pは全画素行が点燈する場合である。 FIG. 7 compares a conventional driving method B for driving a display panel A consisting of display pixels in a matrix with a driving method C according to the present invention. Same figure A
In the display pixel column 6-O, only the pixel row 5-M is lit, and the display pixel column 6-N is the case where every other pixel row is lit; P is a case where all pixel rows are lit.
第7図は従来例の説明と同じく、1/50デユーテ
イ、1/5バイアス法で考える。同図Bに示す通常
の電圧平均化法では、走査周期TSを交流駆動の
ために半分に分け、さらに桁数50で分割して、合
計100分割(この1単位期間を1走査期間9と呼
ぶ)する。そして各走査信号SCANは、各半走査
周期毎に1回ずつ、1走査期間Tselだけ選択レ
ベルをとり、他の走査期間は非選択レベルをと
る。 In FIG. 7, the 1/50 duty and 1/5 bias method is considered, as in the explanation of the conventional example. In the normal voltage averaging method shown in Figure B, the scanning period T S is divided in half for AC drive, and then further divided by 50 digits to make a total of 100 divisions (this 1 unit period is 1 scanning period 9). call). Each scanning signal SCAN takes the selection level for one scanning period Tsel once in each half-scanning cycle, and takes the non-selection level for the other scanning periods.
これに対し、同図Cに示す本発明の駆動方法で
は、各半走査周期に選択レベルをとる1走査期間
Tselをさらに複数の期間(これを細走査期間
と呼ぶ)に分割し、その一部の細走査期間だけ選
択レベルとし、他は非選択レベルとする走査信号
を作つている。1走査期間を細走査期間に分割す
る仕方は、種々の比、不等間隔、等間隔に選べる
が、簡単のために1/2に等分割する場合について
説明する。 In contrast, in the driving method of the present invention shown in FIG.
Tsel is further divided into a plurality of periods (these are referred to as fine scanning periods), and a scanning signal is created in which only some of the fine scanning periods are at a selection level and the rest are at a non-selection level. The method of dividing one scanning period into fine scanning periods can be selected from various ratios, unequal intervals, and equal intervals, but for the sake of simplicity, the case of equal division into 1/2 will be described.
第7図Cは、この1/2等分割の場合同図Cの本
発明の駆動方法において、SCANMはM番目の走
査信号であり、見かけ上デユーテイが半分の1/10
0デユーテイの走査信号と同じになつている。又、
表示画素列6−O,6−N,6−Pに印加にされ
る表示信号を各々SIGO,SIGN,SIGPとして示
した。各表示信号は走査信号SCANMと同様に、
走査信号と同様に1走査期間を複数に分け(こ
の場合は半分)、一部の細走査期間(この場合
は前半の半走査周期)のみを通常の電圧平均化法
と同じレベルにとり、残りの細走査期間を逆のレ
ベル、即ち選択レベルに対し非選択レベル、非選
択レベルに対し選択レベルをとるようにして作ら
れている。結果として、表示画素列6−O,6−
N,6−Pの各々に印加される表示信号波形は
SIGO,SIGN,SIGPである。本発明の駆動方式
Cにおいて、波形は基準レベルを中心に、1/100
デユーテイの場合と見かけ上は同じ波形変化をす
るが、半走査周期内の非選択期間の平均値を考え
ると、いずれの場合も、ほぼ等しい平均値である
ことがわかる。 In the case of this 1/2 equal division, SCANM is the Mth scanning signal, and the apparent duty is 1/10 of half.
It is the same as a 0 duty scanning signal. or,
The display signals applied to the display pixel rows 6-O, 6-N, and 6-P are shown as SIGO, SIGN, and SIGP, respectively. Each display signal is similar to the scanning signal SCANM.
Similar to the scanning signal, one scanning period is divided into multiple parts (in this case, halves), and only some narrow scanning periods (in this case, the first half scanning period) are set to the same level as in the normal voltage averaging method, and the remaining The fine scanning period is made to have opposite levels, that is, the selected level and the non-selected level, and the non-selected level and the selected level. As a result, display pixel rows 6-O, 6-
The display signal waveform applied to each of N and 6-P is
They are SIGO, SIGN, and SIGP. In drive method C of the present invention, the waveform is centered around the reference level and is 1/100
Although the waveform changes appear to be the same as in the case of duty, if we consider the average value of the non-selection period within the half-scanning period, it can be seen that the average value is almost the same in both cases.
第8図a,b,cは、本発明の駆動方式におい
て、各々、表示画素(M,O)(M,N)(M,
P)の各々に印加される電圧(破線で示されてい
る)に対する液晶層にかかる電圧VLC(実線で示
されている)を示したものである。ここで第6図
に示した従来の駆動方式の場合と比較してみる
と、第8図の本発明によるVLC波形は、表示信号
による微少な変動を除くとほぼ等しい放電波形を
描いていることがわかる。このことは、本発明に
よつて表示信号による液晶層の実効電圧の変動が
抑制されたことに他ならない。 8a, b, and c show display pixels (M, O) (M, N) (M,
The voltage applied to the liquid crystal layer V LC (shown as a solid line) with respect to the voltage applied to each of P) (shown as a broken line) is shown. When compared with the case of the conventional drive method shown in Fig. 6, the V LC waveform according to the present invention shown in Fig. 8 depicts a discharge waveform that is almost the same except for slight fluctuations caused by the display signal. I understand that. This means that the present invention suppresses fluctuations in the effective voltage of the liquid crystal layer due to display signals.
このように、同一信号電極上のON−OFFに影
響されることなく画素印加実効電圧が決まるた
め、選択期間のピークレベル、選択レベルをとる
時間、ピークレベルを変調することにより、従来
に非線型素子液晶表示装置では不可能とされてい
た階調表示が可能となり、さらに従来の非線型素
子液晶表示装置の電圧マージンであつたOFF波
形での最大実効電圧と、ON波形での最小実効電
圧が、本発明によるとOFF波形、ON波形の特定
レベル間で与えられ、マージンが拡大される利点
を有している。しかるに本発明は、N桁のマルチ
プレクス駆動時にも、実際には2N桁のマルチプ
レクス駆動となる。桁数の増加は、従来のマトリ
クスパネルにおいては、マージンの低下を招き行
なわれなかつたが、非線型素子液晶表示装置の場
合は、ON波形のピーク電圧が印加される細走査
期間内に十分なレベルにまで液晶層の等価容量
CLCが充電される時間があれば、駆動桁数が多く
なつても問題とはならない。実際、この充電期間
は相当短くでき、非線型素子の特性によつては、
数千分の一デユーテイも可能な位である。 In this way, the effective voltage applied to the pixel is determined without being affected by ON-OFF on the same signal electrode, so by modulating the peak level of the selection period, the time to take the selection level, and the peak level, it is possible to Gradation display, which was considered impossible with element liquid crystal display devices, is now possible, and the maximum effective voltage in the OFF waveform and the minimum effective voltage in the ON waveform, which were the voltage margins of conventional nonlinear element liquid crystal display devices, have been reduced. , according to the present invention, is provided between specific levels of the OFF waveform and ON waveform, and has the advantage that the margin is expanded. However, in the present invention, even when N-digit multiplex driving is performed, the actual multiplex driving is 2N-digit multiplex driving. Increasing the number of digits was not possible in conventional matrix panels because it would reduce the margin, but in the case of non-linear element liquid crystal display devices, sufficient The equivalent capacitance of the liquid crystal layer up to the level
As long as the C LC has time to charge, there is no problem even if the number of driving digits increases. In fact, this charging period can be considerably shortened, and depending on the characteristics of the nonlinear element,
A duty of several thousandths is also possible.
以上の実施例は、1走査期間を1/2等分した例
をあげたが、本発明は、1/2等分に限定されるも
のではない。要は、CLCがピーク電圧値をとる細
走査期間内に十分なレベルにまで充電する時間が
あればよいのであつて、1走査期間内にピーク電
圧値をとる複数の細走査期間があつても良く、不
等間隔に走査期間を分割した細走査期間であつて
も良い。しかし駆動回路の容易さ、及び実効電圧
の変動の少なさから考えて、1/2等分割が最上と
考えられる。 In the above embodiments, one scanning period is divided into 1/2 equal parts, but the present invention is not limited to 1/2 equal parts. The point is that there is only time to charge the CLC to a sufficient level within the fine scanning period in which the voltage reaches its peak voltage value, and there are multiple fine scanning periods in which the voltage reaches its peak voltage within one scanning period. Alternatively, the scanning period may be a narrow scanning period obtained by dividing the scanning period at irregular intervals. However, considering the ease of the drive circuit and the small variation in effective voltage, 1/2 equal division is considered to be the best.
また、走査信号を選択レベルとする時間がON
波形の選択期間内でCLCが十分なレベルまで充電
される時間だけあれば良いから、1走査期間は必
ずしも1走査周期tsを2N等分した期間である必
要はない。即ち、1走査周期tsより少ない期間
xts(0<x≦1)を2N等分した期間を1走査期
間とすることもできる。 Also, the time when the scanning signal is set to the selected level is ON.
One scanning period does not necessarily have to be a period obtained by equally dividing one scanning period ts into 2N, since it is sufficient that the CLC is charged to a sufficient level within the waveform selection period. That is, a period less than one scanning period ts
One scanning period can also be a period obtained by dividing xts (0<x≦1) into 2N equal parts.
第9図は、1/5バイアス法、N=8、x=0.8と
した時の走査信号SCAN1とSCAN8、表示信号
SIG1を示したものである。第9図で表示時間tD
は8つの走査期間の集合であり、休止期間tPはど
の走査時間も属さない時間であり、全信号電極も
このtPの間は非選択レベルにある。この場合、tP
の期間に表示信号は常に、本発明でいう非選択波
形となつているが、選択波形であつてもかまわな
い。 Figure 9 shows the scanning signals SCAN1 and SCAN8 and the display signal when using the 1/5 bias method, N=8, and x=0.8.
This shows SIG1. In Fig. 9, the display time t D
is a set of eight scanning periods, the rest period t P is a time to which no scanning period belongs, and all signal electrodes are also at the non-selection level during this t P. In this case, tP
During the period, the display signal always has the non-selected waveform in the present invention, but it may also have the selected waveform.
また本発明で述べる選択レベル、非選択レベル
は、従来例の駆動方式の選択レベル、非選択レベ
ルに限定されるものではない。 Further, the selection level and non-selection level described in the present invention are not limited to the selection level and non-selection level of the conventional drive system.
次に、本発明の駆動信号を作る回路について述
べる。 Next, a circuit for generating a drive signal according to the present invention will be described.
第10図は、本発明の液晶表示装置のパネル及
びパネル駆動回路図であり、非線型素子ドツトマ
トリツクス液晶パネル、表示電極ドライバー部
、走査電極ドライバー部、駆動信号発生部
から構成されている。液晶パネルは、走査電極
及び表示電極から構成されている。表示電極
ドライバー部は、表示電極数をJとすると、J
段のシフトレジスター及び該シフトレジスター
の各出力に継がるJケのラツチ回路、回路のロ
ジツクレベルを液晶表示レベルに変換するレベル
シフター、該レベルシフターからの信号によ
り表示信号の点燈レベル、非点燈レベルを換える
Mケのデマルチプレクサーから構成されてい
る。走査電極ドライバー部は、走査電極数をK
ケとすると、2N段のシフトレジスター、レベ
ルシフター、該レベルシフターからの信号によ
り走査信号の選択、非選択を切換えるKケのデマ
ルチプレクサー23から構成されている。駆動信
号発生部14は、デマルチプレクサー〜〓〓、駆
動電圧発生抵抗〓〓〜〓〓から構成されている。 FIG. 10 is a panel and panel drive circuit diagram of the liquid crystal display device of the present invention, which is composed of a non-linear element dot matrix liquid crystal panel, a display electrode driver section, a scanning electrode driver section, and a drive signal generation section. A liquid crystal panel is composed of scanning electrodes and display electrodes. The display electrode driver section has J
A stage shift register and J latch circuits connected to each output of the shift register, a level shifter that converts the logic level of the circuit to a liquid crystal display level, and a signal from the level shifter controls the lighting level and non-lighting level of the display signal. It consists of M demultiplexers that change levels. The scanning electrode driver section has the number of scanning electrodes K.
In other words, it is composed of a 2N stage shift register, a level shifter, and K demultiplexers 23 that select or deselect scanning signals according to signals from the level shifter. The drive signal generating section 14 is composed of a demultiplexer ~〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓]
第11図、第12図a,bのタイミングチヤー
トを使い、第10図を詳しく説明する。 FIG. 10 will be explained in detail using the timing charts of FIGS. 11 and 12a and 12b.
第11図のφSはシフトレジスターの転送クロ
ツクであり、φSにより、表示データDATAが左
から右へ転送される。1ライン分のJケのデータ
が転送されると、ラツチ回路のクロツクパルス
CLlがhighレベルとなり、シフトレジスターか
らラツチ回路へデータがラツチされる。該デー
タはでレベルシフトされ、マルチプレクサー
の制御端子に入力される駆動信号発生部マルチプ
レクサーにおいては、表示データDATA信号
によつて、駆動信号発生部14からの表示信号
DON,DOFFが切換えられる。走査電極ドライ
バー13のシフトレジスターは第11図のごと
く、ラツチクロツクパルスCLCと同期したパルス
と表示データDATAの転送がJ/2ケ(J奇数の場
合は、J/2を越えない最大の整数又はJ/2より大き
い最小の整数)終了した時に発生するパルスの論
理和の走査クロツクCLSCをクロツクパルスとし、
1周期に1回だけhighとなるデータDscanがデー
タ入力される。シフトレジスターは、2K段の
出力のうち奇数段のみがレベルシスターと結ば
れている。従つて、シフトレジスターの各奇数
段の出力SC1,SC2,SC3等は節12−a図のよ
うになる。該信号はレベルシスターを通つて、
デマルチプレクサー〓〓に供給される。デマルチプ
レクサー〓〓においては、信号DSCANにより走査
信号の選択信号SCON、非選択信号SCOFFが切
換えられる。 φS in FIG. 11 is a transfer clock of the shift register, and display data DATA is transferred from left to right by φS . When J pieces of data for one line are transferred, the clock pulse of the latch circuit
CLl becomes high level and data is latched from the shift register to the latch circuit. The data is level-shifted and input to the control terminal of the multiplexer.In the multiplexer, the display signal from the drive signal generator 14 is input by the display data DATA signal.
DON and DOFF can be switched. As shown in Figure 11, the shift register of the scanning electrode driver 13 transfers the pulses synchronized with the latch clock pulse CLC and the display data DATA by J/2 units (in the case of an odd number of J, the maximum transfer rate does not exceed J/2). An integer or the smallest integer larger than J/2), the scanning clock CL SC of the logical sum of the pulses generated when the clock pulse is completed,
Data Dscan, which becomes high only once in one cycle, is input as data. In the shift register, only the odd-numbered stages out of the 2K stage outputs are connected to the level sister. Therefore, the outputs SC 1 , SC 2 , SC 3 , etc. of each odd stage of the shift register are as shown in Figure 12-a. The signal passes through a level sister,
Supplied to the demultiplexer. In the demultiplexer, the scanning signal selection signal SCON and non-selection signal SCOFF are switched by the signal DSCAN.
抵抗〓〓〜〓〓は、−5V値から−V〜5V値を分圧
して作る。デマルチプレクサー,〓〓は、走査信
号のレベルを液晶の交流駆動の周波数信号φfに
合わせて切換え、走査電極の選択SCON、非選択
SCOFF信号を作る。デマルチプレクサー〓〓,〓〓
は、φfに合わせて表示電極の従来の駆動方式に
おけるでいう選択信号DSEL、非選択信号
DNSELを作る。〓〓,〓〓は、本発明で必要となる
デマルチプレクサーであり、マルチプレクサー
〓〓,〓〓においてCLSCを1/2分周した信号1/2CLSC
によつてDSEL,DNSELが切換えられる。こう
して、表示電極の信号DON,DOFF(第12図
b)が形成される。 The resistors 〓〓〓〓~〓〓 are made by dividing the voltage between -V and 5V from the -5V value. The demultiplexer, 〓〓, switches the level of the scanning signal according to the frequency signal φf of the AC drive of the liquid crystal, selects the scanning electrode SCON, and deselects the scanning electrode.
Create SCOFF signal. Demultiplexer〓〓〓〓〓〓〓〓
are the selection signal DSEL and non-selection signal in the conventional drive method of the display electrode according to φf.
Create DNSEL. 〓〓, 〓〓 are demultiplexers required in the present invention, and in the multiplexers 〓〓, 〓〓, the signal 1/2CL SC , which is the frequency of CL SC divided by 1/2, is
DSEL and DNSEL are switched by . In this way, the display electrode signals DON and DOFF (FIG. 12b) are formed.
第13図は、本発明の駆動回路の必要なクロツ
クパルスを発生する制御回路の一例である。本実
施例では、J=160、K=120としてあり、6ビツ
トの2進カウンター〓〓、NORゲート、RSフリ
ツプフロツクプ、インバータ、D型フリツプ
フロツプ〓〓,〓〓,〓〓,〓〓、NORゲート〓〓,〓
〓、
6ビツト2進カウンター〓〓、ANDゲート〓〓から
構成されている。表示電極ドライバー12のシフ
トレジスターに供給されるクロツクパルスφs
は、6ビツトの2進カウンター〓〓でカウントさ
れ、J/2=80カウントすると、これをゲートが
検出し、SR−FFをSETする。RS−FFは、
すぐにφsの立上りに同期して、RESETされる。
の出力CLSCはカウンタ〓〓のRESET端子に入力
し、かつ、D型FF〓〓の入力となる。Dクリツプ
フロツプ〓〓はCLSCを1/2分周し、信号1/2CLSCを
作り、D型FF〓〓のD入力へ供給する。信号1/2
CLSCはD型FF〓〓NORゲート〓〓により微分され、
1走査期間を周期とする信号CLeとなり、ラツチ
回路のクロツクパルス入力端子に供給される。
カウンタ〓〓はクロツクをCLSCとしRSフリツプフ
ロツプ32からのクロツクパルスCLSCをカウン
トし、239発カウントするとANDゲート〓〓の出力
はhighとなり、このhigh信号はD型FF〓〓により
遅延され、ゲート〓〓で微分される。DFF39に
より遅延される信号は遅延信号DSCANとなり、走
査電極ドライバーのシフトレジスター21へ供給
される。また、ゲート〓〓で微分されたパルスはD
型FF〓〓のクロツクパルスとなり、半周期ごとに
high、lowが変わる交流駆動の信号φfとして、駆
動信号発生部のデマルチプレクサ24〜26に供
給される。 FIG. 13 is an example of a control circuit that generates the necessary clock pulses for the drive circuit of the present invention. In this embodiment, J=160, K=120, 6-bit binary counter, NOR gate, RS flip-flop, inverter, D-type flip-flop, NOR gate〓〓〓、〓
〓、
It consists of a 6-bit binary counter and an AND gate. Clock pulse φs supplied to the shift register of the display electrode driver 12
is counted by a 6-bit binary counter 〓〓, and when J/2 = 80 counts, the gate detects this and sets SR-FF. RS-FF is
It is immediately reset in synchronization with the rise of φs.
The output CL SC is input to the RESET terminal of the counter 〓 〓 and also becomes the input of the D type FF 〓 〓. The D clip flop divides the frequency of CL SC by 1/2, creates a signal 1/2 CL SC , and supplies it to the D input of the D type FF. signal 1/2
CL SC is differentiated by D-type FF〓〓NOR gate〓〓,
This becomes a signal CLe having a period of one scanning period, and is supplied to the clock pulse input terminal of the latch circuit.
The counter uses the clock as CL SC and counts the clock pulses CL SC from the RS flip-flop 32. When it counts 239 pulses, the output of the AND gate becomes high. This high signal is delayed by the D-type FF, and the gate It is differentiated by 〓. The signal delayed by the DFF 39 becomes a delayed signal D SCAN and is supplied to the shift register 21 of the scan electrode driver. Also, the pulse differentiated by the gate 〓〓 is D
It becomes a clock pulse of type FF〓〓, and every half period
It is supplied to the demultiplexers 24 to 26 of the drive signal generation section as an AC drive signal φf whose high and low levels change.
以上の如く、本発明の液晶電気光学装置の駆動
方法は、1フレーム周期内の非選択期間の画素電
極に印加される電圧の平均値の絶対値が、大部分
の画素電極についてほぼ等しくしたので、点燈波
形の液晶に印加される実効電圧の最小値EONnioと
非点燈波形の液晶に印加される実効電圧の最大値
EONnaxを中間的なレベルに近づき、階調表示への
応用、コントラストのバラツキ防止、マージンの
増加を可能にしたものである。すなわち、パネル
画像全体にわたつてムラのない階調表示が可能と
なる液晶電気光学装置の提供が可能となる。 As described above, in the driving method of the liquid crystal electro-optical device of the present invention, the absolute value of the average value of the voltage applied to the pixel electrode during the non-selection period within one frame period is made almost equal for most of the pixel electrodes. , the minimum value of the effective voltage applied to the liquid crystal in the lighting waveform E ONnio and the maximum value of the effective voltage applied to the liquid crystal in the non-lighting waveform
This brings E ONnax closer to an intermediate level, making it possible to apply it to gradation display, prevent variations in contrast, and increase margins. In other words, it is possible to provide a liquid crystal electro-optical device that can display uniform gradations over the entire panel image.
第1図は、典型的な非線型素子の−特性で
ある。第2図は、非線型素子液晶表示装置の等価
回路である。第3図は、従来の非線形素子を用い
た液晶パネル駆動波形例である。第4図は、非線
型素子液晶表示装置の動作を示したものである。
aは印加波形の例、bは非線形素子にかかる電
圧波形、cは液晶層にかかる電圧波形である。
第5図は、非線型素子液晶表示装置の動作概念
を模式的に示したものである。
aは非線形素子のON領域、OFF領域を示し、
bは非線形素子がONした時、cはOFFした時を
示している。
第6図は、非線型素子液晶表示装置の画素印加
電圧波形(破線)と液晶層印加波形(実線)を示
したものである。
aは当時画素ON、同一信号電極上の他画素
OFFの時、bは交互にON、OFFの時、cは全画
素ONの時である。
第7図は本発明による駆動波形の一例と従来の
駆動波形を比較し描いたものである。
Aは液晶パネルの表示例、Bは従来例、Cは本
発明の例である。カツコ内は走査電極と信号電極
の交点にあたる画素にかかる電圧波形である。
SIGOは当時画素ON、同一信号電極上の他画素
OFFの場合の信号波形、SIGNは交互にON、
OFFの場合の信号波形、SIGPは同一信号電極上
の全画素ONの場合の信号波形である。
第8図は、本発明を適用した際の液晶層にかか
る電圧波形を示すものである。
aは当事画素ON、同一信号電極上の他画素
OFFの場合、bは相互にON、OFFの場合、cは
全画素ONの時である。
第9図は、本発明による休止期間tPを設置した
場合の駆動波形例である。第10図は、本発明の
液晶表示装置の駆動回路図である。第11図、第
12図a,bは、タイミングチヤートである。第
13図は、本発明の駆動回路の制御回路の一例で
ある。
FIG. 1 shows the characteristics of a typical nonlinear element. FIG. 2 is an equivalent circuit of a non-linear element liquid crystal display device. FIG. 3 is an example of driving waveforms for a liquid crystal panel using a conventional nonlinear element. FIG. 4 shows the operation of the non-linear element liquid crystal display device. a is an example of an applied waveform, b is a voltage waveform applied to the nonlinear element, and c is a voltage waveform applied to the liquid crystal layer. FIG. 5 schematically shows the operational concept of a non-linear element liquid crystal display device. a indicates the ON region and OFF region of the nonlinear element,
b indicates when the nonlinear element is turned on, and c indicates when it is turned off. FIG. 6 shows a pixel applied voltage waveform (broken line) and a liquid crystal layer applied waveform (solid line) of a non-linear element liquid crystal display device. a is pixel ON at the time, other pixels on the same signal electrode
When OFF, b is alternately ON, when OFF, c is when all pixels are ON. FIG. 7 depicts a comparison between an example of the drive waveform according to the present invention and a conventional drive waveform. A is a display example of a liquid crystal panel, B is a conventional example, and C is an example of the present invention. The area inside the box is the voltage waveform applied to the pixel at the intersection of the scanning electrode and the signal electrode.
In SIGO, the pixel was ON at that time, and other pixels on the same signal electrode
Signal waveform when OFF, SIGN is alternately ON,
The signal waveform in the case of OFF, SIGP is the signal waveform in the case that all pixels on the same signal electrode are ON. FIG. 8 shows the voltage waveform applied to the liquid crystal layer when the present invention is applied. a is the relevant pixel ON, other pixels on the same signal electrode
When OFF, b is mutually ON; when OFF, c is when all pixels are ON. FIG. 9 is an example of a drive waveform when a pause period tP according to the present invention is provided. FIG. 10 is a driving circuit diagram of the liquid crystal display device of the present invention. FIG. 11 and FIGS. 12a and 12b are timing charts. FIG. 13 is an example of a control circuit of the drive circuit of the present invention.
Claims (1)
なくとも一方の該透明絶縁基板に複数の非線形素
子、複数の画素電極が形成されてなる液晶表示パ
ネルを2フレーム交流方式で駆動する液晶電気光
学装置の駆動方法において、1フレーム周期内の
非選択期間の該画素電極に印加される電圧の平均
値の絶対値が、各画素電極について実質的に等し
いことを特徴とする液晶電気光学装置の駆動方
法。1. Liquid crystal electro-optics that drives a liquid crystal display panel in which a liquid crystal is sandwiched between a pair of transparent insulating substrates and a plurality of nonlinear elements and a plurality of pixel electrodes are formed on at least one of the transparent insulating substrates in a two-frame AC mode. A method for driving a liquid crystal electro-optical device, wherein the absolute value of the average value of the voltage applied to the pixel electrode during a non-selection period within one frame period is substantially equal for each pixel electrode. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15609782A JPS5945493A (en) | 1982-09-08 | 1982-09-08 | Driving of liquid crystal electrooptic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15609782A JPS5945493A (en) | 1982-09-08 | 1982-09-08 | Driving of liquid crystal electrooptic apparatus |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15732893A Division JPH0659645A (en) | 1993-06-28 | 1993-06-28 | Driving method for liquid crystal electro-optical device |
| JP5157326A Division JP2605584B2 (en) | 1993-06-28 | 1993-06-28 | Liquid crystal electro-optical device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5945493A JPS5945493A (en) | 1984-03-14 |
| JPH0449712B2 true JPH0449712B2 (en) | 1992-08-12 |
Family
ID=15620239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15609782A Granted JPS5945493A (en) | 1982-09-08 | 1982-09-08 | Driving of liquid crystal electrooptic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5945493A (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241796A (en) * | 1985-04-18 | 1986-10-28 | シャープ株式会社 | Driving method of liquid crystal display device |
| CA1308596C (en) * | 1986-01-13 | 1992-10-13 | Rohm And Haas Company | Microplastic structures and method of manufacture |
| JPH0452644A (en) * | 1990-06-21 | 1992-02-20 | Nec Corp | Formation of multilayered resist pattern |
| DE69126586T2 (en) * | 1990-08-30 | 1997-11-27 | At & T Corp | Device manufacturing method |
| JPH06349724A (en) * | 1993-06-08 | 1994-12-22 | Nec Corp | Method for manufacturing semiconductor device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5148733B2 (en) * | 1971-08-13 | 1976-12-22 | ||
| JPS5852595B2 (en) * | 1979-01-08 | 1983-11-24 | 株式会社日立製作所 | Driving method of matrix type liquid crystal display device |
| CA1121489A (en) * | 1979-05-30 | 1982-04-06 | Northern Telecom Limited | Lcds (liquid crystal displays) controlled by mims (metal-insulator-metal) devices |
| JPS56121112A (en) * | 1980-02-26 | 1981-09-22 | Shinko Electric Co Ltd | Resonant vibrator |
| JPS5758191A (en) * | 1980-09-25 | 1982-04-07 | Suwa Seikosha Kk | Active matric type liquid crystal indicator driving system |
| JPS5758190A (en) * | 1980-09-25 | 1982-04-07 | Suwa Seikosha Kk | Active matric type liquid crystal indicator driving system |
| JPS5764891A (en) * | 1980-10-08 | 1982-04-20 | Hitachi Ltd | Crime prevention device |
| JPS626210A (en) * | 1985-07-02 | 1987-01-13 | Matsushita Electric Ind Co Ltd | optical demultiplexer |
-
1982
- 1982-09-08 JP JP15609782A patent/JPS5945493A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5945493A (en) | 1984-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0364875B2 (en) | ||
| KR100654073B1 (en) | Electro-optical device and its driving method, liquid crystal display and its driving method, driving circuit and electronic device of electro-optical device | |
| US6421040B2 (en) | Drive method, a drive circuit and a display device for liquid crystal cells | |
| US5790092A (en) | Liquid crystal display with reduced power dissipation and/or reduced vertical striped shades in frame control and control method for same | |
| JP5567118B2 (en) | Display circuit and operation method thereof | |
| US9177511B2 (en) | Electrophoretic display device and driving method thereof | |
| JP2683914B2 (en) | Display device | |
| JP3861499B2 (en) | Matrix display device driving method, display device, and electronic apparatus | |
| JPH05127623A (en) | Matrix driving method for plane type display device | |
| JPH08511357A (en) | Display device | |
| JPH04269792A (en) | Driving method for matrix display apparatus and matrix display apparatus which can be operated by this method | |
| JP7798579B2 (en) | Display device and data driver | |
| US5801671A (en) | Liquid crystal driving device | |
| US6121945A (en) | Liquid crystal display device | |
| KR100631228B1 (en) | Electro-optical device, driving circuit thereof, driving method thereof, and electronic apparatus using electro-optical device | |
| JPH0449712B2 (en) | ||
| EP0616311B1 (en) | Matrix display device with two-terminal non-linear elements in series with the pixels and method for driving such | |
| JPS626210B2 (en) | ||
| JP2605584B2 (en) | Liquid crystal electro-optical device | |
| KR20000010461A (en) | Liquid crystal apparatus using hierarchical charge and discharge of common electrode and method for driving thereof | |
| JPH0659645A (en) | Driving method for liquid crystal electro-optical device | |
| JP3211270B2 (en) | Driving method of liquid crystal display element | |
| JP3548640B2 (en) | Liquid crystal display device and driving method thereof | |
| JP3525895B2 (en) | Driving method of liquid crystal display device | |
| JP2010044294A (en) | Electrooptical apparatus, its driving method, and electronic device |