JPH0449868A - Ｐｗｍインバータ装置 - Google Patents
Ｐｗｍインバータ装置Info
- Publication number
- JPH0449868A JPH0449868A JP2156912A JP15691290A JPH0449868A JP H0449868 A JPH0449868 A JP H0449868A JP 2156912 A JP2156912 A JP 2156912A JP 15691290 A JP15691290 A JP 15691290A JP H0449868 A JPH0449868 A JP H0449868A
- Authority
- JP
- Japan
- Prior art keywords
- output
- snubber
- voltage
- circuit
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はインバータ装置の逆変換部の電力用半導体素
子にＧ Ｔ Ｏ（Ｇａｔｅ Ｔｕｒｎ−Ｑｆｆ Ｔｈｙ
ｒｉｓｔｏｒ）を用いたＰ Ｗ Ｍ （Ｐｕｌｓｅ Ｗ
ｉｄｔｈ Ｍｏｄｕｒａｔｉｏｎ ）インバータ装置に
関するものである。
子にＧ Ｔ Ｏ（Ｇａｔｅ Ｔｕｒｎ−Ｑｆｆ Ｔｈｙ
ｒｉｓｔｏｒ）を用いたＰ Ｗ Ｍ （Ｐｕｌｓｅ Ｗ
ｉｄｔｈ Ｍｏｄｕｒａｔｉｏｎ ）インバータ装置に
関するものである。
第５図は、例えば特開昭６０−２０７４９４号公報に示
された従来のＰＷＭインバータ装置の逆変換部の構成を
示すブロック図であり、図において１は直流電源、２１
０〜２１５はトランジスタ、２１６〜２２１はフリーホ
イーリングダイオード、１４０．１５０．１６０は従来
のインバータの出力電圧検出器、２０４は直流電源１の
プラス側母線、２０５は同じくマイナス側母線、２０１
〜２０３はインバータ出力ラインである。前記インバー
タ出力ライン２０１はＵ相、同じく２０２はＶ相、同じ
く２０３はＷ相に対応する。
された従来のＰＷＭインバータ装置の逆変換部の構成を
示すブロック図であり、図において１は直流電源、２１
０〜２１５はトランジスタ、２１６〜２２１はフリーホ
イーリングダイオード、１４０．１５０．１６０は従来
のインバータの出力電圧検出器、２０４は直流電源１の
プラス側母線、２０５は同じくマイナス側母線、２０１
〜２０３はインバータ出力ラインである。前記インバー
タ出力ライン２０１はＵ相、同じく２０２はＶ相、同じ
く２０３はＷ相に対応する。
また、第６図は出力電圧検出器１４０，１５０゜１６０
の具体的な回路例を示す図で、１４１は抵抗、１４２は
フォトカブラである。前記抵抗１４１はインバータ出力
ライン２０１〜２０３に夫々接続され、フォトカブラ１
４２はマイナス側母線２０５に接続される。
の具体的な回路例を示す図で、１４１は抵抗、１４２は
フォトカブラである。前記抵抗１４１はインバータ出力
ライン２０１〜２０３に夫々接続され、フォトカブラ１
４２はマイナス側母線２０５に接続される。
次にＵ相を例にして動作について説明する。まず、イン
バータ出力ライン２０１の電圧はトランジスタ２１０と
２１１を交互にオン・オフさせ、且つそのデエーティー
を変化させて制御する。この時直流短絡を防止するため
、直流電源１のプラス側とマイナス側のトランジスタ２
’ＩＯ，２１１０点弧に相関の短絡防止時間（Ｔｄ）を
設ける。
バータ出力ライン２０１の電圧はトランジスタ２１０と
２１１を交互にオン・オフさせ、且つそのデエーティー
を変化させて制御する。この時直流短絡を防止するため
、直流電源１のプラス側とマイナス側のトランジスタ２
’ＩＯ，２１１０点弧に相関の短絡防止時間（Ｔｄ）を
設ける。
即ち直流電源１のプラス側のトランジスタ２１０とマイ
ナス側のトランジスタ２１１は交互ＫＯＨするが、スイ
ッチング時に両方ともＯＦＦする期間を設けてトランジ
スタの蓄積時間等に起因して発生する直流短絡を防止す
る。
ナス側のトランジスタ２１１は交互ＫＯＨするが、スイ
ッチング時に両方ともＯＦＦする期間を設けてトランジ
スタの蓄積時間等に起因して発生する直流短絡を防止す
る。
ところがＰＷＭ変調法の場合には短絡防止時間（Ｔｄ
）のためにインバータ出力ライン２０１の電圧出力パル
ス幅は出力電流の大きさと方向とによって変化する。プ
ラス側のトランジスタ２１０とマイナス側のトランジス
タ２１１が共にＯＦＦしているとき、すなわち、交流出
力電流がある値を有しており出力電流が順方向（インバ
ータから負荷に流れる）の場合には出力電圧はマイナス
になり、出力電流が逆方向（負荷からインバータに流れ
る）の場合には出力電圧はプラスになる。又出力電流の
大きさによって当然トランジスタの蓄積時間が変化する
。
）のためにインバータ出力ライン２０１の電圧出力パル
ス幅は出力電流の大きさと方向とによって変化する。プ
ラス側のトランジスタ２１０とマイナス側のトランジス
タ２１１が共にＯＦＦしているとき、すなわち、交流出
力電流がある値を有しており出力電流が順方向（インバ
ータから負荷に流れる）の場合には出力電圧はマイナス
になり、出力電流が逆方向（負荷からインバータに流れ
る）の場合には出力電圧はプラスになる。又出力電流の
大きさによって当然トランジスタの蓄積時間が変化する
。
これを補正する方法としてインバータ出力ライン２０１
と直流電源１のマイナス母線２０５との間に電圧検出器
１４０を設け、この電圧検出器１４０によって実際の出
力パルス幅を検出してトランジスタ２１０，２１１の０
８時間を調整して指令通りの出力を得るように制御部８
０によって制御する。
と直流電源１のマイナス母線２０５との間に電圧検出器
１４０を設け、この電圧検出器１４０によって実際の出
力パルス幅を検出してトランジスタ２１０，２１１の０
８時間を調整して指令通りの出力を得るように制御部８
０によって制御する。
インバータ出力ライン２０１の出力電圧波形は第７図に
示すように、Ｏ（Ｌｏ ）とＥｄ（Ｈｉ）の２値を取る
。トランジスタの場合出力電圧Ｅｄの立ち上がり時間（
ｔｒｉ）と立ち下がり時間（ｔｆｌ）は略０．５〜２
ｔｔ ｓ ｅ ｃと短い。インバータ出力ライン２０１
の電圧が上昇すると７オトカプラ１４２には抵抗１４１
で限流された電流が流れる。この電流値がフォトカブラ
の動作閾値を越えるとフォトカブラ１４２の出力がアク
ティブになり、インバータ出力ライン２０１がＨＩにな
ったことを検出し、制御部８０に伝達する。制御部８０
ではトランジスタのペースドライブパルスを制御する。
示すように、Ｏ（Ｌｏ ）とＥｄ（Ｈｉ）の２値を取る
。トランジスタの場合出力電圧Ｅｄの立ち上がり時間（
ｔｒｉ）と立ち下がり時間（ｔｆｌ）は略０．５〜２
ｔｔ ｓ ｅ ｃと短い。インバータ出力ライン２０１
の電圧が上昇すると７オトカプラ１４２には抵抗１４１
で限流された電流が流れる。この電流値がフォトカブラ
の動作閾値を越えるとフォトカブラ１４２の出力がアク
ティブになり、インバータ出力ライン２０１がＨＩにな
ったことを検出し、制御部８０に伝達する。制御部８０
ではトランジスタのペースドライブパルスを制御する。
従来のＰＷＭインバータ装置は以上のように構成されて
いるので、インバータ駆動にトランジスタを用℃・た場
合には問題なく動作した回路もＧＴＯを使用するとスナ
バ回路の構成によっては出力電圧の立ち上がり時間、あ
るいは立ち下がり時間が長くなったり、負荷によって大
きく変化するものが発生する。そして、従来の電圧検出
回路ではフォトカブラの閾値電流の変化によって検出レ
ベルが大きく変動するため、出力電圧の検出に乱れが生
じ相関の短絡休止時間（Ｔｄ）に変動を与えるという課
題があった。
いるので、インバータ駆動にトランジスタを用℃・た場
合には問題なく動作した回路もＧＴＯを使用するとスナ
バ回路の構成によっては出力電圧の立ち上がり時間、あ
るいは立ち下がり時間が長くなったり、負荷によって大
きく変化するものが発生する。そして、従来の電圧検出
回路ではフォトカブラの閾値電流の変化によって検出レ
ベルが大きく変動するため、出力電圧の検出に乱れが生
じ相関の短絡休止時間（Ｔｄ）に変動を与えるという課
題があった。
この発明は上記のような課題を解消するためになされた
もので、逆変換部の電力半導体にＧＴＯを採用し出力電
圧のＨｌとＬＯの検出を中間レベル（Ｅｄ／２ ）付近
の比較的変動の少い領域で行う出力電圧検出器を備えた
Ｐ Ｗ Ｍインバータ装置を得ることを目的とする。
もので、逆変換部の電力半導体にＧＴＯを採用し出力電
圧のＨｌとＬＯの検出を中間レベル（Ｅｄ／２ ）付近
の比較的変動の少い領域で行う出力電圧検出器を備えた
Ｐ Ｗ Ｍインバータ装置を得ることを目的とする。
この発明に係るＰＷＭインバータ装置はプラス側のＧＴ
Ｏのアノード側に第１のスナバコンデンサを接続し、カ
ソード側に第１のスナバダイオードを同極性に直列に接
続した回路を並列に接続すると共に、前記プラス側のＧ
ＴＯと対をなすマイナス側のＧＴＯのアノード側に第２
のスナバダイオードを同極性に接続し、カソード側に第
２のスナバコンデンサを直列圧した回路を並列に接続し
、前記直列に接続された第１のスナバコンデンサと第１
のスナバダイオードの交点及び第２のスナバダイオード
と第２のスナバコンデンサの交点間をスナバ抵抗を介し
て接続し、前記プラス側ＧＴＯのカソードと、マイナス
側ＧＴＯのアノード間にセンタタップを有する限流リア
クトルを設けた逆変換部のアーム対と、その逆変換部の
アーム対を複数組並列にしてＧＴＯに順方向に接続した
直流電源と、その直流電源の端子間に接続され複数の抵
抗で構成した分圧器と、その分圧器の出力と前記逆変換
部のセンタタップ出力の各相間に前記分圧器の出力より
前記逆変換部の出力が大になると制御指令を出力する出
力電圧検出器と、その出力電圧検出器の制御指令を上下
アーム短絡防止時間の制御信号として入力する制御部と
を備えて構成したものである。
Ｏのアノード側に第１のスナバコンデンサを接続し、カ
ソード側に第１のスナバダイオードを同極性に直列に接
続した回路を並列に接続すると共に、前記プラス側のＧ
ＴＯと対をなすマイナス側のＧＴＯのアノード側に第２
のスナバダイオードを同極性に接続し、カソード側に第
２のスナバコンデンサを直列圧した回路を並列に接続し
、前記直列に接続された第１のスナバコンデンサと第１
のスナバダイオードの交点及び第２のスナバダイオード
と第２のスナバコンデンサの交点間をスナバ抵抗を介し
て接続し、前記プラス側ＧＴＯのカソードと、マイナス
側ＧＴＯのアノード間にセンタタップを有する限流リア
クトルを設けた逆変換部のアーム対と、その逆変換部の
アーム対を複数組並列にしてＧＴＯに順方向に接続した
直流電源と、その直流電源の端子間に接続され複数の抵
抗で構成した分圧器と、その分圧器の出力と前記逆変換
部のセンタタップ出力の各相間に前記分圧器の出力より
前記逆変換部の出力が大になると制御指令を出力する出
力電圧検出器と、その出力電圧検出器の制御指令を上下
アーム短絡防止時間の制御信号として入力する制御部と
を備えて構成したものである。
この発明における出力電圧検出器は、分圧器の出力と逆
変換部の各アーム対のセンタタップ出力の各相との間に
夫々設けられ、分圧器の出力より前記逆変換部の出力の
方が犬になると制御指令を制御部に出力するので、上下
アーム短絡防止時間に起因するインバータ出力電圧の乱
れ防止が改善される。また、スナバエネルギーの一部が
負荷に環流されるためスナバロスが低減される。
変換部の各アーム対のセンタタップ出力の各相との間に
夫々設けられ、分圧器の出力より前記逆変換部の出力の
方が犬になると制御指令を制御部に出力するので、上下
アーム短絡防止時間に起因するインバータ出力電圧の乱
れ防止が改善される。また、スナバエネルギーの一部が
負荷に環流されるためスナバロスが低減される。
以下、この発明の一実施例を図に付いて説明する。図中
〜、第５図と同一の部分は同一の符号をもって図示した
第１図において、２は分圧器で抵抗２１．２２で構成さ
れる。１０．２０．３０はＧＴＯで構成された逆変換部
のアーム対で、３アー五対で３相インバータを構成して
いる。４０，５０．６０はこの発明にかかる出力電圧検
出器、１００は分圧器２の電圧出力である。
〜、第５図と同一の部分は同一の符号をもって図示した
第１図において、２は分圧器で抵抗２１．２２で構成さ
れる。１０．２０．３０はＧＴＯで構成された逆変換部
のアーム対で、３アー五対で３相インバータを構成して
いる。４０，５０．６０はこの発明にかかる出力電圧検
出器、１００は分圧器２の電圧出力である。
第２図は出力電圧検出器４０，５０，６０の一実施例を
示した回路図で、抵抗４１，４２．ツェナーダイオード
４３．フォトカブラ４４により構成されている。
示した回路図で、抵抗４１，４２．ツェナーダイオード
４３．フォトカブラ４４により構成されている。
また、第３図は逆変換部のアーム対１０，２０゜３０の
一実施例を示す回路図である。１１．１２はＧＴＯ１１
３，１４はフリーホイーリングダイオード、１５．１６
は（第１．第２の）スナバコンデンサ、１７．１８は（
第１．第２の）スナバダイオード、１９はスナバ抵抗、
２０はセンタツブを備えた限流リアクトルである。
一実施例を示す回路図である。１１．１２はＧＴＯ１１
３，１４はフリーホイーリングダイオード、１５．１６
は（第１．第２の）スナバコンデンサ、１７．１８は（
第１．第２の）スナバダイオード、１９はスナバ抵抗、
２０はセンタツブを備えた限流リアクトルである。
ここで、ＧＴＯｌｌ、７リーホイーリングダイオード１
３．第１のスナバコンデンサ１５及び第１のスナバダイ
オード１７を上アームＵＡ、ＧＴ０１２、フリーホイー
リングダイオード１４．第２のスナバコンデンサ１６及
び第２のスナバダイオード１８を下アームＳムと呼ぶ。
３．第１のスナバコンデンサ１５及び第１のスナバダイ
オード１７を上アームＵＡ、ＧＴ０１２、フリーホイー
リングダイオード１４．第２のスナバコンデンサ１６及
び第２のスナバダイオード１８を下アームＳムと呼ぶ。
次に動作について説明する。例えば第３図の回路におい
てＧＴＯｌ １を通して負荷に電流を流している状態で
そのＧＴＯｌ １をＯＦＦすると、負荷電流ＩＬＬ 、
ＩＬ２はスナバコンデンサ１５→スナバダイオード１
７→限流リアクトル２０のセンタタップ→負荷、及びス
ナバコンデンサ１６→スナバ抵抗１９→スナバダイオー
ド１７→限流リアクトル２０→負荷の経路で流れる。こ
の負荷電流工Ｌｌ、 ＩＬ２によってスナバコンデンサ
１５は充電され、スナバコンデンサ１６は放電する。負
荷電流を■いスナバコンデンサ１５．１６の容、量をＣ
とすれば出力電圧■の変化率は ｄ Ｖ ／ ｄ ｔ ＝ Ｉ ｔ、／（２ＸＣ）となり
、負荷電流ｒＬによって変化する。ここで、例えばイン
バータ出力ライン（例えば１０１）の電圧波形を第４図
に示すとその電圧波形の立ち上がり時間ｔｒ２と立ち下
がり時間ｔｆ２は負荷電流によって数μＳａＣ〜数十μ
ｓｅｃと大きく変化する。
てＧＴＯｌ １を通して負荷に電流を流している状態で
そのＧＴＯｌ １をＯＦＦすると、負荷電流ＩＬＬ 、
ＩＬ２はスナバコンデンサ１５→スナバダイオード１
７→限流リアクトル２０のセンタタップ→負荷、及びス
ナバコンデンサ１６→スナバ抵抗１９→スナバダイオー
ド１７→限流リアクトル２０→負荷の経路で流れる。こ
の負荷電流工Ｌｌ、 ＩＬ２によってスナバコンデンサ
１５は充電され、スナバコンデンサ１６は放電する。負
荷電流を■いスナバコンデンサ１５．１６の容、量をＣ
とすれば出力電圧■の変化率は ｄ Ｖ ／ ｄ ｔ ＝ Ｉ ｔ、／（２ＸＣ）となり
、負荷電流ｒＬによって変化する。ここで、例えばイン
バータ出力ライン（例えば１０１）の電圧波形を第４図
に示すとその電圧波形の立ち上がり時間ｔｒ２と立ち下
がり時間ｔｆ２は負荷電流によって数μＳａＣ〜数十μ
ｓｅｃと大きく変化する。
このため出力電圧検出器４００閾値ｖ１は出力電圧Ｅｄ
の中間電位（Ｅｄ／２）に設定しなければならない。こ
の時、スナバコンデンサ１６のエネルギーの大部分は負
荷に環流するためスナバロスが軽減される。
の中間電位（Ｅｄ／２）に設定しなければならない。こ
の時、スナバコンデンサ１６のエネルギーの大部分は負
荷に環流するためスナバロスが軽減される。
次に出力電圧Ｅｄの検出について説明する。まず、分圧
器２を構成する抵抗２１．２２の値は、次の様に設定す
る。抵抗２１．２２の抵抗値をＲ２１、Ｒ２２とする。
器２を構成する抵抗２１．２２の値は、次の様に設定す
る。抵抗２１．２２の抵抗値をＲ２１、Ｒ２２とする。
■ Ｒ２１＋Ｒ２２；Ｅｄ／（Ｒ２１＋Ｒ２２）＞Ｉｘ
但し、工ｘはインバータ出力がＨｉ（）ｉ：ｄ）または
Ｌ ｏ （０）の時電圧検出器４０〜６０に流れる電流
。
但し、工ｘはインバータ出力がＨｉ（）ｉ：ｄ）または
Ｌ ｏ （０）の時電圧検出器４０〜６０に流れる電流
。
分圧器２の出力１００の電圧は電圧検出器４０〜６０か
ら見ると近似的に定電圧源となる。
ら見ると近似的に定電圧源となる。
■ Ｒ２１／Ｒ２２″＝−１
分圧器２の出力１００を中間電位（Ｅｄ／２）付近に設
定する。
定する。
次に電圧検出器４０〜６０の動作について第４図を参照
して説明する。インバータ出力ライン（例えば１０１）
の電圧が分圧ｌｓ２の出力１００以下のとき、電流ＩＢ
はツェナーダイオード４３→抵抗４１の経路で流れ、７
オトカプ、７４４の出力はＬｏとなる。また、インバー
タ出力ライン（例えば１０１）の電圧が分圧器２の出力
以上のときには次のように動作する。ツェナーダイオー
ド４３のツェナー電圧をＶＺ、電圧検出器４０〜６０に
印加される電圧（例えばインバータ出力ライン１０１と
分圧器出力１００との関）をＶＤ、フォトカプラ４４の
フォトダイオードの閾値電流を■ＴＨ＋抵抗４１，４２
の抵抗値をそれぞれＲ４１゜Ｒ４２とする。但し、フォ
トカプラ４４の電圧降下は無視し、Ｒ４１＞Ｒ４２とす
る。
して説明する。インバータ出力ライン（例えば１０１）
の電圧が分圧ｌｓ２の出力１００以下のとき、電流ＩＢ
はツェナーダイオード４３→抵抗４１の経路で流れ、７
オトカプ、７４４の出力はＬｏとなる。また、インバー
タ出力ライン（例えば１０１）の電圧が分圧器２の出力
以上のときには次のように動作する。ツェナーダイオー
ド４３のツェナー電圧をＶＺ、電圧検出器４０〜６０に
印加される電圧（例えばインバータ出力ライン１０１と
分圧器出力１００との関）をＶＤ、フォトカプラ４４の
フォトダイオードの閾値電流を■ＴＨ＋抵抗４１，４２
の抵抗値をそれぞれＲ４１゜Ｒ４２とする。但し、フォ
トカプラ４４の電圧降下は無視し、Ｒ４１＞Ｒ４２とす
る。
■ ＶＤ／Ｒ４１＜ ＩＴＨ
電流ＩＰは抵抗４１→抵抗４２→フオトカプラ４４の経
路で流れる閾値電流ＩＴＦＩ以下のためフォトカプラ４
２の出力はり。のままである。
路で流れる閾値電流ＩＴＦＩ以下のためフォトカプラ４
２の出力はり。のままである。
■ Ｉ ７Ｂ ＜ ＶＤ／ Ｒ４１＜ＶＺ／ Ｒ４２電
流は抵抗４１→抵抗４２→７ｔトカブラ４４の経路で流
れる。閾値電流ＩＴＨ以上のためフォトカプラ４４の出
力はＩ（ｉになる。
流は抵抗４１→抵抗４２→７ｔトカブラ４４の経路で流
れる。閾値電流ＩＴＨ以上のためフォトカプラ４４の出
力はＩ（ｉになる。
■ ＶＺ／Ｒ４２＜ＶＤ／Ｒ４１
電流は抵抗４１→抵抗４２→フオトカプラ４４の経路及
び抵抗４１→ツエナーダイオード４３の経路で流れて、
フォトカプラ４４の電流を定格値以下に制限する。フォ
トカプラ４４の出力はＨｉ になる。
び抵抗４１→ツエナーダイオード４３の経路で流れて、
フォトカプラ４４の電流を定格値以下に制限する。フォ
トカプラ４４の出力はＨｉ になる。
以上の説明から出力電圧検出器４０〜６０は出力電圧が
Ｅｄ／２＋ＩＴ、ＸＲ４１のときに閾値をもち、フォト
カプラの出力が変化する。抵抗Ｒ４１を低い値に設定す
れば閾値は中央値（Ｅｄ／２）に近い値になる。
Ｅｄ／２＋ＩＴ、ＸＲ４１のときに閾値をもち、フォト
カプラの出力が変化する。抵抗Ｒ４１を低い値に設定す
れば閾値は中央値（Ｅｄ／２）に近い値になる。
尚、上記実施例では、固定直流電源の三相インバータを
例にして説明したが、直流電源は可変であっでもよく、
又インバータ相数は単相、その他であってもよく、上記
実施例と同様の効果を奏する。
例にして説明したが、直流電源は可変であっでもよく、
又インバータ相数は単相、その他であってもよく、上記
実施例と同様の効果を奏する。
以上のようにこの発明によれば、直流電源の端子間に接
続された分圧器の出力と、各逆変換器のアーム対のセン
タタップ出力との間に出力電圧検出器を接続し、前記分
圧器の出力電圧より前記逆変換部の出力電圧の方が大に
なると制御部に制御指令を出力して上下アーム短絡時間
を制御するように構成したので、ＧＴＯアームの短絡防
止時間を常に安定に確保して信頼度の高いＰＷＭインバ
ータ装置を安価に提供できる効果がある。
続された分圧器の出力と、各逆変換器のアーム対のセン
タタップ出力との間に出力電圧検出器を接続し、前記分
圧器の出力電圧より前記逆変換部の出力電圧の方が大に
なると制御部に制御指令を出力して上下アーム短絡時間
を制御するように構成したので、ＧＴＯアームの短絡防
止時間を常に安定に確保して信頼度の高いＰＷＭインバ
ータ装置を安価に提供できる効果がある。
第１図はこの発明の一実施例によるＰＷＭインバータ装
置の構成図、第２図は電圧検出器の回路例を示す回路図
、第３図は逆変換部のアーム対の例を示す回路図、第４
図は逆変換部の出力電圧波形図、第５図は従来のトラン
ジスタＰＷＭインバータ装置の構成図、第６図は第５図
の１例とじての電圧検出回路図、第７図は１例としての
出力電圧波形図である。 図において、１は直流電源、２は分圧器、２１゜２２は
抵抗、１０〜３０は逆変換部のアーム対、４０〜６０は
出力電圧検出器、１１．１２はＧＴＯ１１５，１６は（
第１．第２の）スナバコンデンサ、１７．１８は（第１
．第２の）スナバダイオード、１９はスナバ抵抗、２０
は限流リアクトル、８０は制御部、ＵＡは上アーム、Ｓ
Ａは下アームである。 なお、図中、同一符号は同一 または相当部分を示す。 特許出願人 三菱電機株式会社 （外２名） １ 直流電源 ２〉分圧器 １ＯＮ３０：逆＊Ｊ４ｆＩＳｑ Ｉ−ＩＪ＝ｐ第 図 １１１２：ＧＴＯ ＋５．１６’（茅ｌオフ１０）スナバ〕ンテ゛ンサ１７
．１８：（牙１才２の）スナバタイオート）９°スナバ
亀抗 ２０ 眼二走りアクドル ＵＡ 上アーム Ｓａ 下アーム
置の構成図、第２図は電圧検出器の回路例を示す回路図
、第３図は逆変換部のアーム対の例を示す回路図、第４
図は逆変換部の出力電圧波形図、第５図は従来のトラン
ジスタＰＷＭインバータ装置の構成図、第６図は第５図
の１例とじての電圧検出回路図、第７図は１例としての
出力電圧波形図である。 図において、１は直流電源、２は分圧器、２１゜２２は
抵抗、１０〜３０は逆変換部のアーム対、４０〜６０は
出力電圧検出器、１１．１２はＧＴＯ１１５，１６は（
第１．第２の）スナバコンデンサ、１７．１８は（第１
．第２の）スナバダイオード、１９はスナバ抵抗、２０
は限流リアクトル、８０は制御部、ＵＡは上アーム、Ｓ
Ａは下アームである。 なお、図中、同一符号は同一 または相当部分を示す。 特許出願人 三菱電機株式会社 （外２名） １ 直流電源 ２〉分圧器 １ＯＮ３０：逆＊Ｊ４ｆＩＳｑ Ｉ−ＩＪ＝ｐ第 図 １１１２：ＧＴＯ ＋５．１６’（茅ｌオフ１０）スナバ〕ンテ゛ンサ１７
．１８：（牙１才２の）スナバタイオート）９°スナバ
亀抗 ２０ 眼二走りアクドル ＵＡ 上アーム Ｓａ 下アーム
Claims (1)
- 上アームと下アームとをセンタタップ式の限流リアクト
ルで結合した回路と、前記上アームのスナバ回路の第１
のスナバコンデンサと第１のスナバダイオードの交点、
及び前記下アームのスナバ回路の第２のスナバダイオー
ドと第２のスナバコンデンサの交点との間に後述の補助
電源にスナバエネルギーを回収する際に制御する電気弁
と直列の抵抗とを接続した回路とからなるインバータア
ーム対と、前記インバータアーム対を複数組並列にして
上、下アームのＧＴＯに順方向に接続した直流電源と、
前記直流電源の端子間に接続され複数の抵抗で構成した
分圧器と、前記分圧器の出力と前記逆変換部のセンタタ
ップ出力との間に各相毎に設けられ、前記分圧器の出力
より逆変換部の出力電圧の方が大になると制御指令を出
力する出力電圧検出器と、前記出力電圧検出器の制御指
令を上下アーム短絡防止時間の制御信号として入力する
制御部とを備えたＰＷＭインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02156912A JP3082858B2 (ja) | 1990-06-15 | 1990-06-15 | Ｐｗｍインバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02156912A JP3082858B2 (ja) | 1990-06-15 | 1990-06-15 | Ｐｗｍインバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0449868A true JPH0449868A (ja) | 1992-02-19 |
| JP3082858B2 JP3082858B2 (ja) | 2000-08-28 |
Family
ID=15638100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02156912A Expired - Fee Related JP3082858B2 (ja) | 1990-06-15 | 1990-06-15 | Ｐｗｍインバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3082858B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440084A (en) * | 1993-01-08 | 1995-08-08 | Nippon Aleph Corporation | Shock detecting system |
| US5770792A (en) * | 1995-10-27 | 1998-06-23 | Nippon Aleph Corporation | Shock sensors |
| JP2012122986A (ja) * | 2010-11-19 | 2012-06-28 | Fuji Electric Co Ltd | 非接地回路の地絡検出回路 |
-
1990
- 1990-06-15 JP JP02156912A patent/JP3082858B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440084A (en) * | 1993-01-08 | 1995-08-08 | Nippon Aleph Corporation | Shock detecting system |
| US5770792A (en) * | 1995-10-27 | 1998-06-23 | Nippon Aleph Corporation | Shock sensors |
| JP2012122986A (ja) * | 2010-11-19 | 2012-06-28 | Fuji Electric Co Ltd | 非接地回路の地絡検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3082858B2 (ja) | 2000-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960016604B1 (ko) | 단상 ac 전력 변환 장치 | |
| JP3263317B2 (ja) | スイッチングモジュールおよびモジュールを用いた電力変換器 | |
| JP3102499B2 (ja) | 中性点クランプ式電力変換器の制御装置 | |
| JP2634306B2 (ja) | インバータ装置の駆動回路 | |
| US6137703A (en) | Clamped bidirectional power switches | |
| US4570212A (en) | Silicon controlled rectifier polyphase bridge inverter commutated with gate-turn-off thyristor | |
| CN1056482C (zh) | 一种晶闸管变流器的集中关断回路 | |
| JPH0435994B2 (ja) | ||
| JPH0449868A (ja) | Ｐｗｍインバータ装置 | |
| US4855887A (en) | Current and frequency converter having means to reduce switching losses | |
| JPH09121559A (ja) | インバータ装置 | |
| US4740881A (en) | Simultaneous recovery commutation current source inverter for AC motors drives | |
| JP3391095B2 (ja) | 電力変換装置の制御方法 | |
| JP2005130562A (ja) | 電力変換装置 | |
| US4506319A (en) | Inductively commutated thyristor inverter | |
| EP3846331B1 (en) | Electric power converter | |
| JP2522434B2 (ja) | Ｐｗｍ方式ｇｔｏインバ―タ | |
| JP2020162357A (ja) | モータ駆動装置、モータユニット及びモータ駆動装置の制御方法 | |
| JP3057462B2 (ja) | Ｎｐｃインバータ | |
| JP3068966B2 (ja) | スナバエネルギ回生装置 | |
| JP2820563B2 (ja) | パルスレーザ用パルス発生装置 | |
| JP3290826B2 (ja) | 電圧形自励変換器 | |
| JP3222490B2 (ja) | 電力変換装置およびその制御方法 | |
| JPH06113525A (ja) | スナバ回路 | |
| JPS63103658A (ja) | 高速応答電源装置の運転方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |