JPH04500131A

JPH04500131A - ビデオフレーム記憶装置をカラー表示装置に接続するための装置

Info

Publication number: JPH04500131A
Application number: JP2507844A
Authority: JP
Inventors: ヴァィアナ，ジョセフ・アンソニー
Original assignee: イーストマン・コダック・カンパニー
Priority date: 1989-05-30
Filing date: 1990-05-24
Publication date: 1992-01-09
Also published as: EP0429583A1; US4991120A; WO1990015404A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】ビー゛オフレーム１　カー−只　ｉに　るための　Ｗ発朋Ω分野この発明は一般にカラー画像データの処理に関係しており且つ特にディジタルビデオフレーム記憶装置のアクセス内容を制御可能に変更して、カラー表示装置における記憶画像の表示の制御のための高精度カラー画素励起信号を発生するための装置に向けられている。

カラー函像信号、例えば高解像度ビデオカメラによって与えられるもの、を処理するためのシステムは一般にディジタル化画像信号をフレーム記憶装置として知られた専用の画像記憶ユニットへダウンロードし、そしてこれの内容は付属のカラー表示装置における表示のためにホスト計算機によって制御可能にアクセスされる。信号処理構成部分の限られたデータ容量及び（一般的には８ビット／画素程度の）表示装置の付随の限られた色範囲のために、カメラから出力された原初カラー画線データは（ホスト計算機による任意の色補正又は強調を含む）データ操作及び表示の過程において（例えば、原初の２４ビット／画素から処理装置の関連の８ビット／画素範囲に）圧縮されなければならない。しかしながら、このような圧縮の結果として、原初画像におけるカラー情報のかなりの量が失われる。

実際、２４ビット／画素ビデオ画像の８ビツト範囲への圧縮は表示画像の色の可能性を１６００万かられずか２５６に低減する。換言すれば、フレーム記憶装置は、色画像表現データの金色範囲を処理したとしても、この色範囲を本来低減する信号処理機構を通してアクセスされるので、再現された画像の色品質はフロントエンドビデオ信号発生器から得られるものよりもはるかに低い。

発圀Φ！約この発明に従って、高容量色解像度能力を有するフレーム記憶装置を使用した通常の７一タ処理機構の品質低減特性は、ホスト計算機の信号処理通信リンクを通る典型的な経路を通過することを必要としないで、それを通して画像データが高解像度カラーモニタへ読み出され得るフレーム記憶装置インタフェースによって除去される。その結果、画像データの色範囲容量は不利益な影響を与えられない、加えて、フレーム記憶装置からアクセスされた画像データによって内容がアドレスされる色専用探索表の集合を用いて、再生画像における各画素が構成され得る利用可能な色のそれぞれの精密強調又は補正が与えられる。

更に詳細には、この発明は、カラー画像が細別されている画像成分の配列の色内容を規定するために使用される複数の色のうちの一つと各符号が関連している複数の多ビツトディジタル符号の形式でカラービデオ画像データが記憶されているディジタルビデオデータ記憶装置と直接インタフェース接続され得る装置に向けられている。例示的なパラメータとして、カラービデオ画像、例えばカラービデオカメラによって取り出されたそれは画像素子の（Ｎ＝１０２４）　Ｘ０１＝１０２４）配列へと細別されることができる。カメラからの画像表現出力信号が次に赤、緑及び青の（Ｊ＝３）原色の集合に対して（Ｋ＝　８　）ビット／色の符号化幅でディジタル化されると、フレーム記憶装置の内容は２４ビット／画素の色範囲で１０２４ｘ　１０２４画素配画素子−表示装置を駆動することができ、従って表示装置の任意の画素は原初ビデオ画像を構成している１６００万以上の色の任意のものを再生することができる。

フレーム記憶装置の内容のカラー表示装置との直接インタフェース接続は、ビデオ画像の色を規定するために使用された原色の一つと関連した色補正値を表す複数２にのにビット色補正符号をそれぞれが記憶する複数の探索表記憶装置で構成されたプログラム可能な色補正機構を通して行われる。フレーム記憶装置のビデオ画像内容でカラー表示装置を駆動する過程において、フレーム記憶装置の内容は順次画素方式で読み出されて、探索表記憶装置にアドレス入力として供給される。各フレーム記憶装置画像データ入力に応答して、探索表のそれぞれは色補正符号を出力する。各画素に対してアクセスされる三つの色補正符号はアナログ− ディジタル変換器に加えられて、色補正符号のそれぞれが表示装置の画素配列の画素の一つの励起を制御するためのそれぞれの画素生かし信号に変換され、これにより表示装置はフレーム記憶装置カラー画像を色補正形式で表示する。

カラー表示装置インターフェース能力に加えて、この発明はフレーム記憶装置の内容を単色表示装置にインターフェース接続することができる。この目的のために、赤及び青に対する探索表記憶装置は側路され、そして色のただ一つ（例えば緑）に対する多ピント符号が表示装置を単色で表示するためにアナログ−ディジタル変換器の三つの色入力リンクのそれぞれに加えられる。

探索表記憶装置をプログラムする過程において、インターフェース装置は色補正符号のそれぞれのものを探索表記憶装置へ書き込むために第１の比較的低いクロノクレートで非同期的に動作する。読出しモードの期間中、探索表記憶装置は表示装置のＮＸＭ配列画素に対する励起信号が発生される総計ＪＸＮＸＭＯ色補正符号を生成するために表示装置のインターフェース走査信号と同期して第１クロツクレートより速い第２クロノクレートで連続してアドレスされる。各画素を駆動するための励起電圧は三つの８ピント色補正符号に従って取り出されるので、フレーム記憶装置の金色範囲（１６００万以上の色）記憶能力が利用される。

区回Ω囚単秦説朋図１は連絡母線に結合されたカラービデオカメラ及びフレーム記憶装置を備えた分布形ディジタル信号処理システムの一般的アーキテクチャを線図で図解しており、図２はこの発明によるインターフェースの色補正符号記憶及び変換構成部分を線図で図解しており、図３は図２のビデオ信号処理回路部の動作を制御するためのタイミング・制御回路部を図解しており、又図４は図２及び３のインターフェースの動作と関連した時間回である。

謀糧μ鋭朋この発明による特定の改良形カラービデオ画像フレーム記憶装置インターフェース装置を詳細に説明する前に、この発明は王として通常の連絡回路及び構成部分の新規な構造的組み合せに存するのであってそれらの特定の詳細な形態に存するのではないことに注目するべきである。従って、これらの通常の回路及び構成部分の構造、制御及び配置は、ここでの説明の利益を有する技術に通した者に容易に明らかになるような構造上の細部で開示を不明確にしないように、この発明に直接関係のある特定の細部だけを示した容易に理解可能な構成図によって諸図面において図解されている。それゆえ、諸図面の構成図図解は例示的システムの機樒的な構造上の配置を必ずしも表現しておらず、この発明が一層容易に理解され得るように、好都合な機能上の群分けにおいてシステムの主要な構造上の成分を図解するように主として意図されている。

図１はホスト処理装置１２及び付属のカラーモニタ１４を含む分布形ディジタル信号処理システムｌＯの一般的なアーキテクチャを線図で図解しており、これにおいては画像データの源、例えばカラービデオカメラ１６がシステム連絡母線２０に入力装置として結合されている。１フレームの画像データがカメラ１６から出力されると、それはフレーム記憶装置２２に結合される。−たんフレーム記憶装置によって捕獲されると、データは処理及びモニタ１４による表示のためにホスト処理装置１２によってアクセスされることができる。前に指摘されたように、処理装置データ路及びこれの関連の端末表示装置１４の典型的な幅は８ピントの程度であるが、カメラ１６からの画像データの色範囲（及び対応する符号化容量）はそれより相当に大きい（例えば、フレーム記憶装置２２に記憶されたような源１６からの画像データの３Ｘ８＝２４ビット／画素、対、モニタ１４の８ピント／画素）。その結果、データは、処理及びモニタ１４における表示のためにフレーム記憶装置２２からホスト計算機１２を介してアクセスされると、最初に（２４ビフト／画素から８ピント／画素へ）圧縮されるので、色範囲における劇的な減小を受ける。この発明に従って、このデータ処理アーキテクチャの基本的信号処理機能性は、フレーム記憶装置２２ヘダウンロードされたカラー画像データの高品質特性が色品質における損失を伴わないで忠実に再現され得るように、フレーム記憶装置２２と高解像度（例えば１０２４　Ｘ　１０２４　）カラーモニタ３２との間に直接結合されるように構成されたビデオ信号インタフェース３０によって増大される。

図２〜４に関して以下で詳細に説明されるように、インターフェース３０は複数の探索表記憶装置で構成されたプログラム可能な色補正機構を収容しており、この記憶装置のそれぞれはフレーム記憶装置２２内のビデオ画像の色を規定するために使用された原色の一つと関連した色補正値を表す複数の色補正符号を記憶する。

フレーム記憶装置２２のビデオ画像内容で高解像度カラー表示装置３２を駆動するために、フレーム記憶装置２２の内容は順次画素方式で読み出されて探索表記憶装置にアドレス入力として加えられる。各フレーム記憶装置画像入力データに応答して、探索表のそれぞれは色補正符号を出力する。各画素に対してアクセスされた三つの色補正符号は、表示装置の画素配列の画素の一つの励起を制御するためのそれぞれの画素生かし信号に色補正符号のそれぞれを変換するためにアナログ−ディジタル変換器に加えられ、これにより表示装置はフレーム記憶装置カラー画像を色補正形式で表示する。表示装置の各画素を駆動するための励起電圧は三つの８ピント色補正符号に従って取り出されるので、フレーム記憶装置の金色範囲（１６００万以上の色）が利用される。

今度は閲２に言及すると、インターフェース３０の色補正符号記憶及び変換部分は、フレーム記憶装置のデータ母線に結合された探索表（等速呼出）記憶装置４１．４２及び４３の集合を含むものとして線図で図解されている。この説明の目的のためにフレーム記憶装置２２は４ハイド幅を収容するデータ母線アーキテクチャを使用すると仮定される。上に与えられた例示的パラメータに対しては、各記憶装置は２５６Ｘ８の記憶容量を有するであろう。記憶装置の三つのそれぞれのに＝８ビットのアドレス入力リンク５１．５２及び５３は（ＴＴＬ　−ＥＣＬ）信号レベル変換回路６１．６２及び６３を通してフレーム記憶装置２２のそれぞれの（赤、青及び緑を表す）ビデオデータリンク７１．７２及び７３に結合されている。フレーム記憶装置データ母線の４番目の８ビツトデータリンク７５はそれぞれの（ＴＴＬ−ＥＣＬ）信号レベル変換器８１．８２及び８３を通して記憶装置４１．４２及び４３のデータボート９１．９２及び９３に結合されている。探索表記憶装置の内容のプログラミング及び続出しは下で説明されるはずの図３のタイミング制御論理回路からのタイミング及び可能化信号を供給する制御リンク４５．４６．４７及び４８によって制御される。

「赤」及び「青」の探索表記憶装置４１及び４２のデータボート９１及び９２はそれぞれデータ母線リンク１０１及び１０２を介してマルチプレクサ１２１及び１２２の第１人力１１１及び１１２に結合されている。「緑」の探索表記憶装置４３のデータボート９３はデータ母線リンク１０３を介してそれぞれのマルチプレクサ１２１及び１２２の第２人力１１３及び１２３とディジタル−アナログ変換器１４０の「緑」入力ボート１４３とに接続されている。マルチプレクサ１２１の出力はディジタル−アナログ変換器１４０の「赤」入力ボート１４１に結合さ演又マルチプレクサ１２２の出力はそれの「青」入力ボート１４２に結合されている。マルチプレクサ１４０のアナログ出力（例えばＲ５−３４３Ａコンパチブル）ボート１５１．１５２及び１５３はカラー表示装置３２のそれぞれの赤、青及び緑のビデオ入力に対する画素生かしアナログ電圧を与える。（単色（緑）表示装置を駆動するときには、赤及び青の出カポー目５１及び１５２は７５オーム抵抗で終端される。）ディジタル−アナログ変換器１４０は又、三つすべての色（ＲＧＢ）における帰線消去信号及び緑における同期信号を発生するために使用される同期及び帰線消去信号のための別別の入力１４４及び１４５を持っている。６番目の入力１４６は図３のタイミング・制御回路部からのクロック信号を受けるように結合されている。

図２のビデオ信号処理回路部の動作を制御するためのタイミング・制御回路部はそれぞれの低レート「書込み」クロック（例えば８ＭＨ２）及び高レート「読取り」レート（例えば５０Ｍ１ｌｚ）入力線２０１及び２０２が結合されている制御マルチプレクサ２】０を含むものとして図３に線図で図解されている。５０ＭＨ２ｒ読取り」クロツタは６０Ｈｚ垂直走査レート及び３２　ＫＨｚの近傍における水平走査能力を持った１０２４Ｘ１０２４ビデオ表示装置の走査との適合性がある。（水平走査レートは表示装置の帰線時間に依存して変わることがある。

）リンク２２２を介しての制御レジスタ２２１の内容の制御の下で、マルチプレクサ２１０はこれの入力クロック信号の一つを下流の論理回路部への印加のために複数の出力リンク２０３のそれぞれに結合する。制御レジスタ２２１はその最も簡単な形式ではフリップフロップからなることができるが、この制御レジスタにはクロック線２２４によりデータリンク２２３の内容がロードされる。それの出力線２２２の状態はインターフェースが書込み／プログラムモードにあるか又はフレーム記憶読出しモードにあるかを決定する。書込みモードの期間中、クロックマルチプレクサ２１０はリンク２０１における低レート（８ＭＨｚ）クロックをその出力に結合し、又続出しモードの期間中高レート（５０ＭＨｚ）クロックを出力する。

フレーム記憶装置からの線２３１及び２３２におけるそれぞれの水平及び垂直同期信号はＮＡＮＤゲート２３３において組み合わされて合成同期信号を生成する。この合成同期信号はレベルシフト回路２３６によって（ＴＴＬ−ＥＣＬ）レベルシフトされて、図２における（「緑」探索表記憶装置４３を介して）ディジタル−アナログ変換器１４０の入力ポート１４４に′ｋＩＡ２３７により結合される。レベルシフト回路２３６は又フレーム記憶装置からの線２３８における帰線消去信号のレベルシフトを与えて、この信号を線１４５によりディジタル−アナログ変換器１４０に結合する。加えて、リンク２０３における画素クロック信号ＰＣＬＫを探索表記憶装置４１．４２及び４３への印加のために制御リンク４８に結合する。

探索表記憶装置のローディングを制御するための書込み可能化信号の発生は、望ましくはプログラム可能なアレーロジック（ＰＡＬ）で実現された、状態装置２５１によって行われる。状態装置は線２３８における帰線消去信号、線２２２における制御レジスタ２２１の出力、及び遅延回路２５２を介しての線２０３におけるクロックマルチプレクサ２１０のクロック出力を入力として受ける。遅延回路２５２は書込み可能化信号を記憶されるべきカラーデータパルスについて実効上中心に配置する遅延を与える。それぞれの書込み可能化信号ＨＥＲ、ＷＥＢ及び−ＥＧは状態装置２５１がら（ＴＴＬ−ＥＣＬ）レベルシフト回路２６５を通して線４５．４６及び４７により探索表記憶装置４１．４２及び４３＾の印加のために結合される。インタフェースが書込み又は読取りモードのいずれにあるかを表している制御レジスタ２２１の内容はインバータ２５５により反転され、次に回路２６５によりレベルシフトされて、制御線４８により探索表記憶装置４１．４２及び４３のそれぞれに結合される。

インターフェースの動作は図４に示された時間図を参照することによって理解されるであろう。インターフェースがフレーム記憶装置からのビデオ画像データを表示装置に制御可能に結合するために利用される前に、探索表記憶装置４１．４２及び４３には、規定の色変換演算子に従って記憶画像を調整するために、フレーム記憶装置に置かれた画像の成分が強調され、変更され又は他の方法で制御可能に調整され得る色補正又は変更符号がロードされる。色変換機構が準拠しているバラメーク、及びアルゴリズム自体はこの発明と直接関係がないので、ここでは説明されない。実際、後続の説明は、出力カラー表示装置の画素のそれぞれに対する必要な色補正を与えるためにどのような色変換演算子が使用されるべきであってもシステムが記憶を行いそれから制御可能にアクセスを行う方法を詳述する。

探索表記憶装置のローディングはシステムを「書込み」モードに置くことによって開始される。この目的のために、規定の論理ビット（例えば論理値「ｌ」）が制御レジスタ２２１へ書き込まれる。レジスタ２２１の内容の状態におけるこの変化は図４において時点【０で「書込み」状態に遷移する出力！ｇ２２２によって示されている。次に、１ａ２２２におけるこの「書込み」状態によりクロックマルチプレクサ２１０は！２０３におけるその出力クロックの周波数を５０　ＭＨｚ高速クロックから８ＭＨｚ低速クロックに変更する。システムが「書込み」モードに置かれた後のある時点ｔ１で、線２３８における帰線消去レベルはフレーム記憶装置によってデアサートされて、これにより状Ｂｇ−１２５１は書込み可能（畦）パルス−ＥＲ、ＷＥＢ及びＷＥＧを反復的に発生し始め、これらのパルスは線４５．４６及び４７によりそれぞれ探索表記憶装置４１．４２及び４３に結合される。アドレスリンク７１．７２及び７３により結合された各アドレス符号に対しで、対応する色補正が色サイクル順序においてデータリンク７５に１かれて、これにより連続的に探索表記憶装置ヘロードされる。この過程は探索表記憶装置４１〜４３のそれぞれにおける２５６の記憶場所のそれぞれがアドレスされてしまうまで継続する。前に指摘されたように、ローディング順序の期間中、線２０３における８　ＭＨｚクロックは（遅延回路２５２を介して）遅延させられるので、状態装置２５１によって出力された書込み可能化パルスはリンク７５によりロードされているデータについて中心に置かれることになる。データの最後のバイトが「青」探索表４２へ書き込まれてしまうと、線２３８における帰線消去レベルは書込みモードを絆らせるために次のクロックサイクルに先立って時点電２においてアサートされる。

探索表記憶装置に記憶された色補正符号により、フレーム記憶装置におけるカラービデオデータの読出しはシステムを「読取り」モードに置くことによって進行する。この目的のために、制御レジスタの内容の論理状態は（図４において時点ｔ４に示された）「０」ビットに変更され、従って、出力線２２２は低くなって、状態装置２５１が書込み可能化信号を発生するのを禁止する。又線２２２の状態における状態の変化によりクロックマルチプレクサ２１０は線２０３で高し− ）　（５０ＭＩ（ｚ）クロックを結合するので、画素クロックはカラー表示装置の走査レートと適合可能である。画素データは線７１．７２及び７３によりフレーム記憶装置から読み出されるにつれて探索表記憶装置にアドレス入力として結合され、そして探索表記憶装置の内容はディジタル−アナログ変換器１４０への印加のために出力リンク１０１．１０２及び１０３によりそれと対応して読み出され、そしてこの変換器から画素励起信号が生成される。正常な色モード動作中、「赤」及び「青」データはそれぞれマルチプレクサ１２１及び１２２を通してディジタル−アナログ変換器１４０に結合される。その結果、１０２４Ｘ１０２４配列の各画素に対しで、総計２４ピントの色（補正）国際！１杏輔牛国際調査報告ｕｓ　９ｏ０２９２Ｓ５Ａ　３７３３２

Claims

【特許請求の範囲】

１．カラー画像が細別されているＮ×Ｍ配列の画像成分の色内容を規定するために使用される複数のＪ色の一つと各Ｋビット符号が関連しているＪ×Ｎ×ＭのＫビットディジタル符号を収容したディジタルビデオデータ記憶装置との使用のための、Ｎ×Ｍ配列の画素を持ったカラー表示装置への印加のための画素生かし信号を制御可能に発生し、これにより前記のカラー画像が前記のカラー表示装置によって表示され得るようにするための装置であって、前記のＪ色の一つと関連した色補正値を表す複数のＫビット色補正符号をそれぞれが記憶することのできる複数Ｊの探索表記憶装置、複数のＫビット色補正符号を各探索表記憶装置へ書き込むための、前記の複数Ｊの探索表記憶装置に結合された第１装置、前記のディジタルビデオデータ記憶装置からそれぞれの探索表記憶装置へ、前記のＪ色のそれぞれの色に対するＮ×ＭのＫビットディジタル符号を結合し且つそれから、前記の表示装置のＮ×Ｍ画素のそれぞれの画素とそれぞれが関連しているＮ×ＭのＫビット色補正符号をアクセスするための、前記の複数Ｊの探索表記憶装置に結合された第２装置、及び前記のＪの探索表記憶装置のそれぞれのものから前記の第２装置によってアクセスされたＮ×ＭのＫビット色補正符号のそれぞれを前記の表示装置の前記のＮ× Ｍ画素配列の画素の一つの励起を制御するためのそれぞれの画素生かし信号へ変換するための、前記の第２装置に結合された第３装置、を備えていて、これにより、前記の第３装置により変換されたＮ×Ｍ×Ｊ画素生かし信号で前記の表示装置のＮ×Ｍ画素の励起を制御することに基づいて、前記の表示装置が前記のカラー画像を色補正形式で表示する、前記の装置。
２．前記の第２装置が前記の装置の単色動作モードに対して、それから供給されたＮ×ＭのＫビットディジタル符号を前記の第３装置に制御可能に結合するための、前記のディジタルビデオデータ記憶装置に結合された装置を備えており、これにより、前記の第３装置が、前記の第２装置によりそれに結合されたＮ×ＭのＫビットディジタル符号のそれぞれを、前記の表示装置の前記のＮ×Ｍ画素配列の画素の一つの励起を制御するためのそれぞれの画素生かし信号へ変換し、従って前記の第３装置により変換されたＮ×Ｍ画素生かし信号で前記の表示装置のＮ ×Ｍ画素の励起を制御することに基づいて前記の表示装置が前記の画像を単色形式で表示する、請求項１に記載の装置。
３．前記の複数のＪ色が赤、緑及び青の三つの色に対応している、請求項１に記載の装置。
４．前記の探索表記憶装置のそれぞれが２ｘの色補正符号を記憶することのできる、請求項１に記載の装置。
５．前記の第１装置が、前記の装置の書込み動作モードの期間中前記のＪ探索表記憶装置における記憶場所を第１クロックレートで連続してアドレスし、且つこれに前記の色補正信号のそれぞれのものを記憶するための装置を備えている、請求項１に記載の装置。
６．前記の第２装置が、前記の装置の読取り動作モードの期間中前記の第１クロックレートより速い第２クロックレートで、前記のディジタルビデオデータ記憶装置から供給されたＮ×ＭのＫビットディジタル符号を持った前記のＪ探索表記憶装置における記憶場所を連続してアドレスし、且つこれにより、前記の表示装置のＮ×Ｍ画素のそれぞれの画素とそれぞれが関連している総計Ｎ×ＭのＪ×Ｋビット色補正符号をアクセスするための装置を備えている、請求項５に記載の装置。
７．前記の第２装置が、前記の装置の単色動作モードに対して、それから供給されたＮ×ＭのＫビットディジタル符号を前記の第３装置に制御可能に結合するための、前記のディジタルビデオデータ記憶装置に結合された装置を備えており、これにより、前記の第３装置が、前記の第２装置によりそれに結合されたＮ×ＭのＫビットディジタル符号のそれぞれを、前記の表示装置の前記のＮ×Ｍ画素配列の画素の一つの励起を制御するためのそれぞれの画素生かし信号へ変換し、従って前記の第３装置により変換されたＮ×Ｍ画素生かし信号で前記の表示装置のＮ×Ｍ画素の励起を制御することに基づいて前記の表示装置が前記の画素を単色形式で表示する、請求項６に記載の装置。
８．前記の探索表記憶装置のそれぞれが２ｘの色補正符号を記憶することのできる、請求項７に記載の装置。
９．ホスト処理装置及び付属のカラー表示モニタを備えていて、前記のホスト処理装置がディジタルビデオフレーム記憶装置の結合されている連絡リンクに結合されており、前記のフレーム記憶装置が、カラービデオ源から取り出されたカラー画像のＮ×Ｍ配列の画像成分の色内容を規定するために使用される複数のＪ色の一つとそれぞれが関連しているＪ×Ｎ×ＭのＫビットディジタル符号を記憶するデータ処理システムにおいて、前記のフレーム記憶装置と、前記の付属のカラーモニタを除外した、Ｎ×Ｍ色画素の配列を持ったカラー表示装置との間に直接結合されたインタフェースであって、前記のカラー表示装置のＮ×Ｍ画素のそれぞれに対してＪ×Ｋビットディジタル符号を前記のフレーム記憶装置から制御可能にアクセスするための第１装置、及び前記の第１装置により前記のフレーム記憶装置からアクセスされたそれぞれのＪ ×Ｋディジタル符号に従って規定されている、前記のカラー表示装置のＮ×Ｍ画素の励起を生じさせるための画素生かし信号を発生するための、前記の第１装置と前記のカラー表示装置とに結合された第２装置、を備えている前記のインタフェースを含んでいる改良。
１０．前記の第２装置が、前記のＪ色の一つと関連した色補正値を表す複数のＫビット色補正符号をそれぞれが記憶することのできる複数Ｊの探索表記憶装置、複数のＫビット色補正符号を各探索表記憶装置へ書き込むための、前記の複数Ｊの探索表記憶装置に結合された装置、前記の第１装置によりアクセスされたＮ×ＭのＫビットディジタル符号を前記のフレーム記憶装置から前記の探索表記憶装置に結合して、前記の表示装置のＮ×Ｍ画素のそれぞれの画素とそれぞれが関連しているＮ×ＭのＪ×Ｋビット色補正符号を取り出すようにするための、前記の第１装置と前記の複数Ｊの探索表記憶装置とに結合された装置、及び前記のＪ探索表記憶装置のそれぞれのものからアクセスされたＮ×ＭのＫビット色補正符号のそれぞれを、前記の表示装置の前記のＮ×Ｍ画素配列の画素の一つの励起を制御するためのそれぞれの画素生かし信号に変換するために結合された装置、を備えている、請求項９に記載の装置。
１１．前記の第１装置が、前記の装置の単色動作モードに対して、それから供給されたＮ×ＭのＫビットディジタル符号を前記の変換装置に制御可能に結合するための、前記のフレーム記憶装置に結合された装置を備えており、これにより前記の変換装置が各Ｎ×ＭのＫビットディジタル符号を、前記の表示装置の前記のＮ×Ｍ画素配列の画素の一つの励起を制御するためのそれぞれの画素生かし信号に変換し、従って前記の表示装置が前記の画像を単色形式で表示する、請求項１０に記載の改良。
１２．前記の複数のＪ色が赤、緑及び青の三つの色に対応している、請求項９に記載の改良。
１３．前記の探索表記憶装置のそれぞれが２ｘの色補正符号を記憶することのできる、請求項９に記載の改良。
１４．前記の書込み装置が、前記のインタフェースの書込み動作モードの期間中第１クロックレートで前記のＪ探索表記憶装置における記憶場所を連続してアドレスし且つこれに前記の色補正符号のそれぞれのものを記憶するための装置を備えている、請求項１０に記載の改良。
１５．前記のＫビット符号結合装置が、前記の装置の読取り動作モードの期間中前記の第１クロックレートより速い第２クロックレートで、前記のフレーム記憶装置から供給されたＮ×ＭのＫビットディジタル符号を持った前記のＪ探索表記憶装置における記憶場所を連続してアドレスし、これにより、前記の表示装置のＮ×Ｍ画素のそれぞれの一つとそれぞれが関連している総計Ｎ×ＭのＪ×Ｋビット色補正符号をアクセスするための装置を備えている、請求項１４に記載の改良。