JPH04500443A - フローレートの低減を伴う伝送及び／又は記憶の前後における信号処理装置、及び当該装置を具える信号伝送及び／又は記憶システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 フローレートの低減を伴う伝送及び／又は記憶の前後における信号処理装置、及 び当該装置を具える信号伝送及び／′又は記憶システム 本発明は周期的なりラスタで群別され、且つブロック単位で、通過帯域の制限さ れている情報担体に伝送及び／′又は記憶される画像信号のような信号の処理を 行い、伝送及び／又は記憶された情報成分を低減させる信号処理装置に関するも のである。

本発明は、伝送段と、伝送及び／又は記憶される情報成分の処理量を減少させる 役割を果たす、通過帯域が制限されている情報担体を介して伝送された信号の伝 送及び／又は記憶の後、前記伝送及び、２・′又は記憶された信号の受信及び／ 又は続出段とを具える信号伝送及び／又は記憶システムにも関するものである。

ここに、前記伝送段は、前記のような信号処理装置を組み込んでいる。

本発明は、伝送及び／′又は記憶された情報成分の量を減少させた後、予め伝送 及び／又は記憶された信号の信号処理装置にも関するものである。この処理は、 補償モードと称する第１伝送及び／又は記憶モードに従って、所定のサブサンプ リング比率の時間的サブサンプリング・サブアセンブリを用い、第１信号シーケ ンスを供給するように構成し、又はフォールバックモードと称する第２伝送及び ７／又は記憶モードに従って、フォール〈くツク処理アセンブリを用い、第２信 号シーケンスを前記第１シーケンスに加えるように構成し行われる。前記モード の選択は、判定を行うサブアセンブリを用いて、それぞれ伝送及び／又は記憶さ れる動き情報成分及び、一方又は他方のモードと関連する情報成分に基づき、行 われる。

更に、本発明は、伝送及び／又は記憶された情報成分の里を減少させた後、予め 伝送及び／又は記憶された信号の処理を以下のように行う信号処理装置にも関す るものである。すなわち、補償モードと称する第１伝送及び、／又は記憶モード に従って、所定のサブサンプリング比率の時間的サブサンプリング・サブアセン ブリを用いて、第１信号シーケンスを供給するように構成し、又は、フォールバ ックモードと称する第２伝送及び／′又は記憶モードに従って、フォールバック 処理サブアセンブリを用い、第２信号シーケンスの空間的サブサンプリングによ って、第２信号シーケンスを前記第１シーケンスに加え、且つ、空間的サブサン プリングを行ったシーケンスの一方又は他方を交互に選択するために、前記モー ドの選択を、判定を行うサブアセンブリによって、伝送及び／又は記憶される動 き情報成分と、一方又は他方のモードに関連する情報成分とに基づき、前記動き 補償サブアセンブリの出力信号又は、前記フォールバック処理サブアセンブリの 出力信号を選択する。

更に、本発明は、伝送段と、伝送及び／又は記憶された情報成分の量を減少させ る役割を果たす、通過帯域が制限されている情報担体を介して伝送された信号の 伝送及び／又は記憶後の伝送及び／又は記憶された信号の受信及び／又は続出段 とを具えている信号伝送及び／又は記憶システムにも関するものである。

本発明は、処理される信号が動画像を示している情報成分を有し、且つコンパク トディスクを、伝送及び／又は記憶される信号の担体として用いる場合に、特に 興味深い適用性を有している。

例えば、画像と関連する極めて多量の情報成分の伝送及び／又は記憶は、一般的 に、伝送及び／又は記憶される信号の比較、すなわち、所定の比率で情報成分の 数を減少させることを意味している。すなわち十分な量の信号を維持し、信号が 伝える全情報がかなり変質してしまうことを避ける必要がある。例えば、上記適 用の範囲内で、許容画像品質を保持する必要がある、という事実に基づき、減少 させる比率を決定する。

フローレートを小さくするための、現在のところ知られている信号符号化方法の 多くは、別個のコサイン伝送型の直交伝送に基づいており、これによって、フロ ーレートが１７１Ｏの比率で低減する。著しい適用数、例えば、コンパクトディ スクに画像を記憶又は、処理するのに用いる場合、この比率では十分ではな（， １／２の比率の補足的な低減処理が不可決であった。

従って、本発明の目的は、フローレートの低減が不十分であることを、予め除去 している信号処理装置を提供せんとするある。

この目的のため、本発明は冒頭にて述べた種類の信号処理装置に関するものであ り、該装置が、 （ａ）補償モードとして示される第１伝送及び／又は記憶モードにおいて、原信 号クラスタよりも小さな速度の、伝送及び／又は記憶される第１信号シーケンス を供給するように構成された、所定の比率の時間的サブサンプリング・サブアセ ンブリと、（ｂ）連続する周期的なりラスタに属するブロック間の動きを評価し 、前記時間的サブサンプリングによってキャンセルされるブロックの置き換えに よって、伝送又は記憶される動き情報をブロック単位で供給するように構成され ている動き推定サブアセンブリと、 （ｃ）一方では、補償モードに従って伝送及び／又は記憶が行われる原信号中の ブロックから信号ブロックを供給し、他方では、前記キャンセルされたブロック の置き換えによって前記ブロックと関連する動き情報成分から信号ブロックを供 給し、前記キャンセルされたブロックの置き換えによって、前記伝送された信号 及び動き情報成分シーケンスから受信終了時に前記信号ブロックを再生させるよ うに構成した、動き補償を伴う信号ブロック再生サブアセンブリノと、 （ｄ）原信号と、動き補償後再生された前記信号との比較に基づき、この比較の 結果によって、前記補償モードを選択するかどうかについての情報を、ブロック 単位で供給するように構成した、判定を行うサブアセンブリと、 （ｅ）第２フオールバツク伝送及び／′又は記憶モードに従って、ブロック単位 で、少なくとも前記第１信号シーケンスと同期している第２仁号シーケンスを、 前記第１信号シーケンスに加えるように構成され、前記比較の結果に基つき、前 記第１補償モードの代わりとしての役割を果たすフォールバック処理アセンブリ とを具えていることを特徴としている。

このような構成では、前記所定の比率が１７／２と等しいことが好ましい。この 場合、好適実施例においては、前記フォールバック処理サブアセンブリが、前記 原信号の周期と等しいディレィを発生するディレィ回路と、その後段の、前記時 間的サブサンプリング・サブアセンブリと同じ比率で動作する時間的サブサンプ リング回路とを具えている。

更に、より改良された実施例では前記フォールバック処理サブアセンブリが、並 列に配置された、前記所定の比率の第１及び第２空間的サブサンプリング九ヤン ネルを具える空間的サブサンプリング・サブアセンブリを具え、前記空間的サブ サンプリングのパターンが、動きに無関係であるが、時間的信号の分解能に対し ては、固定されている。

この第１の構造において、前記所定の比率が１／２と等しい場合、信号処理装置 が、 （Ａ）前記空間的サブサンプリング・サブアセンブリが、各チャンネル毎に空間 フィルタリング回路と、その後段の１７２の比率で作動する空間的サブサンプリ ング回路とを具えるとともに、前記２つのチャンネルの出力端子に、原信号の１ ／２の周波数で、前記空間的サブサンプリング回路の出力端子の一方又は他方を 択一的に選択するように構成されている切換回路を具え；（Ｂ）前記判定を行う サブアセンブリが、判定回路によって制御される切換スイッチを具え、補償モー ドにおいて、時間的サブサンプリング・サブアセンブリの出力信号又はフォール バックモードにおいて前記切換回路の出力信号を選択することを特徴としている ことが好ましい。

フォールバック処理サブアセンブリの他の例では、前記信号処理装置は、 （Ａ）時間的サブサンプリングの比率が１／２と等しく。

（Ｂ）前記フォールバック処理サブアセンブリが、前記時間的サブサンプリング ・サブアセンブリと並列に配置された空間的サブサンプリング・サブアセンブリ を具え、該空間的サブサンプリング・サブアセンブリが２つの並列に配置された チャンネルを具え、この第１チヤンネルが第１空間サブサンプリング回路を具え 、第２チヤンネルが、直列に配置された原信号の１周期のデ、イレイを発生させ るディレィ回路と、第２空間的サブサンプリング回路とを具え、前記空間的サブ サンプリングのノ々ターンが、動きに無関係であるが、信号の時間的分解能に対 しては固定されており、且つ、前記２つの並列に配置されたチャンネルの前段に は、該チャンネルと直列に空間的フィルタリング回路を配置し、後段には、前記 空間的サブサンプリング回路の出力信号の一方又は他方を、前記原信号の１７２ の周波数で択一的に選択するように構成された切換回路を配置し、（Ｃ）前記判 定を行うサブアセンブリが、判定回路によって制御される切換スイッチを具え、 補償モードにおいて時間的サブサンプリング・サブアセンブリの出力信号を選択 し、フォールノ（ツクモードにおいて前記切換スイッチの出力信号を選択するこ とを特徴とする。

伝送及び／′又は記憶される信号が画像信号を示している特定の適用において、 信号処理装置は、画像プロ・ツク毎に選択が行われ、且つ、前記判定回路が、動 き補償内挿回路と、内挿エラー計算回路とフォールバックエラー計算回路とを具 えていることを特徴としている。

画像信号に応用する場合、伝送及び／又は記憶される信号の担体が、コンパクト ディスクタイプであるときに、特に有利な方法で、本発明を用いることができる 。

更に、本発明の目的は、受信側において、原信号に含まれる動きに関する情報成 分をロスすることなく、信号を再生することのできる、予め伝送及び／又は記憶 された信号の処理装置を提供せんとするにある。

このため、第１の例において、本発明は（ａ）前記時間的サブサンプリング・サ ブアセンブリの出力信号に対応する、伝送及び／又は記憶された信号を受信する ようζこ構成された動き補償サブアセンブリと；（ｂ）第１入力端子で前記動き 補償サブアセンブリの出力信号を受信し、第２入力端子で、前記フォールノ＜・ ツク処理サブアセンブリの出力信号に対応する伝送及び／又は記憶される信号を 受信し、且つ、前記第１又は第２動作モードに対応する前記モード情報に従って 、該出力端子から、前記第１入力端子に生じる信号又は前記第２入力端子に生じ る信号のいずれか一方をそれぞれ供給する切換スイッチと； （ｃ）入力信号の２倍の周波数で、前記切換スイ°ツチの前記出力端子又は、前 記信号処理装置の前記入力信号の周波数の半周期だけ遅れる前記動き補償サブア センブリの入力端子のいずれか一方を選択する交互選択切換スイッチとを具えて いることを特徴とする信号処理装置に関するものである。

第２の例を構成する変形例において、本発明は、（ａ）予め伝送及び／′又は記 憶された信号に対応し、且つ前記装置の入力信号を構成する受信信号の第１サブ サンプリング及び内挿サブアセンブリと； （ｂ）前記第１又は前記第２動作モードの前記選択に従って、入力端子を、それ ぞれ、直接前記装置の入力端子に又は、前記第１サブサンプリング及び内挿サブ アセンブリを介して前記と同じ前記装置の入力端子に接続している動き補償サブ アセンブリと； （ｃ）前記第１又は前記第２動作モードの前記選択に従って、入力端子を、それ ぞれ前記動き補償サブアセンブリの出力端子又は、直接前記装置の入力端子に接 続している第２サブサンプリング及び内挿サブアセンブリと： （ｄ）前記第１又は第２動作モードの選択に、それぞれ対応する前記モード情報 に従って、出力端子から、前記動き補償サブアセンブリの出力信号又は前記第２ サブサンプリング及び内挿サブアセンブリの出力信号のいずれか一方を供給する 切換スイッチと； （ｅ）入力信号の２倍の周波数で、この切換スイッチの前記出力信号又は、前記 装置の前記入力信号の周波数の半周期だけ遅れる前記動き補償サブアセンブリの 入力信号のいずれか一方を、交互に選択する切換スイッチとを具えることを特徴 とする信号処理装置にも関するものである。

第２の例の場合、信号処理装置は、前記第１及び第２サブサンプリング及び内挿 サブアセンブリが各々、空間的サブサンプリング回路と、空間的内挿回路とを具 え、且つ前記動き補償サブアセンブリが、画像記憶装置及び加算器を具え、これ ら記憶装置の内の第１番目の記憶装置の出力画像と、第２番目の記憶装置の入力 画像と、前記入力画像及び出力画像の間の動きについての情報とに基づき、動き 補償された内挿を行い、前記記憶装置の各々によって生ずるディレィが、前記信 号処理装置の入力信号の周期と等しいことを特徴とすることが好ましい。

これらの構造の一方又は他方において、信号処理装置が動き補償サブアセンブリ の入力信号の選択と、第２サブサンプリング及び内挿サブアセンブリの入力信号 の選択とを、それぞれ第１切換スイツチと第２切換スイツチとで行い、これら切 換スイッチを、前記モード情報に従って切り換えるように構成していることを特 徴とするのが有利である。

添°付した図面を参照して、非制限的な例として上げた以下の説明から、本発明 の詳細及び利点を更に詳しく説明する。

−図１は、本発明によるフローレート低減後の伝送及び／又は記憶される信号の 処理を行う装置の一例を示す図である。

−図２は、この信号処理装置中の動き補償を伴う再生サブアセンブリ及び、判定 を行うサブアセンブリの判定回路の一例を示す図である。

一図３は、図１との結合による、フォールパック処理サブアセンブリの他の一例 を示す図である。

−図４ａ〜４ｃは、それぞれ、図５ａ〜５ｃにて示されているような種々のサン プリングパターンに適合した、図３にて示すフィルタリング回路の３つの伝送特 性を示す図である。

−図６は、本発明による、フローレート低減後に伝送及び／又は記憶された信号 の処理装置の第２の例を示す図である。

−図７は、本発明による、関連する図１及び図３で示されている信号処理装置に 対応するタイプの信号処理装置における信号処理の後、予め伝送及び／又は記憶 された信号の信号処理装置を示す図であり、図７ａ、　７ｂ、　７ｃにおいて、 ３つの異なる動作モードのものを示している。

ここでは例えば、入力信号の繰り返し数は２５Ｈｚであり、これらの信号に対し て、処理装置は、繰り返し数が１２．５Ｈｚの信号を供給しなければならない。

２のファクタによるこの時間的サブサンプリングは、以下の方法によって実現さ れる。これは主に図１，３及び６と関連するものである。

図１に示されている信号処理装置は、まず第一に、いわゆる第１伝送及び／又は 記憶モードに従って、所定の比率で周波数がもとの信号よりも低い（伝達及び／ 又は記憶される）第１信号シーケンスを供給するために設けられた、時間的サブ サンプリング・サブアセンブリを具えている。ここでは、このサブアセンブリは 、半分の比率で動作する時間的なサブサンプリング回路１０′ａから成っている 。一方、この装置は、ここでは動き推定回路２０によって構成される動き推定サ ブアセンブリを具えている。この場合、時間的なサブサンプリング回路１０′ａ は、切り換えスイッチであり、この回路は、もとの繰り返し数の半分の繰り返し 数、すなわち、ここでは１２．５Ｈ２で制御され、且つ、結果的には、画像信号 のシーケンスの各々２つの信号の内の１つの信号画像が、例えば偶数の画像をキ ャンセルする。動き推定回路２０は、キャンセルされていない画像、すなわち、 この場合奇数の画像に作用する。ここに示されている例では、画像情報成分が、 １．６Ｘ］、６画像信号のブロックで処理されるものと仮定する。これらブロッ クの各々において、回路２０は動きの方向を操作し、最終的には、一方ではＤで 示されている、このようにして得られる動き情報に基づき、他方ではキャンセル された画像に隣接する２つの画像の内容に基づき、このブロックの近似を予測す る。動き情報成分も、時間的なサブサンプリング動作によってキャンセルされる これらブロックを交換することによって、伝送及び７７′又は記憶される必要が ある。図１は、２つの画像記憶装置２１及び２２と、ブロック相関器２３とを具 える動き推定回路の一例を示す図である。

この種の相関器は、例えば、Ｊ、　Ｒ，Ｊａｉｎ及びＡ、　Ｋ、　Ｊａｉｎによ る論文“変位測定及びそのインタフレーム画像の符号化”　（通信分のＩ　ＥＥ Ｅ会報、ｖｏｌ、ｃＯＭ−２９，ｎｏ、１２．　１９８１年１２月、１７９９〜 １８０８ページ）より既知である。このように提案された相関関係による動き推 定では、その効果を得るために、画像のシーケンスＩｌ＋１２、　１３等中のキ ャンセルされた画像例えば、Ｉ２の各ブロックにおける変位ベクトルＤを決定し 、関係式：％式％）） に従って、Ｄの値を知ることによって、１２周辺のキャンセルされていない画像 １１と１３との半値加算からキャンセルされた画像Ｉ２の近似を予測することが できる。ここで、Ｘは、電流画素１１＋１２＋　Ｉｎ＋　オリジナル画像の空間 指数、Ｄは（画素の）変位、そして１２は、キャンセルされた画像の電流ブロッ クの要素Ｘの強度のめられる近似である。

別の表現を用いれば、この動き推定は、各ブロック毎のサーチであり、ブロック の総計としての式：％式％）） が最小となるように、電流要素Ｘ、ベクトルＤによって表現される。この式にお いて、ＤＥＦは、“Ｄｉｓｐｌａｙ　Ｆｒａｍｅ　Ｄｉｆｆｅｒｅｎｃｅ”の略 語であり、電流ブロックと関連する近似エラーであり、このブロックにおいては 、ブロックの画像要素すべてに近似エラーを二乗して足し合わせたものに等しい 。結果的に、この近似エラーは、式： ％式％）） で表現され、この式において、最小値がサーチされる。横軸の値り、及び縦軸の 値り、によってそれぞれ制限されているサーチ範囲における変位ベクトルすべて を徹底的にテストした後、選択された変位ベクトルを、この最小値と関連するベ クトルとする。

信号処理装置は、フォールパック処理サブ−アセンブリも具えている。動き推定 サブアセンブリが、後に更に詳しく説明する所定の基準に従って取り除かれる場 合、フォールバック処理サブ−アセンブリが補償モードの動作を引き継ぐ。一般 的な方法では、動作の通常のモードは動き推定モードであり、最終的な動き補償 を行う。従って、通常のモードは結果的に補償モードである。ある場合では、こ の通常モードをフォールバックモードを示すモードに交換することができる。こ のフォールパック処理サブアセンブリはディレィ回路５０を具えており、このデ ィレィは、ここではもとの信号の周期と等しい。また、時間的サブサンプリング 回路】０′ａは、回路１０′ａと同じ比率で作動する。

信号処理装置は、動き補償と関連する再生サブアセンブリも具えている。補償モ ードにおける伝送及び／又は記憶によって生じる、もとの信号中のブロックと、 他方キャンセルされたブロックを置き換えることによる前記ブロックと関連する 動き情報成分とに基づき、再生サブアセンブリは信号ブロックを供給する。これ ら信号ブロックは、その受信により、非伝送ブロックを置き換え、伝送信号シー ケンス及び伝送動き情報成分に基づき、再生される。ここでは、図２に示されて いるように、このサブアセンブリは、画像記憶装置９４ａ　、　９１ｂ及び９２ を具えるとともに、加算器９３も具えている。これら構成要素によって、（動き 推定回路２０により選択された変位ベクトルＤを考慮し、記憶装置９１ａの出力 端子に出力される）画像Ｉｔと、（Ｄを考慮し、記憶装置９２の出力端子に出力 される）画像Ｉ、との半値加算によって、動き補償された内挿を行うことができ る。記憶装置９１ａ及び９１ｂのアドレスは、記憶装置９１ａでは−Ｄ、記憶装 置９１ｂでは十〇シフトしている。この内挿の結果中じる、動き補償された画像 は、加算器９３によって供給される。

更に、信号処理装置は、判定を行うサブ−アセンブリを具えている。このサブ− アセンブリは、ここでは判定回路によって制御される切り換えスイッチ８０′ａ を具えている。ここに記載されている例では（図２参照）、判定回路（９４〜１ ０３）を、減算器９４と、この減算器９４の出力信号を二乗する手段９５とによ って構成する。減算器９４は、動き補償再生アセンブリの出力端子（すなわち、 加算器９３の出力端子）に生じる動き補償された画像から、記憶装置９１ｂの出 力端子に生じる画像１２を引き算する。

手段９５は、減算器９５と相俟って、動き補償モードで動作する内挿エラー計算 回路（９４，９５）を構成する。この内挿エラーは、各ブロック毎に計算される 。同様に、回路（９６，９７，９Ｂ、　９９．１００゜１０１、１０２．１０３ ）は、フォールバックモードにおいて誤差計算を行う。この目的のため、この回 路は、各々空間的フィルタ９６又は９８及び減算器９７又は９９を有する画像工 、の空間フィルタ回路（９６，９７）及び（９８，９９）と、その後に続く、該 空間的フィルタ回路の出力信号を二乗するための手段１００及び１０１と、これ ら二乗手段１００及び１０１の出力信号の半値加算値を出力する加算器１０２と 、二乗手段９５の出力信号と加算器１０２の出方信号とを比較するための比較器 １０３とを具えている。この比較器１０３は、微弱な出力信号を選択するととも に、各画像ブロック毎に、対応するモード情報を出力する。すなわち、二乗手段 ９５が選択される場合は、補償モードであり、逆の場合はフォール・バックモー ドである。

図１に示す回路の動作モードを、以下に示す。第１伝送モード（補償モード）に おいて、時間的なサブサンプリング・サブアセンブリ（この場合、回路１０’　 ａ）は、第１信号シーケンスを出力する。時間的なサブサンプリングの比率は、 記載した例では１／２と等しく、これら信号の周波数は、すでに記載したように 、１２．５Ｈｚと等しい。第２伝送モード（フォールバックモード）では、第１ 信号シーケンスと同期している第２信号シーケンス、すなわち、時間的なサブサ ンプリング回路１０’　ａの出力信号も伝送する。従って、通常の伝送信号は出 力端子ｓ１で得られるブロックであり、出力端子Ｓ２で得られるフォールパック ブロックは、（判定回路９０が切換スイッチ８０′ａの閉止を制御する場合、） 出力端子Ｓ１で得られるブロックと隣接している。

この例の変形例では、フォールパック処理サブアセンブリが空間的サブサンプリ ング・サブアセンブリをも具えている。図３に示されている変形例では、それ自 身、それぞれ出力端子ｓ２及びＳＩと直列に配置された第１及び第２空間的サブ サンプリング通路を具えている。第１通路は、空間的フィルタリング回路３０′ ａと、比率１／２で動作する（例えば、五の口型、というよりはむしろ、直交サ ブサンプリングである）第１空間的サブサンプリング回路４０ａとを具えている 。第２通路は、前記回路と同一の空間的フィルタリング回路３０’　ａと、比率 １／２で動作する第２空間サブサンプリング回路６０ａとを具えている。回路６ ０ａによるサブサンプリングは、回路４０ａによるサブサンプリングと同様のも の、又は補足的なものである。すなわち、引用したサンプリング行列の例の場合 、五の目量サブサンプリング又は、同−若しくは、補足的な直交サブサンプリン グ動作である。

図４ａ〜４ｃは、サンプリングのパターンの特徴に従って、空間的フィルタリン グ回路によってなされるフィルタ処理の例を示す図である。ｆ、とｆ６とが、そ れぞれ画像の水平周波数（画素）と、垂直周波数（ライン）とであるとすると、 図４ａは、図５ａに示されているようなライン・クィンクス（５点型）サブサン プリング動作の場合に行われるフィルタリングモードを示している。（×印はサ ブサンプリング動作の間の保持画像の画素を示し、点は、キャンセルされた画像 の画素を示している。）図４ｂは、垂直直交サブサンプリング動作の場合に行わ れるフィルタリングモードを示している。（図５ｂに示されているように、２つ のラインの内の一方のラインを排除している。）図４ｃは、水平直交サブサンプ リング動作の場合に行われるフィルタリングモードを示している。（図５０に示 されているように、垂直方向に整列している各ラインの中の各２つの画素の一方 を排除している。） 空間的サブサンプリング・サブアセンブリは、２つの並列通路の出力端子に配置 されたスイッチ７０ａも具えている。このスイッチ７０ａの出力端子は、空間的 サブサンプリング回路４０ａの出力信号又は、空間的サブサンプリング回路６０ ａの出力信号のいずれか一方を受信する。従って、２つの連続する画像のサンプ ルに基づき、１２．５Ｈｚの周波数で、切換スイッチ７０ａの出力端子に完全な 画像が得られる。この画像は、予めフィルタ処理された２つの画像を混合するこ とによって得られる。

図３に示されている変形例の場合、判定を行うサブアセンブリは、第２切換スイ ツチ８０′ａを具え、この第２切換スイツチ８０″ａは、判定回路９０の制御の 下、補償モードにおいて第２時間的サブサンプリング回路１０′ａの出力信号を 選択し、フォールバックモードにおいて、スイッチ７０ａの出力信号を選択する 。

ブロックに関してのこの選択は、従来と同様、（以下に限定されるものではない が、）１６Ｘ１６のブロックまたは８×８のブロックを考慮して行われる。各ブ ロックにおいて、最終的に判定回路によって最小エラーを選択し、画像再生を行 うのは、２つのモードの一方である。

図１及び３の結合に対応するフォールパック処理サブアセンブリの実現は、唯一 に限定されない。図６は、本発明による信号処理装置の変形例を示している。こ こでは、前記のフォールパック処理サブアセンブリと等価な他のフォールパック 処理サブアセンブリを具えている。

図６に示す信号処理装置は、前述の場合と同様に、時間的なサブサンプリング・ サブアセンブリと、動き推定サブアセンブリと、動き補償再生サブアセンブリと 、判定を行うサブアセンブリとを具えている。時間的なサブサンプリング・サブ アセンブリは、ここでは（回路１０’　ａ及び１０′ａと同じく月７２の比率で 動作する時間的なサブサンプリング回路１０ｂである。図６に示す信号処理回路 は、前述の場合、フォールパック処理サブアセンブリも具えている。このフォー ルパック処理アセンブリは、以下の方法で実現される。まず、このサブアセンブ リは、信号の通過帯域を制限するための空間的フィルタリング回路３０ｂを具え ている。この空間的フィルタリング回路の後には、２つの並列に配置された通路 が続いている。第１の通路は、１／２の比率でのサンプリング（例えば、ライン ・クィンクス（５点型）というよりもむしろ直交サブサンプリング）を行う第１ 空間的サブサンプリング回路４０ｂを具え、第２の通路は、ディレィ回路５０ｂ と、１．／２の比率でサンプリングを行う第２空間的サブサンプリング回路６０ ｂとを具えている。回路５０ｂによって生じるディレィは、もとの信号の周期（ ここでは、２５Ｈｚ　）と等しい。

回路６０ｔ＋によって行われる空間的サブサンプリングは、回路・１０ｂによっ て行われる空間的サブサンプリングと同様のサブサンプリング又は補助的なサブ サンプリングである。すなわち、引用されたナンプリングマトリックスの場合、 ラインクィンクス（５点型）又は、直交サブサンプリングと同−若しくはこれの 補助的サンプリングである。

フす一ルバック処理サブアセンブリは、２つの並列通路の出力端子に配置された スイッチ７０ｂを具えている。このスイッチ７０ｂの出力端ｐは、空間的サブサ ンプリング回路４０ｂの出力信号又は空間的サブサンプリング回路６０ｂの出力 信号のいずれが一方を択一的に受信する。従って、スイッチ７０ｂの出力端子に は２−っの連続する画像から、１２．５Ｈｚの周波数で２つの以前にフィルタ処 理した画像を混合することによって、完全な画像が得られる。

前述の場合、信号処理装置は、判定を行うサブアセンブリを具えているが、ここ では、切換スイッチ８０ｂも具えている。こフ　の切換スイッチ８０ｂは、判定 回路９ｏによって制御され、補償モ］　−ドでは、時間的サブサンプリング回路 １０ｂの出力信号を選択し、フォールバックモードでは、スイッチ７０ｂの出方 信号を選択する。

本発明は、上記の処理装置に限定されるものではなく、いがなる種類の伝送及び ／又は信号記憶装置にも関連していることに注意すべきである。この伝送及び／ 又は信号記憶装置は、一方では、これらの信号を表している情報成分を、これら 情報成分の伝送又は記憶情報担体へと伝送する段を具え、他方では、このように 伝送された情報成分を受信及び／又はこのように記憶された情報を読み出すため の段を具えている。すなわち、この情報担体が通過帯域を制限している種類のも のであり、且つ、伝送及び／又は記憶の前に情報成分の量を少なくする処理動作 が必要である場合、本発明は、このような装置に関連するものであり、この時、 その伝送段は、上記信号処理装置のいずれが一つを具えている。

逆に、情報成分が前述の種類の信号処理装置によって処理された場合、その後こ の信号をもとの時間比率で再生する。この動作は、空間的サブサンプリングが伝 送に影響を及ぼす場合に、図７にて示す後処理によって行われる。伝送において 、このような空間的サブサンプリングが存在しない場合、装置の構造を、この図 ７から容易に類推することができる。

図７ａ、　７ｂ及び７ｃにそれぞれ対応する３つの別個の状態で、図７に示され ている、後述する信号処理装置は、ここで記載されている例では、周波数が１２ ．５Ｈｚの入力画像を受信する（結果的には、各々８０ｍ５続いている）。また 、装置の出力端子において、周波数が２５Ｈｚの画像を得る必要がある。入力画 像は、動き情報成分りと、モード（動き補償モード又はフォールバックモード） に関連する情報成分Ｍとを伴っている。これら動き情報成分及びモード情報成分 も、前記情報担体（図１又は図６参照）によって、伝送及び／又は記憶される。

図７ａ〜７ｃに示されている処理装置はまず、動き補償サブアセンブリを具えて いる。この動き補償サブアセンブリそれ自体が、画像記憶装置２０１ａ、　２０ １ｂ及び２０２と、加算器２０３とを具えている。この動き補償サブアセンブリ の前に、切換スイッチ１１０を設けている。この切換スイッチ１１０は、第１入 力端子で直接入力画像を受信し、第２入力端子で、第１サブサンプリング及び内 挿サブアセンブリを介し前記と同一の入力画像を受信する。

この第１サブサンプリング及び内挿サブアセンブリは、第１空間的サブサンプリ ング回路２１１と第１空間的内挿回路２１２とを具えている。この第１空間的内 挿回路は、回路２１１で採られているサブサンプリングモードに適合している。

切換スイッチ１１０は、各画像ブロック毎に、モード情報を受信するとともに、 このモード情報の機能に基づき、入力端子に直接接続する位置（切換スイッチ１ １０の対応する入力端子において、Ｃで示されている動き補償モード）又は、こ れとは逆に、反対の位置（切換スイッチ１１０の対応する入力端子において、Ｒ で示されているフォールバックモード）に切り換わり、このＲの位置で第１サブ サンプリング及び内挿サブアセンブリの出力信号を選択する。

図７ａ〜７ｃにて示す処理装置は、第２サブサンプリング及び内挿サブアセンブ リとを具えている。この第２サブサンプリング及び内挿サブアセンブリは、それ 自体第２空間的サブサンプリング回路２２１と、第２空間的内挿回路２２２とを 具えている。これらは、それぞれ回路２１１及び２１２と同一のものである。こ の第２サブサンプリング及び内挿サブアセンブリ２２１．２２２の前には、切換 スイッチ１２０を設け、後には、切換スイッチ１３０を設けている。切換スイッ チ１２０は、その第１入力端子で動き補償サブアセンブリからの出力信号を受信 し、第２入力端子で入力画像を直接受信する。この受信されたモード情報に従い 、動き補償された信号（Ｃで示されている動き補償モード）又は入力画像（Ｒで 示されているフォールバックモード）のいずれか−方を選択する。第１入力端子 において、切換スイッチ１３０は、動き補償サブアセンブリの出力信号を受信し 、第２入力端子において、第２サブサンプリング及び内挿サブアセンブリの出力 信号を受信し、受信されたモード情報に基づき、動き補償された信号（Ｃで示さ れる動き補償モード）又は、第２サブサンプリング及び内挿サブアセンブリの出 力信号（Ｒで示されているフォールバックモード）のいずれか一方を受信する。

図７ａ〜７ｃに示す処理装置は、更に切換スイッチ２５０を具えている。この切 換スイッチ２５０は、入力画像の２倍の比率で（この場合、入力画像の周波数が １２．５Ｈｚであるので、２５Ｈｚの周波数で）切換スイッチ１３０の出力信号 又は画像記憶装置２０１ｂの出力信号を択一的に選択する。

この処理装置の動作モードを、実際に接する３つの状態に対して、それぞれ対応 する図面、７ａ〜７ｃを参照して説明する。先ず第１に、装置の入力画像を、動 き補償モード又はフォールバックモードのいずれか一方に従って、すなわち、こ れら２つのモードの一方又は他方に従って、伝送及び／又は記憶の前に、処理さ れた画像ブロックによって構成することができ、これら３つの変形例が前記３つ の状態に対応していることに注意する必要がある。

まず、入力画像が、伝送及び／又は記憶前に、動き補償モードに従って処理され た画像ブロックで独占的に構成されているものと、仮定する（図７ａにて示す第 １状態）。従って、対応するモードの情報によって３つの切換スイッチ１１０〜 １３０を、位置Ｃに保持する。更に、入力画像のシーケンスをＩｌ＋　ｌａｐ　 Ｉｓ＋Ｉ７等−−−−で示し、且つ、考慮瞬時【Ｃに、（−Ｄで補償された）画 像■１が、画像記憶装置２０１ａの出力端子で得られるものと仮定すると、同時 に、１１の後８０ｍ５で生じる画像Ｉ３が、画像記憶装置２０１ｂの入力端子に 得られる。この時、切換スイッチ２５０はＩＣで２０３の出力端子を選択する。

この出力端子で得られるＩ２で示される画像は、画像１１及びＩ３とは逆のパリ ティを有する画像であり、これら画像■１及びＩ３の半値加算によって、各々画 像から４０画像は、（前もって選択され、前記動き補償サブアセンブリに供給さ れた）変位ベクトルＤの方向を考慮している。２５Ｈｚの周波数で、すなわち、 ４０ｍ５後、切換スイッチ２５０は、状態を切り換え、ＩＴで示されている位置 において、記憶装置２０１ｂの出力信号を選択する。この出力信号はＩ３である 。その理由は、Ｉ３が、４０ｍ５早く、記憶装置２０１ｂの入力端子に生じたか らである。

同じ状態変化のサイクルが続行し、その後、切換スイ・ソチ２５１は、新しく選 択された変位ベクトルの方向にＩ、と１５との重み付き平均である画像′ｌ−を 選択する。その後、画像１５、それかチの出力端子に、結果的には図７ａの処理 装置の出力端子にＩｌ＋へ、△ １２、Ｌ、１４．　Ｉｓ、１６，１７等−−−−のタイプの画像シーケンスが入 力画像の２倍の周波数で得られる。

入力画像を、伝送及び／又は記憶前に、前記フォールバックモードに従い処理さ れた画像ブロックによってもっばら構成するものと仮定する（図７ｂに示されて いる第２状態）。今回は、対応するモード情報によって、３つの切換スイッチ１ １０〜１３０を位置Ｒに保持する。伝送終了時の処理動作の間用いられるのと同 じサンプリング行列に従い、空間的サブサンプリング回路２１１によって、所定 のパリティ画像（例えば、奇数画像、すなわち、画像１１ｖ　Ｉｓ、　Ｉｓ等− −−−）のサブサンプリング処理を行い、その後、空間的内挿回路２１２によっ て、省略したサンプルを再生する。入力画像Ｉ３に対する、第１サブサンプリン グ及び内挿サブアセンブリの回路２１２の出力端子に得られる画像を１３１で示 すと、画像１３１１が入力画像１３の代わりとなることがわかる。

同様に、空間的サブサンプリング回路２２１及び空間的情報回路２２２によって 、以前に用いられていたのと同じサンプリングマトリックスの位相に従って、パ リティが反対の画像（例えば、偶数の画像Ｌ　１４−　Ｉｓ等−一−−）のサブ サンプリング及び省略したサンプルの再生がそれぞれ補償さている。入力画像■ ３に対する、第２内挿サブサンプリング・サブアセンブリの回路２２２の出力端 子に再生されるこの画像を、１２Ｒで示す。従って、切換スイッチ２５０は、Ｉ Ｃのポジションにおいて、１２Ｒで示されている前記第２サブアセンブリの出力 端子に得られる画像を選択し、又ＩＴのポジションにおいて、１２Ｒで示されて いる、第１サブサンプリング及び内挿サブアセンブリの出力端子に４０ｍ５早く 得られ、且つ画像記憶装置２０１ｂの出力端子に得られる画像を選択する。今回 は１１１１　＋　１０１　＋　Ｉ３１　＋　ＩＬＲｔ　１８Ｒ等−−−−のタイ プの画像シーケンスが、絶えず、入力画像の２倍の周波数で、図７ｂの信号処理 装置の出力端子に得られる。

入力画像が、動き補償モードに従って伝送終了時に処理される画像ブロックと、 フォールバックモードに従って伝送終了時に処理される画像ブロックとから、同 時に再生されるものと仮定する（通常量も頻繁に生じる状態である、図７０で示 されている第３状態）。２つのモードの各々に対応しているモード情報によって 、処理装置の入力端子に生じる画像ブロックが従属する処理タイプに従って、３ つの切換スイッチ１１０．１２０．１３０は、択一的にその位置をＣ又はＲに切 り換える。すなわち、この装置において行われる処理動作は、たとえどのような 場合にせよ、第１又は第２状態の場合に行われる処理動作となる。

実際には、フォールバックモードブロックの場合、第１サブサンプリング及び内 挿サブアセンブリ（２１１，２１２）は、所定のパリティ（例えば、奇数）の画 像サンプルの再生及び省略したサンプルの再生を、連続的に供給する。前記第１ サブアセンブリの出力端子に得られるブロック１３Ｒは、切換スイッチ１１０に よって、入力画像Ｉ３に再挿入され １３゜で示す将来出力画像を構成する。同様に、フォールバックモードブロック の場合において、第２サブサンプリング及び内挿サブアセンブリ（２２１，２２ ２）は、切換スイッチ１２０の出力信号を処理することによって、逆のパリティ の画像（ここでは、偶数の画像）の再生を供給する。この切換スイッチ１２０の 第２状態の役割は、（すでに記載した方法で、動き補償サブアセンブリ２０１ａ 〜２０３の出力端子に得られる）補償されたブロックＩ２を、入力画像１３に挿 入することである。前記第２サブアセンブリの入力端子に形成される画像を１′ ２で示し、その出力端子に形成される画像をビ、Ｒで示す。従って、切換スイッ チ１３０は、位置制御を行う受信モード情報の機能に基づき、動き補償サブアセ ンブリの補償された出力ブロック１□、又は第２サブサンプリング及び内挿サブ アセンブリの内挿された出力ブロック１″０のいずれか一方を選択することによ って、将来出力画像＋２ＣＩを完成することができる。

従って、この第３状態において、切換スイッチ２５０は、ＩＣで示されるポジシ ョンで切換スイッチ１３０の出力画像１２ＣＲ又は、ＩＴで示されるポジション で、切換スイッチ１１０の出力端子に４０ｍ５早く得られ、且つこの時、画像記 憶装置２０１ｂの出力端子に存在する画像Ｉ３ｅアのいずれか一方を選択する。

また、図７０に示す処理装置の出力端子に、Ｉ＋ＣＲ＋　ｌ２ＣＲ＋　ＩａｃＲ １１４ＣＲ１ｌ５ＣＲ＋等−一のタイプの画像のシーケンスが、入力画像の２倍 の周波数で再び得られる。

図７を参照して前述した伝送及び／又は記憶後の信号処理装置は、図１及び３を 合わせ説明した、伝送及び／又は記憶前の信号処理装置に対応している。伝送時 に、空間サブサンプリングを行わない場合（すなわち、図１に示されているよう な、フォールバック処理サブアセンブリのみを用いる場合）、図７に示す処理装 置は、以下の方法で簡略化される。一方では、２つの内挿及びサブサンプリング ・サブアセンブリ（２１１，２１２）及び（２２１，２２２）を取り除（ととも に、これに対応する切換スイッチ１１０及び１２０も取り除く。他方では図１の 信号Ｓ１及びＳ２に対応する信号が、この抑制を考慮し、動き補償サブアセンブ リの入力端子（記憶装置２０１ｂ及び２０２の通常の入力端子）及び、切換スイ ッチ１３０の入力端子Ｒにそれぞれ供給される。図７から容易に案出することの できる変形例は示していない。

本発明は、ここに記載されている例に限定されるものではなく、本発明に基づき 、本発明の範囲を逸脱することなく変形、変更を行うことができること勿論であ る。これら変形例のいくつかについては、すでに説明した。動き推定回路を欠い ており、フォールパック処理サブアセンブリに置き換えるかどうかを判定するの に用いられる基準が、広範な状態に対応していることにも注意する。維持される べき基準とは、例えば、動きが早すぎる又は早すぎない場合、及び動き推定回路 がその動作範囲外で作動する場合である。しかし、ノイズが大きくなり過ぎ、推 定エラーが生じる場合、すなわち、物体が反対方向に動き、動き推定回路が、誤 動作する画像区域で動作する場合、フォールバックモードでトリが制御を行うこ ともできる。

更に、本発明は、ここに記載されている処理装置に限定されるものではなく、ま た、一方では、信号を示している情報成分を、これら情報成分を伝送又は記憶す る担体に伝送する段を具え、他方では、このように伝送された情報成分を受信及 び／又はこのように記憶された情報成分を読み出す段を具えている伝送及び／又 は信号記憶システムにも関するものであること明らかである。すなわち、この情 報担体の通過帯域が制限され、伝送及び／又は記憶前の情報成分の量を小さくす るための処理動作が必要であると認められる場合、本発明は、受信段が前述の信 号処理装置のいずれか一つを具えている、伝送及び／又は信号記憶システムにも 関するものである。

ＦＩＧ、４Ｑ　Ｆ旧、４−ｂ　ＦＩＧ、４ｃ国際調査報告 ｍ　’＃””””’　”ＰＣＴ／ＮＬ　９０１０ＣＯ８５国際調査報告 ＮＬ　９００００８５ Ｓ＾　３Ｂ０２８

Claims (16)

【特許請求の範囲】
1. １．周期的なクラスタで群別され、且つブロック単位で、通過帯域の制限されて いる情報担体に伝送及び／又は記憶される画像信号のような信号の処理を行い、 伝送及び／又は記憶させた情報成分を低減させる信号処理装置において、該装置 が、（ａ）補償モードとして示される第１伝送及び／又は記憶モードにおいて、 原信号クラスタよりも小さな速度の、伝送及び／又は記憶される第１信号シーケ ンスを供給するように構成された、所定の比率の時間的サブサンプリング・サブ アセンブリと、 （ｂ）連続する周期的なクラスタに属するブロック間の動きを評価し、前記時間 的サブサンプリングによってキャンセルされるブロックの置き換えによって、伝 送又は記憶される動き情報をブロック単位で供給するように構成されている動き 推定サブアセンブリと、 （ｃ）一方では、補償モードに従って伝送及び／又は記憶が行われる原信号中の ブロックから信号ブロックを供給し、他方では、前記キャンセルされたブロック の置き換えによって前記ブロックと関連する動き情報成分から信号ブロックを供 給し、前記キャンセルされたブロックの置き換えによって、前記伝送された信号 及び動き情報成分シーケンスから受信終了時に前記信号ブロックを再生させるよ うに構成した、動き補償を伴う信号ブロック再生サブアセンブリと、（ｄ）原信 号と、動き補償後再生された前記信号との比較に基づき、この比較の結果によっ て、前記補償モードを選択するかどうかについての情報を、ブロック単位で供給 するように構成した、判定を行うサブアセンブリと、（ｅ）第２フォールバック 伝送及び／又は記憶モードに従って、ブロック単位で、少なくとも前記第１信号 シーケンスと同期している第２信号シーケンスを、前記第１信号シーケンスに加 えるように構成され、前記比較の結果に基づき、前記第１補償モードの代わりと しての役割を果たすフォールバック処理アセンブリとを具えていることを特徴と する信号処理装置。
2. ２．前記判定を行うサブアセンブリが、判定回路によって制御される切換スイッ チを具え、補償モードにおいて時間的サブサンプリング・サブアセンブリの出力 信号を選択し、フォールバックモードにおいてフォールバック処理サブアセンブ リの出力信号を選択することを特徴とする請求項１に記載の信号処理装置。
3. ３．前記所定の比率が１／２と等しいことを特徴とする請求項１又は２に記載の 信号処理装置。
4. ４．前記フォールバック処理サブアセンブリが、前記原信号の周期と等しいディ レイを発生するディレイ回路と、その後段の、前記時間的サブサンプリング・サ ブアセンブリと同じ比率で動作する時間的サブサンプリング回路とを具えること を特徴とする請求項３に記載の信号処理装置。
5. ５．前記フォールバック処理サブアセンブリが、並列に配置された、前記所定の 比率の第１及び第２空間的サブサンプリングチャンネルを具える空間的サブサン プリング・サブアセンブリを具え、前記空間的サブサンプリングのパターンが、 動きに無関係であるが、時間的信号の分解能に対しては、固定されていることを 特徴とする請求項１〜４のいずれか一項に記載の信号処理装置。
6. ６．前記所定の比率が１／２と等しいことを特徴とする請求項５に記載の信号処 理装置。
7. ７．（Ａ）前記空間的サブサンプリング・サブアセンブリが、各チャンネル毎に 空間的フィルタリング回路と、その後段の１／２の比率で作動する空間的サブサ ンプリング回路とを具えるとともに、前記２つのチャンネルの出力端子に、原信 号の１／２の周波数で、前記空間的サブサンプリング回路の出力端子の一方又は 他方を択一的に選択するように構成されている切換回路を具え； （Ｂ）前記判定を行うサブアセンブリが、判定回路によって制御される切換スイ ッチを具え、補償モードにおいて、時間的サブサンプリング・サブアセンブリの 出力信号又はフォールバックモードにおいて前記切換回路の出力信号を選択する ことを特徴とする請求項６に記載の信号処理装置。
8. ８．（Ａ）時間的サブサンプリングの比率が１／２と等しく；（Ｂ）前記フォー ルバック処理サブアセンブリが、前記時間的サブサンプリング・サブアセンブリ と並列に配置された空間的サブサンプリング・サブアセンブリを具え、該空間的 サブサンプリング・サブアセンブリが２つの並列に配置されたチャンネルを具え 、この第１チャンネルが第１空間サブサンプリング回路を具え、第２チャンネル が、直列に配置された原信号の１周期のディレイを発生させるディレイ回路と、 第２空間的サブサンプリング回路とを具え、前記空間的サブサンプリングのパタ ーンが、動きに無関係であるが、信号の時間的分解能に対しては固定されており 、且つ、前記２つの並列に配置されたチャンネルの前段には、該チャンネルと直 列に空間的フィルタリング回路を配置し、後段には、前記空間的サブサンプリン グ回路の出力信号の一方又は他方を、前記原信号の１／２の周波数で択一的に選 択するように構成された切換回路を配置し、 （Ｃ）前記判定を行うサブアセンブリが、判定回路によって制御される切換スイ ッチを具え、補償モードにおいて時間的サブサンプリング・サブアセンブリの出 力信号を選択し、フォールバックモードにおいて前記切換スイッチの出力信号を 選択することを特徴とする請求項１に記載の信号処理装置。
9. ９．前記信号が画像を表している信号である場合、画像ブロック毎に選択が行わ れ、且つ、前記判定回路が、内挿エラー計算回路と、フォールバックエラー計算 回路とを具えていることを特徴とする請求項７又は８に記載の信号処理装置。
10. １０．通過帯域が制限されている情報担体がコンパクトディスクのタイプである ことを特徴としている請求項９に記載の信号処理装置。
11. １１．伝送段と、伝送及び／又は記憶される情報成分の量を減少させる役割を果 たす、通過帯域が制限されている情報担体上に伝送される信号の伝送及び／又は 記憶の後、伝送及び／又は記憶された信号の受信及び／又は読出段とを具える信 号伝送及び／又は記憶システムにおいて、 前記伝送段が、請求項１〜１０のいずれか一頃に記載の信号処理装置を具えてい ることを特徴とする信号伝送及び／又は記憶システム。
12. １２．伝送及び／又は記憶される情報成分の量を減少させた後、予め伝送及び／ 又は記憶された信号の処理を行う信号処理装置であって、第１補償伝送及び／又 は記憶モードに従い、所定の比率の時間的サブサンプリング・サブアセンブリに よって、第１信号シーケンスを供給、又は、第２フォールバック伝送及び／又は 記憶モードに従い、フォールバック処理サブアセンブリによって、第２信号シー ケンスを、前記第１信号シーケンスに適合させるように構成し、判定を行うサブ アセンブリを用いて、同様に伝送及び／又は記憶された動き情報成分と、一方又 は他方のモードと関連する情報成分の比較に基づき、前記モードの選択をそれぞ れ行う信号処理装置において、該装置が： （ａ）前記時間的サブサンプリング・サブアセンブリの出力信号に対応する、伝 送及び／又は記憶された信号を受信するように構成された動き補償サブアセンブ リと；（ｂ）第１入力端子で前記動き補償サブアセンブリの出力信号を受信し、 第２入力端子で、前記フォールバック処理サブアセンブリの出力信号に対応する 伝送及び／又は記憶される信号を受信し、且つ、前記第１又は第２動作モードに 対応する前記モード情報に従って、該出力端子から、前記第１入力端子に生じる 信号又は前記第２入力端子に生じる信号のいずれか一方をそれぞれ供給する切換 スイッチと；（ｃ）入力信号の２倍の周波数で、前記切換スイッチの前記出力端 子又は、前記信号処理装置の前記入力信号の周波数の半周期だけ遅れる前記動き 補償サブアセンブリの入力端子のいずれか一方を選択する交互選択切換スイッチ とを具えていることを特徴とする信号処理装置。
13. １３．補償伝送及び／又は記憶モードを示している第１モードに従い、所定の比 率で時間的サブサンプリング・サブアセンブリによって第１信号シーケンスを供 給するように構成、又は、フォールバック伝送及び／又は記憶モードを示してい る第２モードに従って、フォールバック処理サブアセンブリによって、第２信号 を、前記第上シーケンスの空間的サブサンプリングを伴う前記第１シーケンスに 加えるとともに、これらの空間的サブサンプリング・シーケンスの一方又は他方 を交互に選択するように構成し、判定を行うサブアセンブリによって、同様に伝 送及び／又は記憶される動き情報成分と、一方又は他方のモードと関連する情報 成分の比較とに基づき、前記モードの選択を行い、前記動き補償サブアセンブリ の出力端子又は、前記フォールバック処理サブアセンブリの出力端子のいずれか 一方を選択するように構成した、伝送及び／又は記憶された情報成分の量を低減 後、予め伝送及び／又は記憶された信号の処理を行う信号処理装置において、該 装置が、（ａ）予め伝送及び／又は記憶された信号に対応し、且つ前記装置の入 力信号を構成する受信信号の第１サブサンプリング及び内挿サブアセンブリと； （ｂ）前記第１又は前記第２動作モードの前記選択に従って、入力端子を、それ ぞれ、直接前記装置の入力端子に又は、前記第１サブサンプリング及び内挿サブ アセンブリを介して前記と同じ前記装置の入力端子に接続している動き補償サブ アセンブリと； （ｃ）前記第１又は前記第２動作モードの前記選択に従って、入力端子を、それ ぞれ前記動き補償サブアセンブリの出力端子又は、直接前記装置の入力端子に接 続している第２サブサンプリング及び内挿サブアセンブリと；（ｄ）前記第１又 は第２動作モードの選択に、それぞれ対応する前記モード情報に従って、出力端 子から、前記動き補償サブアセンブリの出力信号又は前記第２サブサンプリング 及び内挿サブアセンブリの出力信号のいずれか一方を供給する切換スイッチと； （ｅ）入力信号の２倍の周波数で、この切換スイッチの前記出力信号又は、前記 装置の前記入力信号の周波数の半周期だけ遅れる前記動き補償サブアセンブリの 入力信号のいずれか一方を、交互に選択する切換スイッチとを具えることを特徴 とする信号処理装置。
14. １４．前記第１及び第２サブサンプリング及び内挿サブアセンブリが各々、空間 的サブサンプリング回路と、空間的内挿回路とを具え、且つ前記動き補償サブア センブリが、画像記憶装置及び加算器を具え、これら記憶装置の内の第１番目の 記憶装置の出力画像と、第２番目の記憶装置の入力画像と、前記入力画像及び出 力画像の間の動きについての情報とに基づき、動き補償された内挿を行い、前記 記憶装置の各々によって生ずるディレイが、前記信号処理装置の入力信号の周期 と等しいことを特徴とする請求項１３に記載の信号処理装置。
15. １５．動き補償サブアセンブリの入力信号の選択と、第２サブサンプリング及び 内挿サブアセンブリの入力信号の選択とを、それぞれ第１切換スイッチと第２切 換スイッチとで行い、これら切換スイッチを、前記モード情報に従って切り換え るように構成していることを特徴とする請求項１３又は１４に記載の信号処理装 置。
16. １６．伝送段と、伝送及び／又は記憶される情報成分の量を減少させる役割を果 たす、通過帯域が制限されている情報担体上に伝送される信号の伝送及び／又は 記憶の後、伝送及び／又は記憶された信号の受信及び／又は読出段とを具える信 号伝送及び／又は記憶システムにおいて、 前記受信及び／又は読出段が、請求項１２〜１５のいずれか一項に記載の信号処 理装置を具えていることを特徴とする信号伝送及び／又は記憶システム。