JPH04501636A - Ｃｃｄ撮像器及びその駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＣＣＤ　（電荷結合素子）光検出撮像器、特に抗曇り特性を持ち、光検 出器が連続的にドレインされる撮像器に関する。

光検出撮像器は、通常リニアまたは面アレイ状に配列された複数の光検出器を含 む。光検出器の線状アレイに沿って、または領域アレイ内の光検出器の各コラム に沿って、光検出器内に収集された電荷を読み出し回路へ向けて搬送するための 伝送素子が設けられている。一般に用いられているこのような伝送手段がＣＣＤ である。また、典型的な光検出器としては、光ゲート検出器またはフォトダイオ ード検出器が挙げられる。これら画形式の光検出器は、共に種々の機器内で使用 されているが、各々に性能面で一長一短がある。

光ゲート光検出器では、半導体基板の表面上に該表面から絶縁された導電性ゲー トが形成されている。撮像器は半導体基板内に形成される。ゲートにバイアスが 印加されると、ゲート下方の基板内に空乏領域が生じる。基板へ入射する光線は 電荷キャリアに変換され、該キャリアは空乏領域内で収集されることになる。

光ゲートはラグ及びノイズのないリセット特性を持つ。しかし、可視スペクトラ ムの大部分にわたってその量子効率は悪く、またゲート厚変化及び／または空乏 深さ変化のために感光性が素子全体にわたって不均一になる傾向がある。

フォトダイオード光検出器は、基板中に逆極性の導電型を持つ複数の領域を含む 。−の領域は、その間にｐｎ接合を形成する基板とすることができる。基板に入 射する光線は、電荷に変換される。この電荷は、ｐｎ接合部に形成された空乏領 域に収集される。フォトダイオード光検出器は、光ゲート光検出器よりも均一化 でき、全可視スペクトラムにわたって極めて優れた量子化効率を呈する傾向があ る。しかし、ラグ及びリセットノイズを生じやすい。更にまた、光ゲート及びフ ォトダイオード光検出器双方は、時間依存性応答の影響を受ける。というのは、 光により発生したキャリアが蓄積されている間、光検出器の空乏領域が破壊して しまうからである。即ち、電荷キャリアが光検出器の空乏領域中に収集されるに 伴い、空乏領域は完全に充填されてしまうまで小さくなってゆくからである。

従って、均一性および量子化効率が優れているだけでなく、時間独立型の応答性 及び抗曇り特性を持つ光検出器が要望されていた。

本発明は、ビンダイオードのような完全に空乏化され得る種類の光検出器を少な くとも一つ含むＣＣＤ撮像器に関するものである。フォトダイオードに近接して 、蓄積領域が形成されている。蓄積領域は電位ウェルを含む。この電位ウェルは 常に光検出器の空乏領域よりも深く、これによって光検出器内に収集される電荷 キャリアが蓄積領域へ流入して行く。蓄積領域の一側近傍には、シフトレジスタ が配置されている（例えば、ＣＣＤシフトレジスタなど）。蓄積領域とシフトレ ジスタとの間に形成された転送ゲートは、電荷キャリアを蓄積領域からシフトレ ジスタへ転送する。蓄積領域の他側近傍には抗曇りドレインが形成されており、 このドレインが蓄積領域へ収集される電荷キャリアの量を制御する。

本発明に係るＣＣＤ撮像器は、半導体物質からなり主表面を有する基板を含む。

光検出器は、基板の主表面上に配置されており、電荷キャリアがら完全に空乏化 され得る。蓄積領域は、基板の主表面で光検出器近傍に形成されている。シフト レジスタは、基板の主表面で蓄積領域の一側に沿って形成されている。蓄積領域 とシフトレジスタとの間には転送手段が形成されており、これによって電荷を蓄 積領域からシフトレジスタへ向けて選択的に転送することが可能になる。抗曇り ドレインは、基板の主表面で蓄積領域の他側に沿って形成されている。

本発明の各実施例は、次にその簡単な説明を記した各添付図面を参照しつつ説明 する。

第１図は、本発明に係るＣＣＤ撮像器の部分平面図；第２図は、第１図の２−２ 断面図； 第３図は、第１図の３−３断面図； 第４図は、第２図の断面に沿って行われた統合期間中における撮像器の電位図： 第５図は、第３図の断面に沿って行われた統合期間中における撮像器の電位図で ある。

尚、各図中には必然的に実物大ではないものがある。

第１．２及び３図には、本発明に係るＣＣＤＣＣ撮像器が示されている。第１図 は平面図、そして第２図は第１図の装置を２−２ラインで切断した部分断面図で ある。第３図は、同じく３−３ラインで切断した他の部分断面図である。撮像器 １０は、通常はｐ型車結晶シリコン（ｐ−として示した）等の半導体物質から成 り、主（頂）表面１４を持つ基板（半導体基体）１２を含む。複数の光検出器１ ６が基板中で主表面１２に沿って配置されている。図より明らかなごとく、各光 検出器】６は一直線上に整列されてリニアアレイ撮像器を構成している。しかし これに限らず、光検出器１６をそれぞれ所定間隔をおいたローとコラムとして配 列し、面アレイとして構成することも可能である。各光検出器１６の一側に近接 して、蓄積領域１８が形成されている。そして、ＣＣＤシフトレジスタ２０が、 光検出器１６に対向する蓄積領域１８の一側にそって伸長形成されている。シフ トレジスタ２０は、蓄積領域１８のライン全長にほぼ平行に沿って伸長している 。

抗曇りドレイン２４は各蓄積領域１８の一側に沿って伸長しており、結果として ＣＣＤシフトレジスタと光検出器１６のラインとの間のスペースに沿って伸長し た形を採っている。ゲート２８は、各蓄積領域１８とその抗曇リドレイン２４と の間のスペースを横切って伸長している。また、転送ゲート２９がＣＣＤシフト レジスタ２０と蓄積領域１８のラインとの間のスペースを横切って、蓄積領域１ ８のライン全長に沿って伸長している。

各光検出器１６は、完全に空乏化可能なタイプのものが使用されている。第２図 に示すように、この目的のための好適な光検出器１６はｒＴｈｅ　Ｐｉｎｎｅｄ 　Ｐｈｏｔｏｄｉｏｄｅ　Ｆｏｒ　Ａｎ　Ｉｎｔｅｒ−Ｔｒａｎｓｆｅｒ　ＣＣ Ｄ　Ｉｍａｇｅｒ　５ｅｎｓｏｒＪ　（Ｂ、Ｃ，Ｂｕｒｋｅｙ　ｅｔ　ａｔ、。

ＩＥＤＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｇｅｓｔ、１９８４．ｐａｇｅ２８）の記 事に記載されているようなタイプのビンダイオード光検出器である。このビンフ ォトダイオードは、基板１２の主表面１４にｎ型導電性領域３０（ｎとして示し た）を有する。通常、領域３０の導電性は、約１０１７不純物／Ｃｍ３である。

ｐ型導電性を有する基板１２の導電性は、通常１０１５不純物／ｃｍ３であり、 あるいは、その内部にフォトダイオードが形成されたｎ型導電性基板の表面内に ｐ型のウェルを有する。高導電性の第２ｐ型導電性領域３２（図ではｐ＋とじて 示した）は通常１０１８不純物／ｃｍ３の導電性を持ち、基板１４の第１領域３ ０の一部内に形成されている。

各蓄積領域１８は、金属または導電性多結晶シリコン等の導電体から成るゲート ３４により形成されている。各蓄積ゲート３４は、通常二酸化シリコン等から成 り、基板表面１４を被覆している絶縁性物質層３６上に形成されている。各蓄積 ゲート３４は、対応するフォトダイオード〕６の第１領域３０のエツジ上に直接 形成されたエツジを有する。各蓄積ゲート３４は、パスライン（不図示）によっ て電圧Ｒ（不図示）に接続されており、これによりゲート３４下方の基板１２内 に破線で示された電位ウェル３８を形成することとなる。各蓄積ゲート３４のエ ツジは、対応する各フォトダイオード１６のエツジ上に直接形成されているので 、蓄積ゲート３４により生成された電位ウェル３８は第２図に示すようにフォト ダイオード１６と隣接している。

ＣＣＤシフトレジスタ２０は、任意の周知構造を採用可能である。埋設チャンネ ルの構造を第２図に示す。シフトレジスタ２０は、基板１２中の表面１４に形成 され約１０　不純物／Ｃｍ３の不純物濃度を持つｎ型導電性チャンネル領域４０ （ｎ−と１７で図示）を含む。チャンネル領域４０は、蓄積領域１８のラインか ら距離を隔て且つ平行に表面１４に沿って伸長している。チャンネル領域４０上 方且つ二酸化シリコン層３６上には、互いに距離を隔てた複数の導電性ゲート４ ２がチャンネル領域４０に沿って形成されている。ゲート４２は、金属または導 電性多結晶シリコンから成る。ゲート４２は、パスライン（不図示）によって電 圧源（不図示）に接続されており、これによって任意の各ゲート４２に対して選 択的に電圧を印加してシフトレジスタ２０を作動させることができる。

第３図に示すように、各抗曇りドレイン２４は、基板１２の面１４において約１ ０１８またはそれ以上の不純物／ｃｍ３の不純物濃度をもつｎ型導電性の領域４ ８である。各ドレイン領域４８は、ＣＣＤシフトレジスタ２０とフォトダイオー ド１６のラインとの間のスペースに沿って、各蓄積領域１８の一側に沿って伸長 している。各ドレイン領域４８は導電性接点５０及びパスライン（不図示）を介 して電位源に接続されている。

転送ゲート２８及び２つの各々は、二酸化シリコン層３６上に形成された金属ま たは導電性多結晶シリコン等の導電性物質のストリップから成る。転送ゲート２ ９は、シフトレジスタ２０と蓄積領域１８との間のスペース中を伸長し、シフト レジスタゲート４２と蓄積ゲート３４双方とオーバラップしている。転送ゲート ２９は、シフトレジスタゲート４２及び蓄積ゲート３４を被覆する二酸化シリコ ンの層５２によってこれらから絶縁されている。第３図に示すように、各抗曇リ ドレインゲート２８は、その各蓄積領域ゲート３４と抗曇りドレイン領域４８と の間のスペースにわたって伸長している。

イメージアレイ１０の動作時、各光検出器１６の領域３０及び３２へ電圧が印加 されると、光検出器１６の領域が完全に空乏化する。これにより、各光検出器内 に電位ウェル１６Ｐが形成される。この電位ウェル１６Ｐは、電位（ＰＯＴＥＮ ＴＩＡＬ）と距離（ＤＩＳＴＡＮＣＥ）との関係を示した第４図より明らかなよ うに、光検出器中で均一レベルに維持される。各蓄積ゲートに電圧が印加される と、各蓄積領域中に電位ウェル１８Ｐが形成され、この電位ウェル１８Ｐは光検 出器１６Ｐの電位ウェルよりも深い。このように、イメージアレイ１０が情景照 明を受けている時間である統合期間中、各光ダイオード１６内に電荷キャリアが 発生してその近接蓄積領域へと拡散及びドリフトしてゆく。

第５図に示すように、各抗曇すドＩ／イン２４へ電圧が印加されると、領域４８ 内に電位ウェル２４Ｐが生成される。この電位ウェル２４Ｐは、近傍の蓄積領域 １８の電位ウェル１８Ｐよりも深い。電位はゲ・−ト２８にも印加される。ゲー ト２８は、光検出器１６中の電位１６Ｐよりも低いバリヤ電位２８Ｐを発生する 。

このように、もし蓄積領域１８内の電荷キャリアが蓄積してその電位がバリヤ電 位２８Ｐのレベルに到達すると、その後蓄積領域１８へ流入するあらゆる電荷キ ャリアが抗曇りドレイン２４へ向けてオーバフローする。従って、蓄積領域１８ 内の電位を常にフォトダイオード１６内の電位以下に保持可能となる。このよう に、光検出器１６内で発生した電荷キャリアは常に蓄積領域１８へ向けて流入す るから、フォトダイオード１６内の電位１６Ｐは一部レベルに保持されることと なる。これにより、フォトダイオードの時間独立応答が可能となる。

転送期間中、イメージアレイ１０はＣＣＤ転送素子の通常動作を行う。電位が転 送ゲート２９に印加されると、該転送ゲート２９は電位バリヤ２９Ｐを、蓄積領 域１８に保存されている電荷キャリアがシフトレジスタ２０のチャンネル領域へ 流出するに十分な低（ルベルまで低下させる。シフトレジスタの電位４０Ｐは、 蓄積領域１８の電位よりも低い。

このように、本発明に係る撮像器１０の動作においては、フォトダイオード１６ 内に生成された電荷キャリアは、その近接蓄積領域へ向けて連続的に流入する。

電荷キャリアが蓄積領域へ流入するにつれて、蓄積領域内におけるチャンネル電 位及び空乏深さは低減する。しかし、蓄積領域１８内の電位が近接ビンダイオー ド１８中の電位よりも高い限りにおいては、蓄積領域１８内の電位ウェルはフォ トダイオード１６のウェルよりも深くなる。これにより、フォトダイオード１６ は、時間独立応答性をもって動作し、ラグまたはリセットノイズアーティファク トの影響を受けることもない。また、電荷キャリアの最大数は、各蓄積領域１８ とその近接抗曇リドレイン２４との間のバリヤレベルがフォトダイオードの電位 ウェルよりも低いため、フォトダイオード１６から蓄積領域１８へ電荷キャリア 尚流入させつつ、蓄積領域１８内に保存できる。従って、本発明に係る撮像器１ ０は、即ち良好な均−性及び量子化効率、時間独立応答性、及びラグまたはリセ ットノイズアーティファクトの影響を受けない等、ビンフォトダイオード光検出 器の全利点を備えている。

以上説明した実施例は、本発明の概略的原理を明かにしたものであり、当業者で あれば、本発明の概念及び範囲から逸脱することなく種々の変更改良が可能であ る。例えば、上述の実施例では撮像器１０は望ましい形式のフォトダイオードと してビンフォトダイオードを有していると記載したが、これに限らず、完全空乏 化ウェルを有する他の形式の光検出器を使用することも可能である。

ＦＩＧ、１ ＦＩＧ、４ ＤＩＳＴＡＮＣＥ ＦＩＧ、５ ＤＩＳＴＡＮＣＥ 国際調査報告 ｌｍｅｍｍｍｓａ＋ムーー幅唱−・　ＰＣＴ／υＳ　９０１０４９１３国際調査 報告

Claims (1)

1. 【特許請求の範囲】 １．以下の各要素を含むことを特徴とするＣＣＤ（電荷結合素子）撮像器：半導 体物質から成り主表面（１４）を持つ基板（１２）；前記基板（１２）の主表面 （１４）に形成された光検出器であって、該光検出器（１６）は完全に空乏化可 能であり、これによって光検出器が照射された時に電荷キャリアを発生する均一 深さの空乏ウェルを形成する：前記主表面（１４）に前記光検出器（１６）の一 側と隣接形成された蓄積領域（１８）； 前記蓄積領域（１８）の一側に沿って主表面（１４）に形成されたシフトレジス タ（２０）； 蓄積領域（１８）から電荷キャリアをシフトレジスタ（２０）へ選択的に転送す る手段（２９）；及び 前記基板（１２）内で蓄積領域（１８）の他側に沿って形成された抗曇りドレイ ン（２４）。 ２．請求項１に記載のＣＣＤ撮像器において、前記光検出器（１６）は、基板の 主表面において一の導電性を持つ第１領域（３０）と、該第１領域内の一部で他 の導電性を持つ第２領域（３２）と、を含むフォトダイオードから成ることを特 徴とする。 ３．請求項２に記載のＣＣＤ撮像器において、フォトダイオードはピンダイオー ドから成ることを特徴とする。 ４．請求項３に記載のＣＣＤ撮像器において、前記第１領域はｎ型導電性をそし て前記第２領域はｐ型導電性を、それぞれ持つことを特徴とする。 ５．請求項３に記載のＣＣＤ撮像器において、前記蓄積領域（１８）は、基板の 主表面上に主表面から絶縁状態で形成された導電性物質から成るゲート（３４） を含み、該ゲート（３４）はフォトダイオード（１６）の第１領域（３０）のエ ッジと整列配置されていることを特徴とする。 ６．請求項５に記載のＣＣＤ撮像器において、前記抗曇りドレイン（２４）は、 基板の導電性とは逆の導電性を持つ領域（４８）を含み、該領域（４８）は、主 表面から基内部へ向い且つ蓄積領域（１８）の一側に沿って間隔を隔てて伸長し ていることを特徴とする。 ７．請求項６に記載のＣＣＤ撮像器において、前記抗曇りドレイン（２４）は、 主表面（２４）上で主表面から絶縁状態で形成されたゲート（２８）を含み、該 ゲート（２８）は蓄積領域（１８）と抗曇りドレイン（２４）の領域（４８）と の間のスペースを横切って伸長していることを特徴とする。 ８．請求項７に記載のＣＣＤ撮像器において、前記シフトレジスタ（２０）はＣ ＣＤシフトレジスタであることを特徴とする。 ９．請求項８に記載のＣＣＤ撮像器において、前記ＣＣＤシフトレジスタは、基 板の主表面において基板とは逆の導電性を持つチャンネル領域（４０）を有し、 該チャンネル領域（４０）は蓄積領域（１８）の一側に沿って且つ該一側から距 離を隔てて伸長しており、チャンネル領域（４０）に沿って且つ間隔を介して伸 長し前記主表面（１４）上に絶縁状態で配置された導電性物質から成る複数のゲ ート（４２）が形成されていることを特徴とする。 １０．請求項９に記載のＣＣＤ撮像器において、蓄積領域からシフトレジスタへ 電荷キャリアを選択的に転送する手段は、前記主表面（１４）上に絶縁状態で形 成された導電性物質から成る転送ゲート（２９）を含み、該転送ゲート（２９） は蓄積領域（１８）とシフトレジスタのチャンネル（４０）との間のスペースを 横切って伸長していることを特徴とする。 １１．以下の各要素を含むことを特徴とするＣＣＤ撮像管：主表面（１４）を持 つ半導体物質から成る基板（１２）；該基板（１２）の主表面（１４）内で該主 表面に沿って間隔をおいて整列された複数の光検出器（１６）であって、各光検 出器（１６）は完全に空乏化可能でありこれによって電荷キャリアが発生する均 一深さの空乏領域を形成する；前記光検出器（１６）の各々の一側と隣接して基 板（１２）の主表面に形成された分離蓄積領域（１８）であって、各蓄積領域（ １８）は基板内にその近接光検出器の空乏領域よりも深い空乏領域を形成しこれ によって光検出器内に発生した電荷キャリアを連続して収容できる；主表面（１ ４）上で前記各蓄積領域（１８）の各片に沿って伸長したシフトレジスタ（２０ ）； 蓄積領域（１８）からの電荷キャリアをシフトレジスタ（２０）へ選択的に転送 する手段（２９）；及び 基板内で前記各蓄積領域（１８）の各々の他側に沿って形成された分離抗曇りド レイン（２４）。 １２．請求項１１に記載のＣＣＤ撮像器において、前記各光検出器（１６）は、 基板の主表面に形成され一の導電性を持つ第１領域（３０）と、基板の該第１領 域内に形成され逆の導電性を持つ第２領域と、を有するフォトダイオードから成 ることを特徴とする。 １３．請求項１２に記載のＣＣＤ撮像器において、前記各フォトダイオードはピ ンダイオードから成ることを特徴とする。 １４．請求項１３に記載のＣＣＤ撮像器において、前記各フォトダイオードの第 １領域（３０）はｎ型導電性をそして第２領域（３２）はｐ型導電性をそれぞれ 有することを特徴とする。 １５．請求項１３に記載のＣＣＤ撮像器において、前記各蓄積領域（１８）は、 基板の主表面（１４）上に形成され該主表面（１４）から絶縁された導電性物質 から成るゲート（３４）を含み、該ゲート（３４）のエッジはモの近接フォトダ イオードの第１領域（３０）のエッジと合致していることを特徴とする。 １６．請求項１５に記載のＣＣＤ撮像器において、前記各抗曇りドレイン（２４ ）は、基板とは逆の導電性を持ち、主表面（１１４）から基板内へ伸長すると共 にその各蓄積領域（１８）の一側に沿って該一側から間隔をおいて伸長した領域 （４８）を含むことを特徴とする。 １７．請求項１６に記載のＣＣＤ撮像器において、前記各抗曇りドレイン（２４ ）は、更に、主表面（１４）上に形成されると共にで該主表面から絶縁され、抗 曇りドレイン領域（４８）とその各蓄積領域（１８）との間のスペースを横切っ て伸長したゲート（２８）を含むことを特徴とする。 １８．請求項１７に記載のＣＣＤ撮像器において、前記シフトレジスタはＣＣＤ シフトレジスタであることを特徴とする。 １９．請求項１８に記載のＣＣＤ撮像器において、前記ＣＣＤシフトレジスタは 、基板とは逆の導電性を持つチャンネル領域（４０）を含み、該チャンネル領域 （４０）は各蓄積領域（１８）の一側に沿って且つ該一側から間隔を隔てて伸長 し、前記主表面（１４）上に導電性物質で形成され主表面から絶縁された複数の ゲート（４２）がチャンネル領域（４０）にわたって且つ間隔をおいて該チャン ネル領域に沿って伸長していることを特徴とする。 ２０．請求項１９に記載のＣＣＤ撮像器において、前記電荷キャリアを蓄積領域 （１８）からシフトレジスタ（２０）へ選択的に転送する手段は、主表面（１４ ）上に導電性物質で形成され主表面から絶縁され転送ゲート（２９）を含み、該 転送ゲート（２９）はチャンネル領域（４０）と蓄積領域（１８）との間のスペ ースを横切って伸長していることを特徴とする。 ２１．光検出器と、該光検出器の一側に隣接した蓄積領域と、該蓄積領域近傍に 形成されたシフトレジスタと、を有するＣＣＤ撮像器の駆動方法において、以下 の各ステップを含むことを特徴とする：電位を光検出器へ印加して該光検出器を 完全に空乏化するステップ：蓄積領域内に光検出器の電位ウェルよりも深い電位 ウェルを生成し、光検出器内で発生した電荷キャリアを連携的に蓄積領域へ流入 させるステップ；電荷キャリアが蓄積領域内に蓄積されるに伴う蓄積領域内電位 を光検出器内のレベル以下のレベルになるよう保持し、光検出器から電荷キャリ アを連続的に流出させるステップ。 ２２．請求項２１に記載の方法において、蓄積領域内の電位は、蓄積領域近傍に 蓄積領域内よりも深い電位ウェルを持つ抗曇りドレインを形成することによって 、また蓄積領域と抗曇りドレインとの間に光検出器内の電位ウェルよりも低いが 蓄積領域内の最低電位ウェルよりも高い電位バリヤを形成することによって、光 検出器内の電位よりも低く保持されることを特徴とする。 ２３．請求項２２に記載の方法において、光検出器は、完全空乏化されるピンダ イオードであることを特徴とする。