JPH04502361A - クロック同期装置 - Google Patents

クロック同期装置

Info

Publication number
JPH04502361A
JPH04502361A JP2500489A JP50048989A JPH04502361A JP H04502361 A JPH04502361 A JP H04502361A JP 2500489 A JP2500489 A JP 2500489A JP 50048989 A JP50048989 A JP 50048989A JP H04502361 A JPH04502361 A JP H04502361A
Authority
JP
Japan
Prior art keywords
rate
pulse
local clock
error
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2500489A
Other languages
English (en)
Inventor
スタンベリー、イバン・ジョン
ジェレミー、ピーター・グラント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of JPH04502361A publication Critical patent/JPH04502361A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G7/00Synchronisation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ローカルクロックのパルスレートを要望値に合わせるための方法およ び装置に関する。本発明は、特に限定されるものではないが次のような構成にお いて適応される。
すなわち、例えば電力管理システムのように、ローカルタロツクが中央制御局に 対応付けられる遠隔局に組み入られ、規定の許容誤差内で時刻をロックし、また 、そのローカルクロックを同期させるために制御局から送られたクロック同期パ ルスが制御局内または送信媒体内において不定量に遅延してしまうような構成に 適応される。
従来技術 消費者構内で電力消費量を記録するために使用される周知の電力管理システムに おいて、電気レジスタは日単位で異なる複数の料金レートで電力消費量を記録す るために用いられている。この電気レジスタには、高料金レジスタ、中料金レジ スタおよび低料金レジスタがある。また、時刻クロックは消費がピーク期、通常 期、低価格期のいずれかに起こるのかを決定し、メータの表示は適当なレジスタ に記録される。従って、各消費者メータの時刻クロックは、例えば1分の許容誤 差内で時刻を正確にロックする必要がある。
中央計算機が消費者ライン上の各消費者構内のメータを監視しているシステムに おいて、時間信号は一定の間隔、例えば−日一回、中央計算機から送信される。
しかしながら、その送信過程において、加入者の電力管理端末装置(EMT)を 呼び出している間に、ある固有の不定量な遅延が生じる。
この遅延は、中央計算機が時間信号を伝送してから各EMTがそれを受信するま での間、約30秒くらいである。
従って、EMT内の時刻クロックによって記録される時間と中央計算機から受信 されたクロック同期信号を受信する時間との間には、EMTクロック内のドリフ トや不定量な遅延のために通常相違がある。このドリフトおよび遅延は、共に未 知のパラメータであるが、最大ドリフトは通常EMTに対する許容誤差内に定め られる。これは、例えば15分に0.04秒(1日に40)の割合である。
もし、消費期間に対する時間間隔が所定の許容誤差内にあることを電力供給機関 が要求するならば、さらに複雑な事態が付加されるであろう。アメリカ合衆国の 電力測定基準ANSI C12,13では、15分±0.9秒の精度を要求して いる。
この後者の要求は、EMTクロックが、受信されたクロック同期信号に同期して 自動的にリセットされないことを意味する。これは、そのタイムステップが許容 誤差を越えるかもしれないからである。
本発明の目的は、正確なりロック同期信号が得られない場合でも、より正確な時 間信号を得るためにローカルタロツクのパルスレートを調節する方法および装置 を提供することにある。
さらに本発明の目的は、クロック同期信号の送信に不定量な遅延を招く通信リン クを介して遠隔局から送信されたクロック同期信号をローカルクロツタに同期さ せるために使用する場合でも、より正確な時間信号を得るためにローカルクロッ クのパルスレートを調節する方法および装置を提供することにある。
発明の要約 本発明は、ローカルタロツクのパルスレートを調節するための方法を提供する。
その方法は、予め設定された第1のレートで第1のパルス列を生成し、第2のパ ルス列を生成するために前記第1のパルス列を選択可能な分周器で分周するステ ップを備えたものであり、前記第2のパルス列のレートが予め決められた範囲内 で調節されるように前記分周器の値が選択される。
本発明は、複数の選択可能なパルスレートを有するローカルクロック手段を同期 させる方法を提供する。その方法は、前記ローカルタロツク手段と外部参照クロ ック間との時間の誤差を測定し、ある期間の間、前記誤差を減じるために、調整 の所定のレートよりも大きくならない範囲で、前記パルスレートが調整されるよ うな前記ローカルタロツク手段の前記パルスレートを変更するステップを備える 。
本発明は、要求精度で時間信号を発生できない複数の選択可能なパルスレートを 有するローカルクロック手段より正確な時間信号を発生させる方法を提供する。
その方法は、平均パレスレートを要望パレスレートに近似させる比率で、前記要 望パレスレートより幾分高めまたは幾分低めに前記ローカルクロック手段のパル スレートを選択するステップを備える。
本発明は、前記平均パレスレートと前記クロック同期信号のパレスレートとの誤 差を測定し、ある期間の間、前記誤差を減じるために、前記ローカルクロック手 段の調整の所定のレートよりも大きくならない範囲で、前記平均パルスレートが 調整されるように前記比率を変更するステップを上記方法にさらに備えた方法を 提供するものである。
前記調節は、名目のパルスレートより幾分短めまたは幾分長めのパルスレートに ローカルクロツタのパルスレートをセットすることによって実現される。これは 、要望の同期度が得られるまで継続的にて行われるか、または、一定の周期にて 短い期間断続的に行われる。それは、全体の誤差が名目上なくなるまで、または 許容誤差限界の所定部分、例えば75%がなくなるまで継続される。
測定期間の精度には規定の許容誤差があり、さらに、調節レートがこの限界以内 で保持されなければならない電力管理システムの場合には、EMTクロックの規 定精度は調節レートのより低めの限界値にセットされ、また、測定期間における 許容誤差はより高めの限界値にセットされる。
さらに、本発明では、前記同期信号が電話回線にて送信される方法を提供する。
図面の簡単な説明 本発明を実現するための実施例を以下の図面に従って説明する。
第1図は本発明の第1の実施例に係る不正確な同期源から正確な時刻を得るため の装置を示すブロック図である。
第2図は本発明の第2の実施例に係るローカルクロックとクロック同期信号との 正確な同期を実現するための装置を示すブロック図である。
発明の最適実施例 第1図に示すように、ローカルタロツク1は、水晶発振器(クリスタルユニット )2と、循環レジスタ3の形からなる選択可能な分周器から構成されている。こ のレジスタ3の長さは、レジスタの記憶要素のいくつかをタップするゲート4. 5および6によって変化する。レジスタ3から出力される周期パルスは、1日の うちの時刻を示すカウンタ7を起動する。
また、レジスタ3は、マイクロプロセッサ8にも接続されている。このマイクロ プロセッサ8には、ゲート4.5および6を介して予め決定されているレジスタ 長を選択することがプログラムされている。レシオレジスタ9て決定されている レートでゲート4.5および6を定期的に切り替えることにより、マイクロプロ セッサは要望パルスレートより幾分速いまたは幾分遅いパルスレートを交互に選 択することができる。
各レートで時間間隔を選択することにより、レジスタ3で使用される1つのゲー トタップを選択するよりも正確な長期パルスレートが生成される。
水晶発振器2の周波数が例えば老化のためにドリフトする場合、そのドリフトを なくすために、レシオレジスタ9の内容は制御装置によって変更される。そのよ うな構成を第2図に示す。第2図にはコンパレータlOを除いて第1図と同様の 構成が示されている。このコンパレータ10は、リンク11上の遠隔制御局(図 示せぬ)から送信されるクロック同期信号を比較するために設けられたものであ る。ローカルタロツクとコンパレータ10にて得られるクロック同期信号間の誤 差は、レジスタ9に蓄えられ、マイクロプロセッサ8にて読出される。そのため 、レジスタ3の長さはゲート4.5および6によって変更される。ゲート5は規 定の長さをセットする。このとき、短期間はゲート5.6をオフにし、且つ、ゲ ート4をオンにすることにより得られる。同様に、長期間は、ゲート4.5をオ フにし、ゲート6をオンにすることにより得られる。レジスタ3から出力される 周期パルスは、1日のうちの時刻クロックを出力するカウンタ7を起動する。
クロック同期信号と時刻クロック間の誤差が記録されるとき、マイクロプロセッ サ8はレジスタ3に生じるエラーをなくすために所定の同期内でタロツクを運ぶ のに十分な周期で、長いモードまたは短いモード、すなわち、ゲート4または6 を切り替える。これは、連続的あるいは短期間に行われる。
タロツク同期信号と時刻クロック間の誤差が予め決められた値を越えるとき、マ イクロプロセッサ8はカウンタ7のローカル時刻を入力クロック同期信号の時刻 にセットする。
もし、断続的な訂正モードを使用できるならば、ゲート5にセットされた通常期 間とゲート4および6にセットされた長期間または短期間との時間的な誤差は、 制御局によってセットされた精度より相対的に大きくなる。
また、例えば電力不足または夏時間の開始のために、その誤差が与えられた量よ り大きくなるならば、マイクロプロセッサ8はシングルステップ内でクロック同 期信号に同期させてカウンタ7に時刻をセットすることができる。
本発明は、多くの事項について記載されているが、本発明の範囲を逸脱すること なく同等のものが簡単に置き換えられることは明白である。
補正書の翻訳文提出書(特許法第184条の7第1項)平成3年6月19日

Claims (16)

    【特許請求の範囲】
  1. (1)ローカルクロックのパルスレートを調整する方法であって、 予め設定された第1のレートで第1のパルス列を生成し、第2のパルス列を生成 するために前記第1のパルス列を選択可能な分周器で分周するステップを備え、 前記第2のパルス列のレートが予め決められた範囲内で調節されるように前記分 周器の値が選択される方法。
  2. (2)複数の選択可能なパルスレートを有するローカルクロック手段を同期させ る方法であって、前記ローカルクロック手段と外部参照クロック間との時間の誤 差を測定し、ある期間の間、前記誤差を減じるために、調整の所定のレートより も大きくならない範囲で、前記パルスレートが調整されるような前記ローカルク ロック手段の前記パルスレートを変更するステップを備える方法。
  3. (3)要求精度で時間信号を発生することのない複数の選択可能なパルスレート を有するローカルクロック手段より正確な時間信号を発生させる方法であって、 平均パレスレートを要望パレスレートに近似させる比率で、前記要望パレスレー トより幾分高めまたは幾分低めに前記ローカルクロック手段のパルスレートを選 択するステップを備える方法。
  4. (4)前記平均パレスレートと前記クロック同期信号のパレスレートとの誤差を 測定し、ある期間の間、前記誤差を減じるために、前記ローカルクロック手段の 調整の所定のレートよりも大きくならない範囲で、前記平均パルスレートが調整 されるように前記比率を変更するステップをさらに備える請求項(3)記載の方 法。
  5. (5)前記誤差が予め決められた量より大きい場合には、その誤差は直ちに除去 される請求項(2)または(4)記載の方法。
  6. (6)前記クロック同期信号は、規則または不規則な間隔で遠隔源から送信され る請求項(2)〜(5)のいずれか1つに記載の方法。
  7. (7)前記ローカルクロックは消費者構内で端末装置に組み込まれ、 前記端末装置は電力管理端末装置に関連する請求項(2)〜(6)のいずれか1 つに記載の方法。
  8. (8)前記クロック同期信号は、前記電力管理システムに関連する遠隔制御局か ら送信される請求項(6)にかかる請求項(7)記載の方法。
  9. (9)前記同期信号は、電話回線で送信される請求項(8)記載の方法。
  10. (10)ローカルクロックのパルスレートを調節する装置であって、 予め設定された第1のレートで第1のパルス列を生成するパルス発生手段を備え 、 前記発生手段はそこから第2のパルス列が生成される選択可能な分周手段と動作 可能に接続され、前記第2のパルス列のレートが予め決められた範囲内で調整さ れるように前記分周器の値が選択される装置。
  11. (11)前記選択可能な分周手段は制御手段と動作可能に接続されたパルス分周 手段を備え、 前記制御手段は前記第2のパルス列のレートを決定する請求項(10)記載の装 置。
  12. (12)前記制御手段は、マイクロプロセッサである請求項(11)記載の装置 。
  13. (13)クロック同期信号と前記ローカルクロックの時間とを比較し、その誤差 信号を計算する比較手段を備え、前記誤差信号は予め決められた範囲内で前記第 2のパルス列を調節するために用いられる請求項(12)記載の装置。
  14. (14)添付図面の第1図および第2図を参照して説明した実質的な構成の装置 。
  15. (15)消費者構内で端末装置に組み込まれ、前記端末装置は電力管理システム に関連する請求項(9)〜(13)のいずれか1つに記載の装置。
  16. (16)添付図面の第1図または第2図を参照して説明した実質的なローカルク ロックのパルスレートを調節する方法。
JP2500489A 1988-12-19 1989-11-17 クロック同期装置 Pending JPH04502361A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AUPJ202988 1988-12-19
AU2029 1988-12-19

Publications (1)

Publication Number Publication Date
JPH04502361A true JPH04502361A (ja) 1992-04-23

Family

ID=3773604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2500489A Pending JPH04502361A (ja) 1988-12-19 1989-11-17 クロック同期装置

Country Status (5)

Country Link
US (1) US5204845A (ja)
JP (1) JPH04502361A (ja)
KR (1) KR910700488A (ja)
GB (1) GB2244353B (ja)
WO (1) WO1990007147A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI85318C (fi) * 1990-08-14 1992-03-25 Tecnomen Oy Kompensering av felet i en klockas gaong.
US5586308A (en) * 1994-10-19 1996-12-17 Advanced Micro Devices, Inc. Clock control unit responsive to a power management state for clocking multiple clocked circuits connected thereto
DE19519321C2 (de) * 1995-05-26 1997-10-16 Gerhard Kultscher Ind Elektron Frequenzteiler mit dualer, aktaler, dezimaler oder hexadezimaler Divisoreingabe
US7680154B2 (en) * 2007-12-31 2010-03-16 Intel Corporation Methods and apparatus for synchronizing networked audio devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE670326A (ja) * 1965-09-30 1966-03-30
BE789976A (fr) * 1971-10-15 1973-02-01 Centre Electron Horloger Garde-temps
FR2262824B1 (ja) * 1974-03-01 1976-06-25 Schlumberger Compteurs
CH604256B5 (ja) * 1976-04-23 1978-08-31 Ebauches Sa
SU600510A1 (ru) * 1976-05-19 1978-03-30 Всесоюзный Заочный Политехнический Институт Способ автоматической коррекции приборов информационной системы единого времени
SU628908A1 (ru) * 1976-11-22 1978-10-25 Донецкий Государственный Медицинский Институт Имени А.М.Горького Приспособление дл креплени инструментов
CH618315GA3 (ja) * 1977-02-21 1980-07-31
JPS5481873A (en) * 1977-12-12 1979-06-29 Seiko Instr & Electronics Ltd Electronic watch
CH643106B (fr) * 1980-11-26 Suisse Horlogerie Garde-temps comprenant une chaine de diviseurs au rapport de division ajustable.
JPS62108184A (ja) * 1985-11-06 1987-05-19 Nec Eng Ltd デジタル時計装置
JPS62231201A (ja) * 1986-03-31 1987-10-09 Hoya Corp 有機反射防止膜を有するプラスチツクレンズ
JPS62231196A (ja) * 1986-03-31 1987-10-09 Fujitsu Ltd 誤差調整機能を有する時計装置

Also Published As

Publication number Publication date
US5204845A (en) 1993-04-20
GB2244353B (en) 1992-08-26
GB9105646D0 (en) 1991-05-01
KR910700488A (ko) 1991-03-15
WO1990007147A1 (en) 1990-06-28
GB2244353A (en) 1991-11-27

Similar Documents

Publication Publication Date Title
US8391105B2 (en) Synchronization of a generated clock
US6611922B2 (en) Power system time synchronization device and method for sequence of event recording
AU2004302554B2 (en) System for synchronous sampling and time-of-day clocking using an encoded time signal
JPH10503282A (ja) 一次基準クロックに用いるための統制時間スケール生成装置
US5504878A (en) Method and apparatus for synchronizing plural time-of-day (TOD) clocks with a central TOD reference over non-dedicated serial links using an on-time event (OTE) character
US5347227A (en) Clock phase adjustment between duplicated clock circuits
US20060109059A1 (en) System and method for maintaining an accurate frequency on a voltage controlled oscillator
JPH04502361A (ja) クロック同期装置
US4583865A (en) Real time clock synchronization
US7209534B2 (en) Fractional divider system and method
US4418322A (en) Automatic digital circuit for synchronizing with a variable baud rate generator
Saltzberg et al. Digital data system: Network synchronization
CN111865306B (zh) 一种实时时钟时基分频器及实时时钟调校方法
AU631153B2 (en) Clock synchronization
NZ231698A (en) Clock rate regulated using variable divisor
JP3383437B2 (ja) 時間計測方法及び時計
JPS62164200A (ja) 交通信号制御装置
JP3238334B2 (ja) 時計計時用単位時間信号生成装置
US5140202A (en) Delay circuit which maintains its delay in a given relationship to a reference time interval
JP3315430B2 (ja) パルス発生装置
JPH0450639B2 (ja)
Ravensbergen et al. Time reference system of the VLT
JPS5877684A (ja) 時計回路
Redant et al. A local time management IP core
JPS5812320Y2 (ja) 交通信号機