JPH04502840A - アナログ―デジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 アナログ−デジタル変換器 発明の分野 本発明はアナログ−デジタル変換器（ＡＤＣ）に関する。

背景技術 多ビットフィードバックコーダ内のＡＤＣレベル誤差ノイズに関係するユニの問 題が、１９８８年９月６日（Ｆ２０５５７）に出願された共同特許出願Ｎｏ、８ ８２０８７８に添付した明細書に述べられている。これらの問題を克服する特殊 な技術が提藁されている。明細書においては、この種回路の基本的な問題点は多 ビツトデジタル−アナログ変換器（ＤＡＣ）がフィードバックル−プの末端に必 要であるということを明らかにしている。

このＤＡＣ内のレベル誤差に関係する如何なるノイズもループ動作により影響を 受けない、従って、特許出願に述べられているように、ＤＡＣレベル内の如何な る誤差も僅かな外部部品の付加によって補償されることができるように、２レベ ル（１ビツト）ＤＡＣのみを使用することが望ましい、特許明細書は、単一ビッ トフィードバック信号を発生させるために多ビツト量子化器の出力を切り捨て、 かつ全体としてコーグの後で処理するデジタル信号をこの切捨て効果で訂正する 技術に言及している。

発明の概要 ＤＡＣのレベル誤差が英国特許出＠Ｎｏ、８８２０８７８に述べられた技術によ り処理されるとしても、量子化素子内のレベル誤差の副次的な問題やこれを克服 する技術が残っている。

量子化素子の伝達関数の誤差は、特性の狭い範囲、あるいは広い範囲に影響を及 ぼすかどうかによって２つのカテゴリーに分けられる。量子化レベルの１つ（多 くても２つ）のみに影響を及ぼす局部的な誤差は微分非直線性として知られてい る。これらのスペクトルは量子化誤差に似ていて一般に白色であり、そこでそれ らは相関性のない方法で後者に加えられ、全く同じ方法でループ動作によりシェ ープされる。最も実用的な状態では微分非直線性の大きさは量子化誤差と同じか 、それよりも小さい、この理由のため、これらは帯域内ノイズパワーを合計して 豹３ｄＢ増加させるのみであり、本質的に白色スペクトルを持つので、それらは あまり重要でない。

量子化レベルの有効数を越える量子化特性のａ差は入力信号の歪になる。その結 果生じた歪成分は帯域内にも現れ、ループ動作によっても変化しない０例えば、 量子化器がｎ−ビット分解能を持ち、かつ伝達関数が単一の二次成分を持つとす るならば、その結果として伝達曲線の中央でｍ−ビット偏差を生じることになり 、基本波に付随して約２０１ｏｇ（ｍ／２”）下回った第１調波が存在すること になる。このようなスプリアスは全体としてコーグの有効ダイナミックレンジを 制限する。

本発明は量子化素子の伝達関数内のこのようなレベル誤差を減らすためになされ た。

本発明によれば、入力された信号をｎ−ビット表示に変えて出力するｎ−ビット 量子化器を有するアナログ−デジタル変換器回路において、前記量子化器を、ア ドレス位置を発生する量子化器素子と対応する出力信号の正確な表示を記憶する ランダムアクセスメモリ（ＲＡ　Ｍ　）装置に置き換え、予め定められた精度の 瞬時出力信号を発生する回路が提供される。

ＲＡＭ装置は、記憶信号値が量子化器素子の出力よりも高い精度となるように設 定される。

本発明はサンプリング速度がナイキストサンプリング周波数よりもかなり速いオ ーバサンプリング形式のＡＤＣに特に応用されるもので、ＲＡＭアクセスに必要 な遅延時間は問題とならない。

ある段階でＲＡＭを正確に校正することが必要である。

一般にＲＡＭの書込みサイクルはＩｎｓであり、これに対しＡＤＣのＩＲｅサイ クルは１００ｎｓである。これはＡＤＣの動作をかなり遅延させることなしにＡ ＤＣの校正サイクルを任意の時間で実行できることを意味する。

本発明によるＡＤＣのより好ましい例は英国特許出願８８２０８７８．０に記述 され、特許請求されているタイプのもの、すなわちアナログ入力信号とフィード バック信号を比較し、信号差に従属した出力を発生する差分手段、該差分手段の 出力に接続されその出力を受信して、低周波数をプレエンファシスし、かつ入力 された信号をｎ−ビット表示に変えて出力するｎ−ビット量子化器（ここでｎ〉 １）の入力に接続されているフィードフォワードフィルタ、量子化器の出力信号 をＭＳＢまで切取り、かつＭＳＢに従属した値のフィードバック信号を発生する 手段、フィードバック信号を受信してその信号を差分手段に出力するために接続 されたフィードバックフィルタ手段、及び量子化器の出力信号と組み合わせる訂 正信号を発生し、フィードバックループの切捨て効果を補償する変換器回路の出 力信号を発生する訂正手段を有するアナログ−デジタル変換器回路、あるいは入 力信号を選択的に反転させ、かつその信号を低周波数をプレエンファシスするフ ィードフォワードフィルタを介して、入力された信号をｎ−ビット表示に変えて 出力するｎ−ビット量子化器（ここでｎ〉１）に送る手段、量子化器の出力信号 をＭＳＢまで切取り、かつＭ　Ｓ　Ｂに従属した値のフィードバック信号を発生 する手段、フィードバック信号を受信し、かつその信号を選択反転手段に出力す るために接続されるフィードバックフィルタ手段、及び量子化器の出力信号を訂 正し、入力信号の選択反転の効果を補償する変換器回路の出力信号を発生させる 訂正手段を冑するアナログ−デジタル変換器回路である。

図面の簡単な説明 例として、本発明の個々の実施例を添付図面を参照して述べる。ここで、図１及 び２はそれぞれ本発明による量子化−校正されたフィードバックコーグのブロッ ク図、及び図３は本発明を利用したＡＤＣのブロック図である。

好ましい実施例の説明 精度問題のレベルは、本発明に従って、量子化器の出力を入力時点のアナログ信 号の直接表示としてではなく、むしろ信号の正確な表示が記憶されているアドレ ス位置として注目することにより減らされる。一般に、これはメモリ語長が量子 化器の出力語長よりも実質的に長く、前者が瞬時信号値のより正確な値を持つこ とを意味する。

実際、このような方法でメモリを使用することは、ｎ−ビット分解能、ｎ−ピン ト精度（おおよそ）の量子化素子を、ｎ−ビット分解能、ｍ−ビット精度の構成 要素に変えることになる。ここで、ｍはメモリ語長である。

ＲＡＭに記憶された値が量子化器の出力よりも精度的に高くするために、後者は パワーアンプ、命令あるいは適当な動作間隔のいずれか一方で校正されることが 必要である。従来の校正技術はｍ−とフトカウンタ及び積分器を使用し、傾斜積 分法で行っている。全てのノイズシェービングコーダはすでにアナログ積分器を 組み込んでいるから、必要な付加的構成部品はｍ−ビットカウンタだけである０ 校正手順を次に示すと、ｍ−ビットカウンタは零から始まり、量子化器のｎ−ビ ットの出力コードを上品ターしている間、値が増加する。量子化器の出力コード が変化したとき、カウンタ値ｍ、は位置ｎ、でＲＡＭに記憶される。この手順は ２′１個の量子化器の出力コード全てに対して繰り返される。

このような手順は出力コードが等間隔に配置されているとは限らないｎ−ビット 分解能、ｍ−ビット精度の量子化素子に結果としてｎを生じる。しかし、この因 子は値が知られていれば重要でない、バイポーラ量子化器の精度を約８ビツトか ら約１４ビツトに、ＣＭＯ３量子化器を約６又は７ビツトから約１０又は１２ビ ツトに改善することは可能である。これは全体としてコーグのスプリアス・フリ ー・ダイナミックレンジにかなりの効果をもたらす。

図に示すように、フィードバックコーグはデジタル−アナログＲ換器１を有し、 変換器はノイズ−シェービングフィルタ２及び量子化素子３を有するループに接 続されている。を子化素子３の出力はＲＡＭ装置Ｉ４に伝えられ、そこからの出 力は切捨訂正装置６に入力される。

量子化素子３の校正を行うため、ｍ−ビットカウンタ８及びＡＤＣ９から成る信 号発生Ｓ７から発生させられた校正信号が必要に応じてループに入力される。こ の信号はノイズシェービングフィルタ２の前（図１）か、後（図２）に配置され た二方向スイッチを用いて入力される。従って、ｍ−ビットカウンタ８は、アナ ログ値に接続されかつ量子化素子３の入力に出力を供給するＡＤＣ９に、出力を 与える。同時に、カウンタ８のデジタル値は量子化素子３の出力により定められ たＲＡＭ４のアドレス位置に記憶される・ 図３を参照すると、入力信号Ｓは、差分回路２０を介して、不定形の２−変換式 をｚ／（ｚ−１）として示されている積分！５２２に送られる。ｎ−ビット量子 イヒ器２４は入力信号をデジタル化する際にノイズｑ　（Ｚ）が混入する。出力 信号の１ビット切捨バージＩンｚ−１として示されている遅延回路２６を介して 差分回路２０に帰還され、ここで入力から差し引かれる。切捨誤差信号Ｔが、ｎ −ビット量子化器の出力からＭＳＢまで切り落とした補償を行うために、符号３ ２においてフィートノで７クループに入力される。切捨ＩＩ差信号は既知量であ り、ＭＳＢを除いた量子化器の出力である。量子化器２４はｎ　−ビット量子化 器で、ここで電流の技術的な制限に従ってｎ＞１かつｎ＜７である。

ループ解析によって、 ａ　（ｚ）　−ｓ　（ｚ）　＋　（ｚ−１）　＊ｑ　（ｚ）　／ｚ−Ｔ（ｚ）／ ｚ　（３） の伝達関係が得られる。

出力信号の切捨誤差項は、出力時点でそれ自身の遅延されたバージ１ンを加える ことにより消去される０図３に示すように、切捨信号Ｔはユニット３４内で遅延 され、かつ加算器３６内で出力に加えられる。従って、ｙ　（ｚ）　ｍｓ　（ｚ ）　＋Ｔ　（ｚ）　／ｚ−ｓ　（ｚ）　＋　（ｚ−１）　＊ｃ４　（ｚ）　／ｚ この式は、−次の従来の単一ビットコーグで得られるものと同一であり、重要な 這いは、ノイズ項が多ビツト量子化器用に合わせられているということである。

！−ビットの系と比較して、この単一ビットフィードバックを行う多ビツト量子 化器は不成形ノイズを約６＊（ｎ−１）倍減らすことができる。ここでｎは量子 化器の分解能である。この減少はノイズシェービング及びオーツでサンプリング の両方から生じる効果以外に生じるものである。

図３の回路は、本発明を採用して、点線で示すようなＲＡＭ４と信号発生！５７ を加えたものである。

国際調査報告 国際調査報告 ＱＢ　９００１６８６

Claims (7)

【特許請求の範囲】
1. １．入力された信号をｎ−ビット表示に変えて出力するｎ−ビット量子化器を有 するアナログ−デジタル変換器回路において、前記量子化器は、アドレス位置を 発生する長子化器素子と対応する出力信号の正確な表示を記憶するランダムアク セスメモリ（ＲＡＭ）装置に置き換えられ、予め定められた精度の瞬時出力信号 を発生することを特徴とする回路。
2. ２．前記ＲＡＭ装置は、記憶された信号差が前記量子化器素子の出力よりも精度 が高くなるように設定されていることを特徴とする請求項１記載の回路。
3. ３．前記量子化器は、ノイズシェービングフィルタとデジタル−アナログ変換器 を有する信号ループに配置されていることを特徴とする請求項１又は２記載の回 路。
4. ４．前記信号ループは、量子化器素子を校正するため、信号発生器から校正信号 を入力するための手段を有することを特徴とする請求項３記載の回路。
5. ５．前記校正信号は、前記信号ループ内の二方向スイッチにより入力されること を特徴とする請求項４記載の回路。
6. ６．アナログ入力信号とフィードバック信号を比較し、信号差に従属した出力を 発生する差分手段、該差分手段の出力に接続されその出力を受信して、低周波数 をプレエンファシスし、かつ入力された信号をｎ−ビット表示に変えて出力する ロービット量子化器（ここでｎ＞１）の入力に接続されているフィードフォワー ドフイルタ、量子化器の出力信号をＭＳＢまで切取り、かつＭＳＢに従属した値 のフィードバック信号を発生する手段、フィードバック信号を受信してその信号 を差分手段に出力するために接続されたフィードバックフィルタ手段、及び量子 化器の出力信号と組み合わせる訂正信号を発生し、フィードバックループの切捨 て効果を補償する変換器回路の出力信号を発生する訂正手段を有することを特徴 とする請求項１記載の回路。
7. ７．入力信号を選択的に反転させ、かつその信号を低周波数をブレエンハシスす るフィードフォワードフィルタを介して、入力された信号をｎ−ビット表示に変 えて出力するｎ−ビット量子化器（ここでｎ＞１）に送る手段、量子化器の出力 信号をＭＳＢまで切取り、かつＭＳＢに従属した値のフィードバック信号を発生 する手段、フィードバック信号を受信し、かつその信号を選択反転手段に出力す るために接続されるフィードバックフィルタ手段、及び量子化器の出力信号を訂 正し、入力信号の選択反転の効果を補償する変換器回路の出力信号を発生させる 訂正手段を有することを特徴とする請求項１記載の回路。