JPH04505837A

JPH04505837A - 改良された符号化プリント回路板

Info

Publication number: JPH04505837A
Application number: JP2504376A
Authority: JP
Inventors: ダイク，ジョン
Original assignee: エムアイユー　オートメーション　コーポレーション
Priority date: 1989-02-24
Filing date: 1990-02-22
Publication date: 1992-10-08
Also published as: ZA901412B; AU628142B2; US4910776A; CA2010700A1; EP0460092A1; EP0460092A4; AU5187690A; WO1990010344A1; CA2010700C

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、暗号装置に関し、更に詳しくは、改良された符号化プリント基板に関する。

従来より、通信網に交信中、磁気テープやディスクのような媒体に記憶する間に、データ作成システムに個人の秘密情報をインプットするためのデジタル情報を暗号化する様々な技術が発展してきた。暗号化システムの例として米国特許第３，７９８゜３５９号及び米国特許第３，９５８，０８１号公報で知ることができる。

公知の暗号化システムにおいて、暗号化される情報のビットは秘密暗証キーのコントロールの下で代替ビットによって組み替えや転換ができる。解読機を符号化操作で転用することができる。符号化方法は確実に暗号器とするために併用されてきた。

例えば、ビットは従来より代用として転換されてきており、ビット群が代用され、限定されたＯＲを使用し、そしてこれらの技術は符号化と暗号化との間このような暗号システムは実際にはすべての可能なキーをテストすることなくして馴らしにくく、キーはそうしたテストを時間の浪費なくすれば十分な大きさのものにできる。

従って、キーに適当な処理するための制約は必要である。

様々なシステムがデータ符号化、基準（Ｄａｔａ　Ｅｎｃｒｙｐｔｉｏｎ　５ｔａｎｄａｒｄ：ＤＥＳ）要素を維持すべく設計されてきた。

本発明の目的は記憶された異なるファイルの混同を阻止できる符号化装置を提供することにある。

本発明の他の目的はデータベースを保護するのに好適なハードディスクやフロッピディスケットにファイル可能な符号化装置を提供することにある。

更に２本発明の目的は実質的に手動操作を削減するホスト計算機に対して同調装置を付与できる符号化プリント回路板を提供することにある。

更にまた１本発明の目的は”聴取形跡”能力を有する符号化プリント回路板を提供することにある。

本発明の主題を構成する符号化装置は暗号作成器に接続されたマイクロプロセッサを有するプリント回路板を含むものである。暗号作成器は基準局符号化アルゴリズムに使用されるデータを符号化および解読する。プリント回路板は暗号作成器を通して通信できるクリアまたは解読データブロックの受信部に二重ポートランダムアクセスメモリ（ＲＡＭ）を通してホスト計算機に接続される。キーはデータが符号化または解読されるときいつでもユーザ名と一緒にカード読出し器からＰＣ基板に読み込まれ、データは直接解読または符号化され、ホスト計算機に戻される。ＰＣ基板はユーザ名、使用する時間とデータ。

時間長さを記憶することによって聴取形跡に装着される。第２のキーはメモリされている異なるファイルと混同するのを防ぐために使用される。監視キーは記憶情報の処理を監視して制限するために用いられ、システムキーは所定ステーションを通してのみユーザ処理を制限するために装備される。ホスト計算機はキーを決して”見る”ことはなく、キーはホスト計算機のメモリを見出ことはできない、ＰＣ基板はユーザ名、使用時間とデータ、そして時間長さの記憶により”聴取形跡”を提供する。

１皿匹問見鼠腹豆本発明の目的及び構成が次の詳細説明及び図面により明らかとなる。

図１は本発明による符号化プリント回路板のブロック図である。

図２Ａ〜２Ｄは本発明による符号化プリント回路板の回路図である。

図３Ａ〜３Ｄは本発明による符号化プリント回路板の操作フローチャートを示す。

図３Ｅはソフトウェアコマンドのリストである。

！肌Ω困鳳至■吸符号化プリント回路板１０（図１及び図２Ａ〜図２０）はカード読出し器に中継されるプリント回路板を含んでいる。プリント回路板は特殊なソフトウェア駆動器に装着され、初期化コマンドを含んでいる。この点から、符号化または解読はファイルによって実行される。

符号化プリント回路板（ＰＣＢ）は二値コードまたはＡＳＣＩＩのいずれかを符号化することができる。

二値符号化は符号器として最も使用される標準データ符号基準（ＤＥＳ）の基準局で制定された通常８ビット暗号フィードバック方法を利用できる。これはあらゆる未処理データ（符号化されていない）に適用されかつランダム特性の流れに、００とＦＦ　（２５６結合可能）との間のどのような値をも適用される。あらゆるデータは符号化でき、モデムや装置制御に使用可能な制御特性を含んでいる。

ＡＳＣＩＩ符号化は”セーフトーク”と呼ばれる暗号フィードバックの１つの実行されたものである。セーフトークは”プリンタプル特性”に関して符号化により作用し符号化しないでコントロール特性を通過させる。プリント特性は十六進法の。

範囲で２０から７Ｅである。すべての”ハンドシェイク”、制御及びコマンド特性は未接触のままで残される。操作の”セーフトーク”モードは簡便な符号化が好適でない場所に用いられる符号化を許容する。

符号化プリント回路板ＰＣＢは２つのモード操作が可能である。第１のモードはハードディスクまたはフロッピー・ディスケットにそのファイルを確保するために用いられる安全モードである。この第１モードにおいては１個々のファイルまたは全ディスケットが符号化される。操作の第２のモードはひとつの呼出しまたは伝達安全装置である。この第２モードはデータベースや情報が他側へ伝達されるのを防止し、ダイアル−アンプ呼出しを保護するために使用される。この防止モードはすべての情報が符号化ＰＣＢを通して指定されることのみ要求され。

その結果はホスト的ランダムデータと理解できないものとの間のすべての情報であごとが要求される。

ホスト計算機は１例えば、システムユニット、キーボード。

ディスプレイ及びプリンタからなるＩＢＭのパーソナル計算機を使用できる。そのシステムユニットは１６−ピッドマイクロプロセッサ、読出し専用メモリ（ＲＯＭ）、ランダム呼出しメモリ（ＲＡＭ）、電力供給、スピーカー、及びシステムの拡張を容易にするための５つの拡張スロットを含んでいる。システムユニットは５つのシステム−バススロットの１つに配置されたディスケットアダプタによってここに装着された２つのフロッピディスケットを有する０本発明の符号化プリント回路板ＰＣＢはアダプタカードを５つのシステム−バススロットの１つに配置されている。これはＩＢＭ　ＰＣと互換性がある。

符号化プリント回路板１ｏ（［１）は、以下ＰＣＢとして一次部及び二次部を含むものとする。−次部はホスト計算機（例えばＩＢＭ　ＢｒＯ３ＦＲＯＭ）１２と二元端子ＲＡＭＣＤＰＲ）１４の一次セット端子との間を中継しかつＤＰＲＩ４に付設された複数のアドレス及び制御バッファ１６．データバッファ１８．及びホスト計算機に接続された入力アドレス端子を有する基板解読論理手段２０のすべてを含む、こうした−次部は符号化または解読されるデータをホストプロセッサからホストプロセッサへ処理する。

ＰＣＢの二次部は符号化または解読部でありかつメモリ２２内のキーを入力するためのキーカード読出し器に始まってＤＰＲ１４の第２セツト端子に終わることを含んでいる。更にキーメモリ２２及びＤＰＲ１４に加えて、二次部は内部キーインタフェイス２４．中央処理ユニット論理手段２６．ＤＥＳ符号化及びＣＰＵインタフェイス論理手段２８、ＣＰＵアドレス解読１１３０．現時間クロツク３２．バツテリ補充ＲＡＭコントローラ３４、ＣＰＵ　ＲＡＭ３６、および充ＣＰＵ　ＰＲＯＭ３８を含む。

ＰＣＢの一次部に関して、そのアドレス及び制御バッファ１６は読出し４０．４２によって、入ってきて出てゆく情報を記憶して相関させかつ入出力データ（情報）を制御するためにホスト計算機１２及びＤＰＲ１４のアドレスターミナルに接続され、ホスト計算機１２の読出しターミナル及びＤＰＲＩ４の読出し／書き込みターミナルに接続されている。データバッファ１８は読出し４４によって人出するデータ（情報）を記憶するためにホスト計算機１２及びＤＰＲ１４のデータターミナルに接続される。一方、基板解読論理２０は読出し４６．４８によって、データバッファ１８の指示ターミナルに接続され、読出し５０．５２によってホスト計算機１２及びＤＰＲ１４のチップ手段ターミナルに接続される。

基板解読論理は連続的にコード数がＤＰＲ１４に出力されている間、実行された操作を決定しかつ適切なレジスタセレクトの信号を決定する。前選択コード数が受信されると、ＤＰＲはデータバッファ１８およびＤＰＲ１４付与部にそのデータを出力し始めるためにホスト計算機１２に通告する。ＤＰＲはユーザが任意に２系統のシステムカラ操作システムコマンドを出すことができる第１および第２仕様の論理の記憶を受容する。

この配置でホスト計算機に符号化または解読のために符号化／解読プロセッサの実質的な独立したＤＰＲの情報群を入力するために付与する。暗号作成機はＤＰＲから符号化または解読のための情報を入手しかつＤＰＲを通してデータバッファ１８に戻す。ホスト計算機はそれからＤＰＲからの符号化または解読情報を検索する。

ＰＣＢの二次部に関して、キーカード読出し器はキーデータ及びユーザーの氏名をキーメモリ２２に向けて供出する。キーインタフェイス及び内部キーインタフェイス２４はキーと二次キーとユーザーの氏名または個人情報を受け取るためにキーメモリ２２に接続される。ＣＰＵ６４手段２６は計算機を通してＰＣＢの二次部の操作を制御し、バス５４によってＤＰＲＩ４のアドレスターミナルに接続されたそのアドレスターミナルを有し、キーインタフェイス及び内部キーインタフェイス２４゜ＤＥＳ符号化及びＣＰＵインタフェイス論理手段２８、ＣＰＵアドレス解読器３０．実時間クロック３２、バッテリ補充ＲＡＭコントローラ３４、ＤＰＲから受けとってＤＰＲ１４に復帰させるデータのブロックのためのアドレスを産出するＣＰＤＲＡＭ３６及びＣＰ’Ｕ　ＰＲＯＭ３８４：接続され６７ドレスターミナルを有する。

ＣＰＵ論理手段２６のデータターミナルはバス５６によって実時間クロック３２、ＣＰＵ　ＲＡＭ３６、ＣＰＵ　ＲＯＭ３８、ＤＥＳ符号化及びＣＰＵインタフェイス論理２８．ＤＰＲ１４、そしてＤＰＲからデータを受け取りかつ符号化または解読用ＤＰＲからデータを受け取り、符号化または解読されたデータをＤＰＲに戻すためキーインタフェイスと内部キーインタフェイス手段２４に接続される。

一方、ＣＰＵ論理手段２６の制御ターミナルハ実時間クロック３２、ＣＰＵ　ＲＡＭ３６、ＣＰＵ　ＲＯＭ３８、ＤＥＳ符号化およびＣＰＵインタフェイス論理手段２８．そしてキーインタフェイスと内部キーインタフェイス手段２４に接続され。

作成データを選択的に受け取りかつＤＰＲに作成したデータを戻すためにそれらの操作をコントロールするＤＰＨの読出し／書き込みターミナルに接続される。

ＣＰＵアドレス解読器３０はＣＰＵアドレスを解読しかつＤＰＲ１４のチップ付与部（ＣＥ）ターミナル、バッテリ補充ＲＡＭコントローラ３４及びＣＰＵ　ＰＲＯＭを実行するｃｐＵ　ＰＲＯＭ３８に読出し６０．６２、及び６４によって接続された出力ターミナルを有し、そして符号化または解読用ＣＰＵ　ＲＡ’Ｍに初期化したデータを入力しかつＤＰＲに処理データを戻すためにＤＰＲに読出し／書き込み信号をエントリすることを受容する。

ＣＰＵ、ＲＡＭ５及び実時間クロック６６の主な駆動のバックアップは読出し６８によってバッテリ補充ＲＡＭコントローラ３４に接続されている。ＲＡＭコントローラ３４は読出し７０によって実時間クロック３２のチップ手段ターミナル、そして以下に述べるような目的で待ち状態手段７２に接続された出力ターミナルを有する。

前述のように、その入力に応答する実時間クロック３２は、キーインタフェイス及び内部Ｅ２インタフェイス（キーイメージバッファ）に維持された”聴取形跡）”のためにＰＣＢに処理された同一の時間経由と処理データをＰＣＢに保持する。

待ち状態手段７２は読出し７４によってマスタクロック、リセット及び読比し論理手段７６に接続される出力ターミナルを有する０間欠計数する実時間クロック３２の計数する間隔はマスタクロック（１マイクロセカンドから４００ナノセカンド）よりも非常に遅速であり、その実時間クロックが作動すると、待ち状態７２はＣＰＵサイクルに拡張する。マスタクロック、リセット及び既成論理手段７６は適正作用する周知の条件にＣＰＵ論理手段２６をセットするためにこのＣＰＵ論理手段の既成ターミナルにリード線７８によって接続された出力ターミナルを有し、ＣＰＵの計数処理を行うＣＰＵ論理手段２６．処理サイクルを拡張するための待ち状態手段７２．そしてＤＥＳ符号化チップの計数に同調させるためのＤＥＳ計数同調手段８２の各ターミナル内のクロックにリード線８０によって接続された出力ターミナルを有する。

ＤＥＳ計数計数器調器８２ＥＳの処理をＣＰＵのそれに同調させるためのＤＥＳ符号化及びＣＰＵインタフェイス論理手段のターミナル内のクロックにリード線８４によって接続された出力ターミナルを有する。これはＣＰＵチップランの２倍の速さがＤＥＳチップに必要である。

図２Ａ〜図２Ｄにおいて、更に改良された符号化プリント回路板１０（図２Ｂ）はホスト計算機ＦＲＯＭ１２を含む、ＰＲＯＭはデータバッファ１８及びデータの情報ブロックを入力しかつ受信するためのＤＰＲ１４の第１端子のターミナルに導通させるために接続されたデータターミナルＢＤＯ−ＢＤ７、そしてアドレスと制御バッファ１８とから受けたデータアドレスを記憶するためのＤＰＲ１４アドレス及び制御バッファ１６ホスト計算機アドレスを用いる処理データを戻すために接続されている。例えば、ホスト計算機ＦＲＯＭ１２はＩＢＭまたはインテル社によって販売されているＩＢＭ互換ＢＩＯＳ　ＦＲＯＭ　Ｎｏ、２７１２８が使用可能であり、ＤＰＲ１４はインチグレイテッドデバイス社により販売されているＩＤＴ７１３０が、アドレス及びコントロールバッファ１６はアメリカのラジオコーポレーションによって販売されているＨＣＴ２４４の一対７４を含み、データバッファ１８はモトローラセミコンダクタプロダクツ社により販売されている７４ＨＣＴ２４５である。

基板解読論理２０（図２Ａ）はシグナテイックス社から販売されているインフィールド論理回路ＰＬＳ　１５３Ａを含む。

これは（図２Ｂ）に示される電圧昇圧レジスタに接続された入力ピンを有し、たるみスイッチ群に新規価値をセットすることによってアドレススペースに移動させるための端子アドレス（Ｂ５〜Ｂ９）の一群のアドレスを許容するたるみスイッチ、たるみスイッチ８はバッテリ８６をＨ３Ｙ２およびバッテリモニタ３４のターミナル２にセットするたために接続された電源のＶ十ターミナルとバッテリ補充ＲＡＭコントローラ３４（図２Ｇ）の第一バッテリターミナルに接続されている。バッテリモニタはインターセル社から販売されているＩＣＬ　７６６５であり、かつバックアツプＲＡＭコントローラ３４はダラス・セミコンダクタ社から販売されているコントローラＤＳ　１２２１である。

バッテリモニタ３４′は＋５ボルト電源及びＣＰＵアドレス解読器３ｏにリード線８８によって接続されたアウト２ターミナルを有する。主たるバックアップ電源６６はＣＰＵ　ＲＡＭ及び実時間クロックに装着され、バッテリ補充ＲＡＭコントローラ３４の第２バツテリターミナルに接続されている。

電力コントローラ３４のチップ付与部ＣＥＯ及びＣＥＩターミナルはＣＰＵ　ＲＡＭ３６及びＣＰＵ　ＰＲＯＭ３８　（図２Ｂ、２Ｃ）のＣＳターミナルにリード線９０．９２によって接続され、一方、電力コントローラ３４（図２Ｃ）のＣＥ及びＣＥ２ターミナルはＣＰＵアドレス解読器３ｏのＤ４ターミナル及び実時間クロック３２（図２Ｃ１２Ｄ）のＣＳターミナルにリード線９４．９６によって接続されている。例えば、ＣＰＵアドレス解読器３０（図２Ｃ）としてモノリティック・メモリ社から販売されている２０Ｌ８Ａ　ＰＡＬが、実時間クロックとしてはナショナル・セミコンダクタ社から販売されているＭＭ５８１６７Ａが用いられる。

再び、図２Ａにおいて、基板解読論理２０はデータバッファ１８（図２Ｂ）の付与部（Ｇ）ターミナル、ＤＰＲ１４のチップ付与ターミナル、ホスト計算機ＦＲＯＭ１２、及びホスト計算機ＦＲＯＭ１２の全ターミナルにリード線９８．１０ −０゜１０２及び１０４によって接続されている。

データバッファ１８はホスト計算機ＦＲＯＭ１２とＤＰＲ１４の方向付与ターミナル、アドレスのＩＹ３ターミナルとＰＣＢから出入りするデータの流れ方向を制御するための制御４＜ソファ１６にリード線１０６によって接続された方向ターミナルを有する。

第１端子のＤＰＲ話中ターミナルはホスト計算機の待ち状態を決定するためにＩ１０既成ターミナルに接続されている。

ＣＰＵ論理手段２６（図２Ｄ）はＣＰＵ１１０、切換ラッチ１１２、及びＣＰＵバスコントローラ１１４を含む１例えば、ＣＰＵはＮＥＣ電気社によって販売されているＶ２０マイクロプロセッサ１１０にビンコネクタと共に用いられる。データアドレスＡＤＯ〜ＡＤ７はバス１１６と切換ラッチ１１２の初めの半分に接続され、それは多分低アドレスとデータ（情報）との多重化のための標準７４ＨＣＴ３７３である。バス１１６はＤＰＲ１４（図２Ｂ）、ＣＰＵ　ＲＡＭ３８．ＣＰＵ　ＲＯＭ３８、ＣＰＵインタフェイス論理手段２８と実時間クロック３２のＤＥＳ符号化の暗号作成器１１８（図２Ｄ）の符号化および解読ターミナルに通信している。バス１１６のＡＤＯリードはまた外部キーインタフェイス及び内部Ｅ−２インタフェイス２４のキーインタフェイス駆動器１２ｏ（図２Ｃ）のデータターミナルにＣＰＵ　ＡＤＯピンを接続する。ＣＰＵアドレス解読器３０にＡＤＩリードを一緒にしている。ＣＰＵ　ＲＡＭ３６（図２Ｂ）は例えばＮＥＣ電気から２つの６２２５６ＲＡＭを含み、ＣＰＵ　ＰＲＯＭ３８はインテル社から２７１２８ＦＲＯＭである。暗号作成器１１８はアドバンスドマイクロデパイＣＰＵはまた上部アドレスターミナル八８〜Ａ１９を有する。上部アドレスバス１２２はＤＰＲ１４，ＣＰＵ　ＲＡＭ３６、ＣＰＵ　ＰＲＯＭ３８、ＣＰＵアドレス解読器３０及びキーインタフェイス駆動器１２０のＡＯアドレスビンに相互連絡するリードを含むアドレス八８〜Ａ１９用のリード線；ＤＰＲ。

ＣＰＩＪ　ＲＡＭ、ＣＰＵ　ＰＲＯＭのＡ３及びＡ４アドレスピンを相互連絡するリード線；ＤＰＲ，ＣＰＵ　ＲＡＭ、ＣＰＵ　ＰＲＯＭ、実時間クロック３２及びＣＰＵアドレス解読器のアドレス八５ビンに相互連絡するリード線；ＤＰＲ，ＣＰＵ　ＲＡＭ、ＣＰＵ　ＰＲＯＭ、実時間クロックのアドレス八６ビンに相互連絡するリード線を；ＤＰＲ，ＣＰＵ　ＲＡＭ、ＣＰＵ　ＰＲＯＭ、ＣＰＵインタフェイス論理１２４、実時間クロック及びＣＰＵアドレス解読器のアドレスＡ７ピンに相互連絡するリード線：ＤＰＲ，ＣＰＵ　ＲＡＭ、ＣＰＵ、ＣＰＵインタフェイス論理、実時間クロック３２及びＣＰＵアドレス解読器のアドレスＡ８、Ａ９ピンに相互連絡するリード線を；ＣＰＵＲＡＭ、ＣＰＵ　ＰＲＯＭ、及びＣＰＵ１７）７ドＬ／ＸＡｌ０−ＡＸ３ピンに相互連絡するリード線；ＣＰＵＲＡＭ及びＣＰＵのアドレスＡ１４ピンに相互連絡するリード線：ＣＰＵ、ウェイトゼネレータ７２．及びバッテリ補充ＲＡＭコントローラのアドレスＡ１５ビンに相互連絡するリード線；ＣＰＵ及びＣＰＵ切換ラッチ１１０のアドレスＡ１６ビンに相互連絡するリード線；　ＣＰＵ、切換ラッチ、及びＣＰＵアドレス解読器のアドレスＡ１７ビンに相互連絡するリード線；ＣＰＵ、切換ラッチ、ウェイトゼネレータ、ＣＰＵアドレス解読器、及びバッテリ補充ＲＡＭコントローラのアドレスＡ１８ピンに相互連絡するリード線を；そしてＣＰＵ、切換ラッチ、ウェイトゼネレータ。

及びＣＰＵアドレス解読器のアドレスＡ１９ビンに相互連絡するリード線を有する。

ＣＰＵｌｌ０は以下のように接続される出力ターミナルＮＭ１．ＩＮＴ、５ｏ− ５２，レディ、リセット及びクロックを有する：ＮＭＩビンはインバータ１２６を通して＋５ボルトターミナルとＤＰＲのＩＮＴＡピンとの交差部に接続され；工ＮＴピンは実時間クロック３２のＩＮＴビンに；５ｏ−８２ピンはＣＰＵバスコントローラ１１４とＣＰＵインタフェイス１２４の５ｏ−８２ピンに；そしてＣＬＫピンはマスタクロック７６のＣＬＫビン、バスコントローラ１１４、ＤＥＳクロック同調器８２及び待ち状態ゼネレータ７２にそれぞれ接続されている。

ＣＰＵバスコントローラ１１４は以下のように接続される出力ターミナルＭＲＤ、ＭＷＴ、■ＯＲ，Ａｌ０Ｗ、ＤＴ／Ｒバー及びＡＬＥ　（アドレスラッチ付与部）を有し：ＭＲＤピンはＣＰＵ　ＲＡＭ５．ＤＰＲ，ＣＰＵ　ＰＲＯＭ、待ち状態ゼネレータのＤＥビンと、実時間クロックのＲＤピンとの交差部に；ＭＷＴピンは実時間クロックの書き込みピンに；ＡＭＷビンはＣＰＵ　ＲＡＭ５のＷＥビン、ＤＰＲのＤＥビン、ＣＰＵ　ＰＲＯＭ、そして待ち状態ゼネレータの交差部に；ＩＯＲはＤＥＳ同調器１２４、及びＣＰＵアドレス解読器の交差部に；Ａｌ０ＷはＯＲゲート１２８のピン１とＤＥＳ　ＣＰＵインタフェイス１２４の交差部に；インバータ１３０を通してＤＴ／Ｒは暗号作成器のＭＲ／Ｗに；そしてＡＬＥは切換ラッチ１１２のＧ（付与部）ピンとＤＥＳ　ＣＰＵインタフェイス１２４のピン１７に接続されたピンＱを有するフリップ／フロップのピンＤとの交差部に接続される。

ＤＥＳ符号化ＣＰＵインタフェイス論理１２４及びＣＰＵインタフェイス論理２８は以下のように接続されたターミナル０１〜０４及び０８に出力する：０１は出力が暗号作成器のＡＳＴＢピンに接続されるＯＲゲート１２８のピン２に；０２および０３はＭＡＳ（マスタポートアドレス）および暗号作成器１１８のＭＤＳ　（マスタポートアドレスストロボ）ピンに；０４はキーインタフェイス駆動Ｉ＃１２０のピンＧに；そして０８はＤＥＳクロック同調器のフリップフロップＪＫのピンＫに接続される。

暗号作成器１１８は＋５ボルトターミナルに接続されたＳＣ８およびＳＤＳ　（スラブポートチップセレクトおよびデータストロボ）を有し、そのＭＣＳ　（マスタポートチップセレクト）ピンはピンＣ／ＫＬと多重操作用グランドの交差部に接続される。

ＪＫフリップフロップ１３４は暗号作成器１１８のクロックターミナルに接続されたＱパー出力を有する。

改良符号化基板の操作は図３Ａ〜３Ｄのフローチャートで好適に述べることができる。メインルーチン２００の操作スタートでは情報が符号化ＰＣＢ指令２０２と２０４の読出し入力または出力であるときホスト計算機は二重ポートプロセッサにおける話中フラッグをセットし、かつチップ人力／出力（Ｉ／○）端子を初期化すべく起動する０次に、ステップ２０６ではリセットフラグがセットされたか否かを判断する。仮にＮｏの場合、指令２０８．２１０．２１２及び２１４でＤＰＲＲＡＭをクリアし、リセットフラッグをセットし、負荷をベクトルテーブルに割り込ませ、ＲＯＭ初期化ルーチンを立ち上げる。

ステップ２０６でＹＥＳの場合、命令２１４までジャンプしＲＯＭ初期化ルーチン（図３Ｂ）を立ち上げる。

ＲＯＭ初期化ルーチンのスタート２１６で指令２１８．２２ｏおよび２２２がソフトウェアリセットコマンドをＤＥＳチップに出すために送出され、キー読出しフラッグをクリアして演算跡指針を初期化する。ＲＯＭ初期化が完了するとメインルーチン（図３Ａ）にリターンして指令２１６と２１８がＤＰＲでの話中フラッグをクリアしかつ背後のサブルーチン（図３Ｃ）を立ち上げる。

スタート２２８からの指令２３０は実キーが存在するか否かを判断する。Ｎｏの場合、指令２３２がキー読出しフラッグをクリアするために出されその指令がＹＥＳになるまで指令２３０を繰り返す。指令２３０がＹＥＳになるとメインルーチン（図３Ａ）にリターンしかつ指令２３４がＤＰＲにおけるコマンド待機フラッグがセットされた否かを判断する。ＮＯの場合、指令２３４がＹＥＳになるまでルーチン（図３Ｃ）にリターンする。指令２３４がＹＥＳになると、指令２３６がＲＯＭコマンドルーチン（図３Ｄ）を立ち上げる。

ＲＯＭコマンドルーチン（図３Ｄ）のスタート２４０では指令２４２がホスト計算機によってＤＰＲを通して発生したコマンドを実行するために出されてメインルーチン（図３Ａ）にに戻りかつ指令２４４がコマンド待機フラッグをクリアするために出されて指令２３４がリターンし、そしてコマンドルーチンがその図３Ｅにおけるホスト計算機内蔵のコマンドの実行がその情報の符号化及び解読を成し得るまで繰り返し、暗号化プリント回路板に処理するために演算跡を創成する。

符号化及び暗号化コマンドに用いられる簡易頭文字は次の通りである。

ＤＰＲ＝二元化ポートＲＡＭＤＥＳ＝データ符号化基準ＩＶ＝初期化ベクトルＲＴＣ＝実時間クロック暗号化モード用の暗号化コマンドはまた主符号化コマンド仕様書に指示されている。

ホスト計算機が符号化または暗号化される情報を有するとき、符号化モードまたは暗号化モードは適正なものがＤＥＳチップ用に選択される。スタート初期化ルーチン（図３Ｂ）のソフトウェアリセットコマンド２１８がＤＥＳチップをリセットした後、負荷ＤＥＳマスタキーコマンドｂ、（ｂ、’）がＤＰＲからのデータを伴ってＤＥＳマスタキーレジスタを負荷する。

このことは符号化マスタキーコマンドａ、（ｃ、’）によってＤＥＳマスタキーレジスタを仕様するＤＰＲにて符号化データに従属するものである。負荷クリア符号化キーコマンドｄ、または負荷クリア暗号化キーコマンド（ｄ、’）がＤＰＲからのクリアキーと共にＤＥＳ符号化キーまたは暗号化キーレジスタに負荷されかつ負荷は符号化コマンドｅ、を符号化しまたは負荷はＤＰＲからの符号化または暗号化キーを伴ってＤＥＳ符号化または暗号化キーレジスタを負荷する暗号化キーコマンド（ｅ、’）を符号化する０次に、符号化コマンドｆ、をクリア■ する負荷または暗号化コマンド（ｆ、’）をクリア■する負荷はＤＥＳ符号化またはＤＰＲからクリア■を伴う暗号化■しを符号化■する負荷または暗号化コマンド（ｇ’、’）を符号化■する負荷がＤＰＲからの符号化■を伴ってＤＥＳ符号化■レジスタを負荷するために出される。

ＤＥＳ符号化■または暗号化レジスタに負荷した後、読出しクリアＩＶＥコマンドｈ、または読出しクリアＩＶＤコマンド（ｈ、’）はＤＥＳ符号化または暗号化■レジスタをＤＰＲに送るために出される：これは読出し符号化ＩＶＥコマンドｉ。

または読出し符号化ＩＶＤコマンド（ｉ、’）によってＤＥＳ符号化ＩＶレジスタをＤＰＲに送ることに従っている。

次に、指令２３０（図３Ｃ）が出されたのち実キーがキー提供コマンドｊ、（ｊ、’）を提供したか否かが実キー実像をＤＰＲに送るために出される。それからキー交換コマンドｋ。

（ｋ、’　）がそのキー読出しフラッグをＤＰＲに送るために出され、その後に書き込みおよび読出し実キーコマンド１．（１゜′）及びｍ、（ｍ、’）がＫＩＢから実キーを書き込むためおよび実キーをＫＩＢに読出しするために出される。

ＤＥＳ　ＰＣＢは聴取形跡を創成するための情報を受信するためにただちに用意される。聴取形跡ＤＥＳ　ＰＣＢに個人名を処理し、その処理データ及び時間、個人の時間長さがＤＢＳ　ＰＣＢに処理された記録となる。

聴取形跡のために、クリア聴取形跡コマンドｎ、（ｎ、’）及び書き込み聴取形跡コマンドｏ、（ｏ、’）がＣＰＵ　ＲＡＭにおける聴取形跡をクリアするため、モしてＤＰＲからの次の聴取形跡指針バッファを書き込むために出される。それからリセット聴取形跡コマンドｐ、（ｐ、’）がその聴取形跡読出し指針をリセットするために出され、読出し聴取形跡コマンドｑ、（ｑ、’）が次の聴取形跡バッファをＤＰＲに配置して読出しするために出される。ＤＥＳＰＣＢは聴取形跡を次のように創成するためにただちに用意される。

書き込み名コマンドｒ、（ｒ、’）はＤＰＲからＫＩＢ中のユーザ名をのせるために出される。読出し名コマンド５６（ｓ、’　）はＤＰＲにＫＩＢ中のユーザ名を送るために出される０次いで、書き込みパスワード及び有効パスワードコマンドｒ、（ｒ、’）およびｕ、（ｕ、’）はＤＰＲからＫＩＢ中にユーザパスワードをのせるため、そしてＤＰＨのそれにＫＩＢ中のユーザパスワードを比較するために出される。仮に同一の場合、書き込みフラッグと読出しフラッグコマンドｖ、（ｖ、’）とｗ、（ｗ、’）はＤＰＲからＫＩＢ中にユーザフラッグをのせかつＤＰＲにＫＩＢ中のユーザフラッグを送るために出される。

次に、書き込および読出しＩＤコードコマンドｘ、（ｘ、’）とｙ、（ｙ、′）はＤＰＲからＫＩＢ中にユーザＩＤコードをのせかつＤＰＲにＫＩＢ中のユーザＩＤコードを読出しするために出される。これは書き込みユーザキーコマンド２゜（２′）によってユーザ第一キーとＫＩＢからＫＩＢ中のＩＶに負荷することに従っている。

次に、負荷ユーザキーコマンドａａ、がＫＩＢにユーザ第一キーからＤＥＳ符号化キーレジスタを負荷するためかっＫＩＢにユーザ第一■からＤＥＳ符号化■レジスタを負荷するために出されるか、または負荷ユーザキーコマンド（ａａ、’ ）がＫＩＢにユーザ第一キーからＤＥＳ暗号化キーレジスタを負荷するためかつＫＩＢにユーザ第一■からＤＥＳ暗号化■レジスタを負荷するために出される。

それから創成ユーザ演算キーコマンドｂｂ、（ｂｂ’）及び読出しユーザ演算キーコマンドＣｃ、（ｃｃ、’）がＤＰＲからＫＩＢにユーザ演算キーを負荷するためかつ演算レジスタを仕様するＫＩＢにユーザ演算キーを符号化し、そしてＤＰＲに符号化された演算キーを送るために出される。これらのコマンドは符号化負荷ユーザ演算コマンドｄｄ、によって演算レジスタからＤＦ、Ｓマスタキーを負荷しかつＤＰＲから符号化されたキーと一緒にＤＥＳ符号化キーレジスタを負荷することに従うか、あるいは暗号化負荷ユーザ演算コマンド（ｄｄ、’）が演算レジスタからＤＥＳマスタキーを負荷しかつＤＰＲから符号化されたキーと一緒にＤＥ　ＳＩＩ号化キーレジスタを負荷することに従っている。

次に、ユーザマスクキーは創成ユーザマスタキーコマンドａｅ、（ｅｅ、’　）によってＤＰＲからＫＩＢにユーザマスタキーを負荷するためかつマスタレジスタを使用するＫＩＢにユーザマスクキーを符号化するために創成される。それから読出し二一ザマスタキーコマンドｆｆ、（ｆｆ、’）が符号化されたユーザマスタキーをＤＰＨに送るために出される。次に、負荷ユーザマスタキーコマンドｇｇ、がマスタレジスタからＤＥＳマスタキーを負荷するため、かつＤＰＲから符号化されたキーと一緒にＤＥＳ符号化キーレジスタを負荷するために出されるか、あるいは負荷マスタキーコマンド（ｇｇ、’　）がマスタレジスタからＤＥＳマスタキーを負荷するため、かっＤＰＲから符号化されたキーと一緒にＤＥＳ暗号化キーレジスタを負荷するために出される。

聴取形跡を聴取する聴取者呼び出しのみの聴取者キーが備わっている。聴取者キーは書き込み聴取キー、補助聴取キー、複写聴取キーおよび負荷聴取ｈｈ、（ｂｈ、’　）、ｉｉ、（ｉｉ、’　）、ｊｊ、（ｊｊ、’　）、ＤＰＲからＫＩＢ聴取キーを負荷するため、ＫＩＢに聴取キーを伴って聴取レジスタを負荷し、かつその聴取レジスタと共にＫＩＢに聴取キーを負荷することに準じて書き込まれる。それから創成ユーザマスクキーコマンドｋｋ、がＫＩＨの聴取キーからＤＢＳ符号化キーレジスタを負荷するため、あるいは創成ユーザマスクキーコマンド（ｋｋ、’　）がマスタレジスタを負荷しかっＤＰＲから符号化されたキーと共にＫＩＢの聴取キーからＤＥＳ符号化キーレジスタを負荷するために出される。

確実な情報を監視するために、監視キーが提供される。この監視キーは書き込みマスタキー、補助マスクキー、複写マスタキーおよび負荷１１．（１１，’　）、ｍｍ、（ｍｍ、’　）。

ｎｎ、（ｎｎ、’　）、そして。ｏ、（ｏｏ、’　）に準じ、またＤＰＲからＫＩＢにマスタキーに負荷し、マスレジスタをによりのマスタキーに負荷し、ＫＩＢのマスタキーがらＤＥＳ符号化キーレジスタを負荷するために出される９制限されたユーザシステム呼び出しを提供すること１例えばユーザ仕様ステーションで人のみに用いるものとしてシステムキーが仕様される。システムキーは書き込みシステムキー、補助システムキー、複写システムキー、及び負荷シスタムキーコマンドｐｐ・　（ＰＰ・’　）、ｑｑ、（ｑｑ、’　）−ｒｒ。

（ｒｒ、’）及びｓｓ、（ｓｓ、’）によって提供され、そしてＤＰＲからＫＩＢにシステムキーを負荷し、システムレジスタをＫＩＢのシステムキーに負荷し、ＫＩＢのシステムキーをシステムレジスタに負荷し、ＫＩＢのシステムキーからＤＥＳ符号化キーレジスタを負荷するか、あるいはＫＩＢのシステムキーからＤＥＳ暗号化キーレジスタを負荷するために提供されユーザゲインの呼び出しのち、ホスト計算機からデータバッファ内に書き込まれたデータはＤＰＲに段階的に書き込まれかつ符号データまたは暗号データコマンド１１．または（１１゜’ ）、ＤＰＲによって供給された係数及びモードを用いるＤＰＲの符号データまたはＤＰＲによって供給された係数及びモードを用いるＤＰＲの暗号データのいずれかを読出しする。

キーが有効かどうかを決定するために有効キーコマンドＵｕ、（ｕｕ、’）がＫＩＢをチェックしかつＤＰＲが適正か否かを立証するために出される。

書き込みおよび読出し時間のために、書き込みクロックおよび読出しクロックコマンドｖｖ、（ｖｖ、’　）およびＷＷ。

（ｗｗ、’　）はＤＰＲからＲＴＣを負荷し、そしてＲＴＣをＤＰＲに送るために出される。

符号化または暗号化用個人の呼び出しファイルを分離するために補助キーが備わっている。符号化のため補助キーを書き込みかつ負荷することは、書き込み補助キー及び負荷補助キーコマンドｘｘ、（ｘｘ、’　）およびｙｙ、（ｙｙ、’　）はユーザ第二キーおよびＤＰＲからＫＩＢに■を負荷するために出され、ＫＩＨにユーザ第二キーからＤＥＳ符号化キーレジスタおよびＫＩＢにユーザ第二■ からＤＥＳ符号化■レジスタを負荷するために出される。暗号化コマンド（ｙｙ、’）はＫｒＢにユーザ化にキーからＤＥＳ晴号化キーレジスタを負荷するために出され、ＫＩＢにユーザ第二■からからＤＥＳ暗号化■レジスタを負荷、またはＫＩＢにユーザ化にキーからＤＥＳＩＩ号化キーレジスタを負荷しかつＫＩＢにユーザ第二からＤＥＳ暗号化■を負荷するために出される。ユーザシステムキーを読出しするために読出しユーザシステムキーコマンドｚｚ、（ｚｚ、’）がＫＩＢにＤＥＳマスタキーをシステムキーに負荷しかっＫＩＢ（システムキーに符号化された）のユーザキーをＤＰＨに送るために出される。符号化のためにユーザシステムキーを負荷するために負荷ユーザシステムキーコマンドａａａ、がＤＥＳマスタキーをＫＩＢにシステムキーから負荷しかつＤＥＳ符号化キーレジスタをＤＰＲから符号化キーを負荷するために出される。暗号化のためのユーザシステムキーを負荷するあいだ負荷ユーザシステムキーコマンド（ａａａ、’）がＫＩＢにシテムキーからＤＥＳマスタキーを負荷しかつ暗号化キーレジスタをＤＰＲから符号化キーを負荷するために出される。

最後に符号化及び暗号化用ユーザデータを創成するために、書き込みおよび読出し創成データコマンドｂｂｂ、（ｂｂｂ、’）およびｃｃｅ、（ｃｃｃ、’　）がＤＰＲからユーザ創成データを負荷し、それらの創成データをＤＰＲからＫＩＢに送るために出される。

本発明による１つの実施例が述べられたが、熟練者によれば様々な構造に応用できることは明らかでありかつ発明の本質から逸脱しないで実行可能なことが述べられた。

図３コマンドリストＡ、（Ａ、’）　ソフトウェア　リセットソフトウェアリセットコマンドをＤＥＳチップに出すＢ、（Ｂ、’）　負荷ＤＥＳマスタキーＤＥＳマスタキーンジスタをＤＰＲからのデータに負荷ｃ、（ｃ、’）　符号化マスタキーＤＰＨの符号化データをＤＥＳマスタキーレジスタに使用Ｄ・　負荷クリアＥキーＤＥＳ符号化キーレジスタをＤＰＲからのクリアキー忙負荷（Ｄ、’）　負荷クリアＤキーＤＥＳ符号化キーレジスタをＤＰＲからのクリアキーに負荷Ｅ、　負荷符号化ＥキーＤＥＳ符号化キーレジスタをＤＰＲからの符号化キーに負荷（Ｅ、’）　負荷符号化ＤキーＤＥＳ符号化キーレジスタをＤＰＲからの符号化キーに負荷ＤＥＳ符号化■レジスタをＤＰＲからのクリア■に負荷ＤＥＳ符号化■レジスタをＤＰＲからのクリア■に負荷Ｇ、　負荷クリアＩＭＥＤＥＳ符号化■レジスタをＤＰＲからのクリア■に負荷ＤＥＳ符号化■レジスタをＤＰＲからのクリア■に負荷ＤＥＳ符号化■レジスタをＤＰＲからのクリア■と共に送るＤＥＳ符号化■レジスタをＤＰＲからのクリア■と共に送るＤＥＳ符号化■レジスタをＤＰＲに送るＤＢＳ解読■レジスタをＤＰＨに送るＤＰＲに冥キー実儂を送るに、（Ｋ、’）　キー変換キー読出しフラッグをＤＰＨに送るり、（Ｌ、’）　書込み実キーＫＩＢから実キーの書込みＮ、（Ｎ、’）　聴取形跡をクリア聴取形跡をクリアｏ、（ｏ、’）　聴取形跡を書込みＤＰＲから次回聴取形跡バッファ位置に書込みｐ、（ｐ、’）　聴取形跡をクリア聴取形跡読出し部をクリアＱ、（Ｑ、’）　聴取形跡読出し時間聴取形跡バッファ位置からＤＰＲに読出しＲ，（Ｒ，’）　氏名書込みユーザ塩をＤＰＲからＫＩＢに負荷ｓ、（ｓ、’）　氏名読出しＫＩＢのユーザ塩をＤＰＲに送るＴ、（Ｔ、’）　パスワード書込みＤＰＲからＫＩＢにユーザパスワードを負荷Ｕ、（Ｕ、’）　有効パスワードＫＩＢにおけるユーザはパスワードをＤＰユーザフラッグをＤＰＲからＫＩＢに負荷ｗ、（ｗ、’）　読出しフラッグＫＩＢにおけるユーザフラッグをＤＰＲに送るＤＰＲからＫＩＢにユーザＩＤコードを負荷ＫＩＢにおけるユーザＩＤコードをＤＰＲＤＰＲからＫＩＢにユーザ主キー及び ■を負荷ＫＩＢにおけるユーザ主■からＤＥＳ符号化キーレジスタを負荷ＫＩＢにおけるユーザ主キーからＤＥＳ符号化キーレジスタを負荷ＤＰＲからＫＩＢにユーザ聴取キーを負荷聴取レジスタを使用するＫＩＢにユーザ聴取キーを符号化ＣＣ，（ＣＣ，’）　ユーザ聴取キー読出しユーザ聴取キー（符号化された）をＤＰＲに送るＤＤ、（ＤＤ、’）　ユーザ聴取キー負荷聴取レジスタからＤＥＳマスタキーを負荷ＤＥＳ符号化キーレジスタをＤＰＲから符号化キーに負荷ＤＥＳ符号化キーレジスタをＤＰＲから暗号化キーに負荷ユーザマスタキーをＤＰＲからＫＩＢに負荷マスタレジスタを使用するＫＩＢにユーザマスタキーを符号化ユーザマスタキー（ＤＰＲに符号化された）ＤＥＳマスタキーをマスタレジスタから負荷ＤＥＳ符号化キーレジスタをＤＰＲから符号化されたキーに負荷ＤＥＳ解読キーレジスタを符号化されたキＤＰＲからＫＩＢに聴取キーを負荷聴取レジスタを聴取キーと共にＫＩＢに負ＪＪ、（ＪＪ、’）　聴取キー複写（聴取者キーのみ）聴取レジスタと共に聴取キーをＫＩＢに負荷ＫＫ、（ＫＫ、’）　聴取キー負荷（聴取者キーのみ）ＤＰＲの符号化データをＤＰＲによって供給されたＡＮＤモードを計数を信用ＤＰＲの解読データをＤＰＲによって供給されたＡＮＤモード計数を使用ＵＵ、（ＵＵ、’）　有効キーＤＰＲに校正されるとＫＩＢ及び証明チェックＲＴＣをＤＰＲから負荷る場合）ＲＴＣをＤＰＨに送るＸＸ、（ＸＸ、’）　ＡＵＸ−＋−１き込ミＤＰＲからＫＩＢにユーザ第２キー及び■を負荷ＹＹ、　ＡＵＸキー負荷ＫＩＢにユーザ第２キーからＤＥＳ符号化キーレジスタを負荷ＫＩＢにユーザ第２■からＤＢＳ符号化■ＫＩＢにユーザ第２キーからＤＥＳ解読キーレジスタを負荷ＫＩＢにユーザ第２■からＤＥＳ解読■を負荷ｚｚ、（ｚｚ、’）　ユーザシステムキー読出しＫＩＢにＤＥＳマスタキーをシステムキーと共に負荷ＫＩＢ（符号化されたシステムキー）に二ＫＩＢＫＤＥＳマスタキーをシステムキーから負荷ＤＰＲから符号化キーと共にＤＥＳ符号化キーを負荷、ＤＰＲから符号化キーと共にＤＥＳ解読キーレジスタを負荷ＫＩＢに聴取キーからＤＥＳ符号化キーレジスタを負荷ＫＩＢに聴取キーからＤＥＳ解読キーレジスタを負荷ＬＬ、（ＬＬ、’）　マスタキー書込み（監視キーのみ）ＤＰＲからマスタキーをＫＩＢに負荷ＭＭ、（ＭＭ、’）　マスクキーセーブ（監視キーのみ）マスタレジスタをＫＩＢにマスタキーと共マスタキーをマスタレジスタと共にＫＩＢに負荷ＤＥＳ符号化キーをＫＩＢにマスタキーと共に負荷ＤＥＳ符号化キーレジスタをＫＩＢにマスクキーから負荷ｐｐ、（ｐｐ、’）　システムキー書込みシステムキーをＤＰＲからＫＩＢに負荷ＱＱ、（ＱＱ、’）　システムキー救済システムレジスタをＫＩＢにシステムキーと共に負荷ＲＲｏ（ＲＲ，’）　システムキー複写システムキーなシステムレジスタと共にＫＩＢに負荷ＳＳ、　システムキー負荷ＤＥＳ符号化キーレジスタをＫＩＢにシステムキーから負荷に負荷ユーザ創成日付をＤＰＲからＫＩＢに負荷ＣＣＣ，（ＣＣＣ０’）　創成日付読出しユーザ創成日付をＤＰＲからＫＩＢに負荷手続補正書（方式）平成　４年　６月２６日１、事件の表示ＰＣＴ／ＵＳ９０１００９０１平成２年特許願第５０４３７６号２、発明の名称改良された符号化プリント回路板３、補正をする者事件との関係　特許出願人４、代　理　人平成　４年　５月２０日平成　４年　６月１６日　（発送日）６、補正の対象国際調査報告

Claims

【特許請求の範囲】

１．ホスト計算機の伸張スロットに接続するための延長基板が一次部及び二次部と、一次部及び二次部に接続されるポートを有する二重ポート手段と、前記二重ポート手段の一次部及び二次部から受けた情報を記憶しかつ任意に両システム体系から操作システムコマンドを用いるホスト計算機の操作システム及び二次部操作システムの同時実在を可能にする記憶手段と、を含み；一次部が情報を受信し記憶するホスト計算機に接続された手段と、情報用アドレスを記憶するホスト計算機に接続された手段と、二次部によって符号化または暗号化用二重ポート手段内の一次部を通して情報を作成するための論理要素を揃えかつ二量ポート手段からの符号化または暗号化情報を出力するホスト計算機に接続された手段と、を含み；二次部が符号／暗号キーを記憶する第１の手段と、符号化および暗号化情報を選択する第２の手段と、符号化／暗号化キーおよび情報を個々に取り出し、符号化／暗号化キーおよび情報を符号化または暗号化のための第２の手段に入力し、符号化または暗号化された情報を一次部による検索しかつホスト計算機に入力するために二重ポート手段に戻す第１の手段および二重ポート手段に接続された第３の手段と、を含むことを特徴とする延長基板用の伸張スロットを有するホスト計算機の符号化／暗号化装置。
２．二次部が更に実時間クロックを含み、符号化／暗号化キーを記憶するための第１の手段が更に聴取形跡を記憶する手段を含み、前記第３の手段が前記実時間クロックおよびデータと時間とユーザ名を個別に取り出す二重ポート手段に接続された手段と、ユーザが符号化／暗号化装置に処理した時間長さを決定する手段と、ユーザ名、データおよび符号化／暗号化装置の処理時間と聴取形跡を創成する第１の手段での処理時間の長さを記憶する手段を含む中央作成手段である請求項１に記載の符号化／暗号化装置。
３．符号化／暗号化キーを記憶するための第１の手段が更に聴取者キーを含み、中央作成手段が更に第１の手段から聴取者キーとホスト計算機からユーザキーを誘引する手段と、聴取形成記憶手段にのみ処理を制限するキーを比較するための手段と、含む請求項２に記載の符号化／暗号化装置。
４．符号化／暗号化キーを記憶するための第１の手段が更に第２キーを含み、かつ第３の手段がユーザ入力キーと比較する第２キーを取り出しかつ消去ファイルの第２キーに同調するファイルの処理を制限する手段を含む請求項１に記載の符号化／暗号化装置。
５．符号化／暗号化キーを記憶するための第１の手段が監視キーを含み、第３の手段が監視キーに同調する処理を制限するためにユーザキーと比較する監視キーを取り出す手段を含む請求項１に記載の符号化／暗号化装置。
６．符号化／暗号化キーを記憶するための第１の手段が更にユーザシステムキーを含み、かつ第３の手段が選択されたシステムステーションでユーザ処理を制限するためにユーザキーと比較するユーザシステムキーを取り出す手段を含む請求項１に記載の符号化／暗号化装置。
７．論理要素を満たすホスト計算機に接続された手段が更に符号化／暗号化装置の一次部および二次部に付与する手段を含む請求項１に記載の符号化／暗号化装置。
８．二重ポート手段が話中指示ターミナルを含みかつ二次部が一次部の待ち状態を指示する話中ターミナルに接続された手段を含む請求項１に記載の符号化／暗号化装置。
９．受信及び記憶情報のためのホスト計算機に接続された手段が情報群を記値する手段、二次部のために連続的に二重ポート手段の記憶手段に情報群を入力する手段を含む請求項８に記載の符号化／暗号化装置。
１０．実時間クロックが一定率で操作し、符号化および暗号化情報を選択する二次部の第２の手段が実時間クロックと異なる一定率で操作されるクロック手段を含み、中央作成手段が実時間クロックおよび第２手段クロックと異なる一定率で操作するマスタクロックを含み、二次部が更に中央作成手段、実時間クロック、および一方から他方に操作を同調させるための第２の手段に接続された手段を含む請求項８に記載の符号化／暗号化装置。