JPH04506737A - 高速スイッチング周波数合成器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本出願は、周波数合成器に関し、さらに詳しくは高速スイッチング周波数合成器 に関する。

発明の背景 送信周波数源およびダウン・コンバート用受信局部発振Ｒ（ｒＬＯＪ　）を設け るために、ＦＭ無線装置において１つの周波数合成器を用いることは一般的であ る。この種の合成器は、装置が時間的こ異なる点において同一チャンネル上で送 受する用途において一般的である。この種の用途における大きな問題は、送信周 波数と受信し０周波数との間でできるだけ高速に切り換えることである。合成器 がこれら２つの周波数の間で切り換えるのに要する時間は、この期間中無線装置 は送信も受信もできないので、文字通り無駄になる。

このスイッチング時間を低減するための従来の方法には、例えば、パラメータ最 適化や適応型フィルタリング方法がある。しかし、これらの方法には限界がある 。パラメータ最適化の問題点は、閉ループ帯域幅を修正する必要があることであ る。適応型フィルタリング方法の問題点は、過渡状態とループ応答の最適化であ る。

その結果、改善された高速スイッチング周波数合成器に対する必要性が生まれて いる。

発明の概要 従って、改善された高速周波数合成器が提供される。本発明に従って、合成器は 、電圧制御発振器（ｒＶｃＯＪ　）においてブリステアリング（ｐｒｅｓｔｅｅ ｒｉｎｇ）電圧の注入を利用して、周波数の高速切り換えを行なう。また、ブリ ステアリング・ネットワークに帰還を加えて、ＶＣＯの利得がユニットごとにで 変化してもあるいは温度変化および経時的な変化をしても正確なプリステアリン グ電圧を維持する。

また、本発明による改善された高速スイッチング周波数合成器は、プリステアリ ング電圧値を用いてトランスミッタ偏移を制御し、それによりマニュアルにより 調整する必要性がない。

図面の簡単な説明 第１図は、本発明による改善された高速スイッチング周波数合成器１００の第１ 実施例を示すブロック図である。

第２図は、第１実施例の周波数ブリステアリング・偏移制御回路２００を示す。

第３図は、第１実施例のフロニ図を示す。

発明の詳細な説明 第１図は、本発明による改善された高速スイッチング周波数合成器の第１実施例 を示すブロック図である。図示のように、合成器は周波数ブリステアリング・偏 移制御回路２００で構成されている。合成器は、２つの入力、すなわち基準周波 数信号１０１　（ｆ、、、）とデジタル・ベースバンド変調器信号１２３とを有 する。

図示のように、基準周波数信号１０１は位相／周波数検波器１０３に入力され、 ここでこの周波数は分周されたＶＣＯ出力周波数１３５と比較される。次に、位 相検波器１０３の出力エラー信号１０５が積分器１０７に入力される。

この積分器１０７は、（ｓ＋ａ）／Ｋｓの８面において応答特性を有する一般的 な積分器ユニットである。

次に、積分器出力１０９がローパス・フィルタ１１１に入力される。このフィル タは、例えば、帯域幅が閉ループ伝達関数の固有周波数よりも少なくとも１桁大 きく、かつｆ、ｅ、（１０１）よりも周波数が少なくともｌオクターブ（好まし くは１桁（ｄｅｃａｄｅ））低い典型的な３極設計でもよい。

図示のように、デジタル・ベースバンド変調器信号１２３は、デジタル／アナロ グ（Ｄ／Ａ）変換器１２５に入力され、アナログ・ベースバンド変調器信号１２ ７を与える。

ついで、この信号は可変利得装置１２９によってレベル調整され、ＦＭ偏移を設 定する。装置１２９の利得は、レベル制御ライン１４１によって調整される。

ローパス・フィルタ１１１に戻って、このフィルタの出力１１３は、加算増幅器 １１５によってアナログ・ベースバンド変調器信号１３１と信号１３７と共に和 がとられる。

ついで、加算増幅器の出力１１７が電圧制御発振器（ＶＣＯ）１１９の制御ライ ンに入力される。ＶＣＯ１１９の出力は、送信ＲＦ周波数出力信号１２１である 。この信号は、分周器１３３の除数（Ｎ）によって、ｆ、ｅ、１０１の周波数１ に等しい周波数１３５に分周される。図示のように、Ｎはリード１４３によって 制御され、送信周波数に相当するＮ、と受信ＬＯ周波数に相当するＮ、の２つの 値をとる。

図示のように、周波数ブリステアリング・偏移制御回路２００は、リード１４３ を介してＮの値を変えることにより送信周波数と受信局部発振（ＬＯ）周波数と の間で切り換える。以下かられかるように、回路２００は最適振幅の電圧ステッ プ信号をリード１３７を介してＶＣＯ１１９に同時に印加することにより合成器 の高速状態遷移を促進している。

合成器が送信状態になると、周波数プリステアリング・偏移制御回路２００は信 号１４３をＮ、からＮ、に変え、同時に正の電圧ステップ信号をリード１３７に 注入して、■ＣＯ入力１１７において対応する電圧変化を生じさせる。

以下かられかるように、このステップ信号の振幅は、受信し０周波数から送信周 波数に７６０周波数を変化させるための最適値となるようにめられている。その 結果、リード１３５における周波数の変化は最小限に押さえられ、そのためエラ ー電圧１０５は概して一定に維持される。

合成器が受信状態になると、周波数プリステアリング・偏移制御回路２００は信 号１４３をＮ、がらＮ、に変え、同時に１３７における電圧を上記の正の値から ゼロに戻す。

１３７における負の電圧ステップにより、１１７において負のステップが生じる 。上述のように、この電圧は送信周波数から受信ＬＯ周波数にＶＣＯ周波数を変 化させるために必要な電圧に実質的に等しい。

このブリステアリング電圧構成の１つの問題は、周波数遷移を生じさせるための ＶＣｏ人力１１７におけるステップ電圧変化の最適値が温度変化とユニットのバ ラツキとともに変化することである。これは、ｖＣＯの電圧・周波数特性のバラ ツキに主に起因する。

この問題を解決するため、位相検波器出力信号１０５を周波数プリステアリング ・偏移制御回路２００に対する入力として用いて、帰還を設けてリード１１７に おける電圧ステップの振幅をできるだけ最適値付近に維持している。

これについては以下で説明する。

理想的には、位相検波器１０３の出力信号１０５は、常にゼロ・スロープで一定 であることが望ましい。本発明に従って、回路２００は信号１０５のスロープに 基づいて、電圧ステップ１３７の大きさを逓増または逓減する。このプロセスは 、合成器が送信状態がら受信状態に切り換えるたびに反復される。この調整は、 信号１０５のスロープが実質的にゼロになり、ステップ電圧１３７が最適値にな るまで続けられる。

また、信号１３７の電圧ステップは、ＶＣＯの周波数・電圧曲線においてスロー プの変化に関する相対的な指標となることを発明者は発見した。ＦＭ）ランスミ ッタの偏移もＶＣＯ曲線のスロープに依存するので、この指標を用いてその曲線 に対応する相対ＦＭ偏移を調整することができる。本発明に従って、周波数プリ ステアリング・偏移制御回路２００はレベル制御信号１４１を用いて、ベースバ ンド変調器経路内の可変利得装置１２９を制御する。従って、回路２００がｖＣ Ｏの利得が増加した（あるいは減少した）と判断すると、信号１４１を介して装 置１２９の利得を減少（あるいは増加）して、ＦＭ偏移を一定に維持する。

第２図において、周波数プリステアリング・偏移制御回路２００が示されている 。図示のように、信号１０５がローパス・フィルタ１４５に入力される。フィル タ１４５の帯域幅は、合成器ループの閉ループ固有周波数の少なくとも２倍でな ければならない。このフィルタの出力１４７は、スロープ検出器１４９に入力さ れる。スロープ検出器１４９は、例えば、時間的な２点を標本化しそれらを比較 するＡ／Ｄ変換器によって構成することができる。また、検出器１４９は、第１ 人力として信号１４７と、第２人力として信号１４７の帯域制限された信号とを 有する比較器によって構成することもできる。図示のように、スロープ検出器１ ４９の出力（１５１）は論理回路１５３に結合される。

図示のように、論理回路１５３は、信号１５１を介してスロープ測定情報を受け 取る。

論理回路１５３は４つの出力、すなわち除数出力信号１４３、セレクタ制御経路 １６１．ラッチ制御経路１７９およびアップ／ダウン・カウンタ制御経路１７５ を有する。

アップ／ダウン・カウンタ出力１７７は、制御バス１７９の制御に基づいて、ラ ッチ１７３に周期的に送出される。

以下かられかるように、ラッチ出力バス１３９は、レベル制御信号１４１とステ ップ電圧信号１３７とを生成するために用いられる。アップ／ダウン・カウンタ １７１における出力ビットの数は、ラッチ出力バス１３９上のビットの数と少な くとも同じでなければならない。または、アップ／ダウン・カウンタ１７１は、 カウンタ１７１の追加ビットがバス１３９の最下位ビット以下であれば、バス１ ３９よりも多いビット数であってもよい。この構成は、カウンタ１７１において 時定数を実質的に生成し、それによりカウンタは連続して２つ以上のインクリメ ント（またはデクリメントをとって、バス１３９の最下位ビットをトグルする。

アップ／ダウン・カウンタ１７１をインクリメント。

デクリメントおよびラッチするプロセスについて、以下で説明する。

図示のように、レベル制御信号１４１は、ラッチ出力バス１３９をデジタル／ア ナログ変換器１６９の入力に印加することにより生成される。変換器１６９の出 力は、レベル制御信号１４１である。

図示のように、ステップ電圧信号１３７は、セレクタ１６３をそのｒＡＪ入力１ ５５とそのｒＢＪ入力１５７との間で相互に切り換えることにより生成され′る 。ラッチ出力バス１３９はＡ入力１５５に入力され、グランド信号１５９によっ て表されるすべてのゼロはＢ入力１５７に入力される。論理回路１５３は、制御 リード１６１を介して六入力とＢ入力との間でセレクタ１６３を選択的にトグル する。

セレクタ出力１６５は、デジタル／アナログ変換器１６７の入力に印加される。

変換器１６７の出力はステップ電圧信号１３７である。

第３図は、論理回路１５３によって実行されるフロー図である。この手順はステ ップ３０１からスタートし、ステップ３０３に進む。ここで、合成器が送信状態 に移行する要求を待つ。合成器が送信状態に移行する用意ができると、ステップ ３０５に進む。

ステップ３０５において、セレクタ制御リード１６１がＢ入力（１５７）にある グランド信号１５９から六入力（１５５）にあるラッチ出力バス信号１３９にセ レクタ１６３の出力１６５を切り換え、それによりステップ電圧出力１３７を介 してプリステアリング電圧ステップ信号を注入する。またこのステップにおいて 、除数リード１４３が分周器１３３をＮ　除数からＮ　除数に切り換える。これ らの動作の結果、合成器は受信ＬＯ周波数から送信周波数に切り換える。

次に、手順は待機ステップ３０７に進む。ここで、合成器の閉ループ伝達関数の 時定数の約２倍の時間間隔の間待機するする。この時間遅延により、位相検波器 １０３は、ステップ電圧レベル１３７が最適値でない場合に、エラー信号を生成 することができるようになる。

次に、手順はステップ３０９に進み、ここで信号ライン１５１から位相検波器出 力１０５のスロープ測定が行なわれる。

それから、判定ステップ３１１に進み、ここで位相検波器出力１０５のスロープ 測定が正であるかあるいは負であるか判定する。スロープが正の場合、手順はス テップ３１３に進み、ここでアップ／ダウン・カウンタ１７１をインクリメント （ステップアップ）する。スロープが負の場合、手順は３１５に進み、ここでカ ウンタ１７１をデクリメント　（ステップダウン）する。

次に、手順はステップ３１７に進み、ここで合成器が受信状態に移行する要求を 待つ。合成器が受信状態に移行する用意ができると、ステップ３１９に進む。

ステップ３１９において、セレクタ制御リード１６１がＡ入力（１５５）にある ラッチ出力バス信号１３９からＢ入力（１５７）にあるグランド信号１５９にセ レクタ１６３の出力１６５を切り換え、それによりステップ電圧出力１３７を介 してプリステアリング電圧ステップ信号を取り除く。またこのステップにおいて 、除数出力リード１４３が分周器１３３をＮ、除数からＮ、除数に切り換える。

これらの動作の結果、合成器は送信周波数から受信ＬＯ周波数に切り換える。

次に、手順はステップ３２１に進む。このステップは、ステップ３０７（上記参 照）と機能的に同等な待機ステップである。

次に、ステップ３２３に進み、このステップはステップ３０９　（上記参照）と 機能的に同等なスロープ測定ステップである。

ついで、手順は判定ステップ３２５に進み、ここで位相検波器出力１０５のスロ ープ測定が正であるかあるいは負であるか判定する。スロープが正の場合、３２ ７に進み、ここでアップ／ダウン・カウンタ１７１をデクリメントする。スロー プが負の場合、３２９に進み、ここでカウンタ１７１をインクリメントする。

次に、手順はステップ３３１に進む。このステップ３３１は、アップ／ダウン・ カウンタ出力１７１をバス１３９にラッチする。そして手順は（ステップ３３３ から）ステップ３０１に戻る。

論理ユニット１５３は、例えば、適切にプログラムされたマイクロプロセッサと 必要な論理回路とユニットととも構成することができることが当業者には理解さ れる。また、アップ／ダウン・カウンタ１７１は、例えば数値「１」のような所 定の便宜的な値でインクリメントおよび／またはデクリメントできることが当業 者には明らかである。

上述のように、今日の無線装置製造における大きな問題は、トランスミッタ偏移 を調整するために労力が必要なことである。マニュアル方法は信頼性を低下させ 、コストを増加させるので、この場合とくに望ましくない。

本発明は、この分野においてとくに有益である。なぜならば、本発明はトランス ミッタ偏移全自動的に調整し維持することを可能にし、それにより製造時のマニ ュアル調整を省き、しかもわずかの追加回路を加えるだけですむためである。実 際、このようなユニットの総コストはさらに低減される。これは、粗調および／ またはそれほど厳密でない許容公差の部品を製造時に利用できるためである。さ らに、上述のように、本発明は熱や経時変化の影響を自動的に補正することによ り、完成品の寿命中にアラインメントが自動的に最適値に調整されることを保証 するのにも役立つ。その結果、ユニットの総合信頼性および有効寿命も大幅に増 加される。

さらに本発明の別の利点は、変化するあるいは異なるチャンネルに対するＶＣＯ 利得変化に起因するチャンネル変化によって生じる偏移のバラツキも補正するこ とである。

もちろん、本発明の別の利点は、このような合成器を用いる無線トランシーバが 最小時間内に送信状態から受信状態に切り換え可能なことである。送信から受信 までのこの高速スイッチング時間、または「ターンアラウンド」時間は、例えば 、ホスト・コンピュータが共通の無線リンクを介して多数のデータ端末のポーリ ングをラウンド・ロビン・パターン（ｒｏｕｎｄ−ｒｏｂｉｎ　ｐａｔｔｅｒｎ ）で行なうデータ用途において極めて有益である。各端末が通常受信モードにあ り、いつホストによってポーリングされるか、すなわち「アドレッシング」され るかを判定するので、この用途では各無線端末のスイッチング時間が重要になる 。端末がポーリングされると、データをホストに送出する前に送信モードに切り 換えなくてはならない。その結果、ホストが無線リンク上のすべての端末をポー リングするのに要する時間は、すべての端末の個々のスイッチング時間の数学的 和によって制限される。従って、多数の端末の場合、各無線装置のトランシーバ ・スイッチング時間の比較的わずかな短縮も、ホスト・コンピュータにとって大 きな効率の向上およびデータ・スルーブツトの増加につながる。

以上、本発明による高速スイッチング周波数合成器のさ以下の請求の範囲によっ て規定されるものとする。

要約書 改善された高速スイッチング周波数合成器（１００）が開示される。本発明によ る高速スイッチング周波数合成器は、電圧制御発振器（ｒＶｃＯｊ）　（１１９ ）におけるブリステアリング電圧注入（１３７）を帰還とともに利用して、ｖＣ Ｏと合成器とを２つの与えられた周波数間で高速遷移させることを可能にする。

帰還とともにこのブリステアリング方式により、ブリステアリング電圧がデバイ スごとの■Ｃｏ利得のバラツキと、動作中の利得変化とを追跡することを可能に する。この情報を用いて、トランスミッタのＦＭ偏移（１２３）を自動調整する 手段（１４１，１２９）が構成される。これは、この情報が、ＦＭ偏移と同様に 、ＶＣＯの利得とともに変化するためである。

国際調査報告

Claims (10)

【特許請求の範囲】
1. １．電圧制御ラインおよび出力を有する電圧制御発振器（ＶＣＯ）と、基準端子 ，入力および出力を有する位相検波器と、入力および出力を有する分周器とを具 備し、前記ＶＣＯ出力が前記分周器入力に結合され、前記分周器出力が位相検波 記入力に結合された周波数合成器であって、前記周波数合成器を第１周波数から 第２周波数にスイッチングする方法において： （ａ）前記分周器を第１値から第２値にスイッチングする段階； によって構成され、さらに： （ｂ）（ａ）に対して実質的に固定された時間において、前記電圧制御発振器の 電圧制御ラインに所定の電圧レベルを注入する段階； （ｃ）（ｂ）の後、少なくとも所定の時間間隔の間待機する段階；および （ｄ）前記位相検波器の出力のスロープを測定する段階；によって構成されるこ とを特徴とする方法。
2. ２．（ｅ）前記スロープがいつ正になるかを判定する段階；および （ｆ）（ｅ）に応答して、前記所定の電圧レベルを所定の量だけ増加する段階； から成ることを特徴とする請求項１記載の方法。
3. ３．（ｅ）前記スロープがいつ負になるかを判定する段階；および （ｆ）（ｅ）に応答して、前記所定の電圧レベルを所定の量だけ減少する段階； から成ることを特徴とする請求項１記載の方法。
4. ４．前記所定の電圧レベルが、前記位相検波器のスロープが最小限に押さえられ るように調整されることを特徴とする請求項１記載の方法。
5. ５．前記所定の電圧レベルが、前記位相検波記の出力が実質的に一定となるよう に調整されることを特徴とする請求項１記載の方法。
6. ６．ベースバンド変調器入力が前記ＶＣＯ電圧制御ラインに結合されることを特 徴とする請求項１記載の周波数合成器において、前記所定の電圧レベルに応答し て前記ベースバンド変調器入力のレベルを調整する段階から成ることを特徴とす る請求項１記載の方法。
7. ７．（ｅ）前記スロープがいつ正になるかを判定する段階；および （ｆ）（ｅ）に応答して、前記所定の電圧レベルを所定の量だけ増加する段階； から成ることを特徴とする請求項６記載の方法。
8. ８．（ｅ）前記スロープがいつ負になるかを判定する段階；および （ｆ）（ｅ）において、前記所定の電圧レベルを所定の量だけ減少する段階； から成ることを特徴とする請求項６記載の方法。
9. ９．前記所定の電圧レベルが、前記位相検波記のスロープが最小限に押さえられ るように調整されることを特徴とする請求項６記載の方法。
10. １０．前記所定の電圧レベルが、前記位相検波記の出力が実質的に一定になるよ うに調整されることを特徴とする請求項６記載の方法。