JPH0450788B2 - - Google Patents
Info
- Publication number
- JPH0450788B2 JPH0450788B2 JP61205142A JP20514286A JPH0450788B2 JP H0450788 B2 JPH0450788 B2 JP H0450788B2 JP 61205142 A JP61205142 A JP 61205142A JP 20514286 A JP20514286 A JP 20514286A JP H0450788 B2 JPH0450788 B2 JP H0450788B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- power supply
- voltage
- output
- hook
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Devices For Supply Of Signal Current (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電話線路から通ずるループ電流によ
り、電話機内において用いる局部的な電源の供給
を行なう電源回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a power supply circuit that supplies local power within a telephone set using a loop current flowing from a telephone line.
公衆電話機においては、通話制御、料金の収納
制御等を行なうため、制御用の電源を必要として
おり、電話線路を介して交換機の電源から通ずる
ループ電流の一部を用い、局部的な電源の供給を
行なうものとなつている。
Public telephones require a control power source to control calls, charge collection, etc., and use part of the loop current that flows from the switchboard power supply via the telephone line to supply local power. It has become something to do.
すなわち、オフフツクに応じて閉成される直流
ループ中へ定電圧ダイオード等の定電圧素子を挿
入しておき、直流ループへ通ずるループ電流によ
つて生ずる定電圧素子の端子電圧により、逆流阻
止用のダイオードを介してコンデンサを充電し、
これの端子電圧を制御部等へ電源として供給する
ものとなつている。 In other words, a constant voltage element such as a constant voltage diode is inserted into the DC loop that is closed in response to off-hook, and the terminal voltage of the constant voltage element generated by the loop current passing through the DC loop is used to prevent reverse current. Charge the capacitor through the diode,
The terminal voltage of this is supplied to the control section etc. as a power source.
たゞし、電話線路のループ抵抗値が高い場合、
コンデンサの充電が直ちに完了せず、これの端子
電圧上昇が遅延するものとなり、オフフツクに対
する制御部の応動開始までに相当の時間を要し、
取扱上不適当となるため、オンフツク中も比較的
高抵抗値の抵抗器を介して交換機が応動しない程
度の電流を通じ、これによりコンデンサをトリク
ル充電しておき、オフフツクに応ずるコンデンサ
の端子電圧上昇を速やかとする手段が一般に用い
られている。 However, if the loop resistance of the telephone line is high,
Charging of the capacitor is not completed immediately, and the rise in the terminal voltage of the capacitor is delayed, and it takes a considerable amount of time for the control unit to start responding to off-hook.
Since this would be inappropriate for handling, it is necessary to trickle charge the capacitor by passing a current through a relatively high-resistance resistor during on-hook so that the exchange does not respond, and to prevent the capacitor's terminal voltage from rising in response to off-hook. Generally, methods are used to speed up the process.
しかし、交換機の形式、または、端末機器の規
格によつては、オフフツク時の線間直流抵抗値を
ほゞ開放状態としなければならない場合があり、
この条件においては、トリクル充電を用いること
ができず、更に、線路抵抗値の甚だ高い場合に
は、トリクル充電を採用できても、コンデンサの
予備充電状況が不完全になる等の問題を生ずる。
However, depending on the type of exchange or the standard of the terminal equipment, there may be cases where the line DC resistance value during off-hook must be set to an almost open state.
Under this condition, trickle charging cannot be used, and furthermore, if the line resistance is extremely high, even if trickle charging can be used, problems such as incomplete pre-charging of the capacitor will occur.
前述の問題を解決するため、本発明はつぎの手
段により構成するものとなつている。
In order to solve the above-mentioned problem, the present invention is constructed by the following means.
すなわち、上述の電源回路において、ループ電
流により逆流阻止用のダイオードを介して充電さ
れ電源の供給を行う第1のコンデンサと、ループ
電流により逆流阻止用のダイオードを介して充電
される大容量を有する第2のコンデンサと、第1
のコンデンサの端子電圧がオフフツクの後に所定
値へ達したことを検出する電圧検出回路と、第1
および第2のコンデンサ間へ接続され電圧検出回
路が検出出力を生ずるまでの間オンとなり第2の
コンデンサの電荷を第1のコンデンサへ供給する
スイツチング素子とを設けたものである。 That is, the above power supply circuit has a first capacitor that is charged by the loop current through the reverse current blocking diode and supplies power, and a large capacitor that is charged by the loop current through the reverse current blocking diode. a second capacitor and a first capacitor;
a voltage detection circuit for detecting that the terminal voltage of the first capacitor reaches a predetermined value after off-hook;
and a switching element connected between the second capacitor and turned on until the voltage detection circuit produces a detection output to supply the charge of the second capacitor to the first capacitor.
したがつて、オフフツクに応じて第1のコンデ
ンサがループ電流により完全に充電されるまでの
間、スイツチング素子がオンとなつて第2のコン
デンサを第1のコンデンサへ接続し、第2のコン
デンサが保持する充電々荷により第1のコンデン
サを充電するものとなり、これの端子電圧が速や
かに上昇する。
Therefore, in response to off-hook, the switching element turns on and connects the second capacitor to the first capacitor until the first capacitor is fully charged by the loop current. The held charge charges the first capacitor, and the terminal voltage of this capacitor quickly rises.
以下、実施例を示す図によつて本発明の詳細を
説明する。
Hereinafter, details of the present invention will be explained with reference to figures showing examples.
第2図は公衆電話機のブロツク図であり、交換
機からの電話線路が接続される線路端子L1,L2
に対し、フツクスイツチHS1、受信回路(以下、
REC)1、ダイオードブリツジ(以下、DB)
2、電源回路(以下、PS)3、および強制切断
回路(以下、CB)4を介し、通話ループの形成
を行なう通話回路(以下、TKC)5が接続され
ており、これには、ハンドセツト6の送話器Tお
よび受話器Rが接続されている。 Figure 2 is a block diagram of a public telephone, with line terminals L 1 and L 2 to which telephone lines from the exchange are connected.
In contrast, the switch HS 1 and the receiving circuit (hereinafter referred to as
REC) 1, diode bridge (hereinafter referred to as DB)
2, a telephone call circuit (hereinafter referred to as TKC) 5 that forms a telephone call loop is connected via a power supply circuit (hereinafter referred to as PS) 3 and a forced disconnection circuit (hereinafter referred to as CB) 4, and a handset 6 A transmitter T and a receiver R are connected.
また、マイクロプロセツサ等のプロセツサおよ
びメモリ等からなる制御部(以下、CNT)7が
設けてあり、周波数検出回路(以下、FDT)8、
硬貨の選別および収納等を行なう硬貨処理部(以
下、CPS)9、ダイヤルキー(以下、DK)1
0、フツクスイツチHS2等の各出力に応じて制御
上の判断を行ない、CPS9、表示部(以下、DP)
12、音声複合周波(以下、MF)信号を発生す
るMF信号発生器(以下、MFG)13、TKC5、
および、CB4等の制御を行なうものとなつてい
る。 In addition, a control unit (hereinafter referred to as CNT) 7 consisting of a processor such as a microprocessor, memory, etc. is provided, and a frequency detection circuit (hereinafter referred to as FDT) 8,
Coin handling section (CPS) 9, which sorts and stores coins, dial key (DK) 1
0, switch HS 2 , etc. makes control decisions according to each output, CPS9, display unit (hereinafter referred to as DP)
12, MF signal generator (hereinafter referred to as MFG) that generates an audio complex frequency (hereinafter referred to as MF) signal 13, TKC5,
It is also used to control CB4, etc.
なお、MFG13は、DK10の出力および
CNT7の制御に応動し、CNT7から許可信号
OKが与えられたときにのみ、DK10の操作に
したがうMF信号を発生し、かつ、TKC5へ制御
信号CSを与え、TKC5を介してMF信号をダイ
ヤル信号として送出すると共に、監視情報を保守
センター等へ送信する際には、MFG13がCNT
7の制御にしたがい、保守センター等の特定の宛
先へ前述と同様にダイヤル発信を行なつてから、
MF信号により監視情報を同一の経路を介して送
信するものとなつている。 In addition, MFG13 outputs DK10 and
In response to the control of CNT7, a permission signal is sent from CNT7.
Only when OK is given, it generates an MF signal according to the operation of the DK10, gives a control signal CS to the TKC5, sends the MF signal as a dial signal via the TKC5, and sends the monitoring information to the maintenance center, etc. When sending to CNT, MFG13
7, make a dial call to a specific destination such as a maintenance center in the same way as above, and then
Monitoring information is transmitted via the same route using MF signals.
一方、PS3は、オフフツクによるフツクスイ
ツチHS1のオンにより、TKC5を介して直流ル
ープが閉塞され、DB2により一定極性となつた
ループ電流が通ずるのにしたがい、これによつて
コンデンサを充電し、コンデンサの端子電圧を電
源Vとして各部へ供給するものとなつている。 On the other hand, PS3 closes the DC loop via TKC5 by turning on the switch HS1 due to the off-hook, and as the loop current with a constant polarity passes through DB2, the capacitor is charged by this, and the capacitor is The terminal voltage is used as a power supply V to be supplied to each part.
したがつて、オフフツクおよび硬貨投入を行な
えば、直流ループの閉成がなされると共に、CPS
9の出力に応じてCNT7が許可信号OKを送出す
るため、DK10によるダイヤル発信が可能とな
り、相手側の応答により通話が自在となる。 Therefore, by off-hooking and inserting a coin, the DC loop is closed and the CPS is
Since the CNT 7 sends a permission signal OK in response to the output of the caller 9, the DK 10 can make a dial call, and when the other party responds, the call can be made freely.
たゞし、相手側が応答しても、この電話回線で
は転極パルス等の課金信号が到来せず、相手応答
の検知を行なうため、変成器等を用いたREC1
を介して与えられる電話回線からの到来信号を
FDT8により各周波数成分毎に検出するものと
なつており、この検出出力Dfが所定時間継続す
るか否かをCNT7において監視し、この結果に
応じてCNT7が各種信号音と相手側の音声とを
判断のうえ、相手側音声の判断によつて相手応答
を検知し、これにしたがつてCPS9を制御し、硬
貨の収納を行なうと共に、TKC5に対するミユ
ート信号MUTを消滅させ、送話器Tの不動作状
態を解除する一方、投入されて待機中の硬貨が不
足となれば、CB4を制御して直流ループを一定
時間開放し、交換機を復旧させて通話を強制的に
切断する。 However, even if the other party answers, billing signals such as polarity reversal pulses do not arrive on this telephone line, and in order to detect the other party's response, REC1 using a transformer etc.
the incoming signal from the telephone line given through
The FDT 8 detects each frequency component, and the CNT 7 monitors whether this detection output D f continues for a predetermined period of time. Depending on the result, the CNT 7 detects various signal tones and the other party's voice. After judging the other party's voice, it detects the other party's response, controls the CPS9 accordingly, stores the coin, eliminates the mute signal MUT for the TKC5, and turns off the transmitter T. While canceling the inoperable state, if the coins inserted and waiting become insufficient, CB4 is controlled to open the DC loop for a certain period of time, restore the exchange, and forcibly disconnect the call.
なお、DP12によつては、CNT7が硬貨の投
入蓄積情報を逐次表示する一方、CNT7は自己
診断機能を有し、オフフツクに応ずるフツクスイ
ツチHS2の出力にしたがつて自己診断を行ない、
CPS9中の収納金庫満杯、硬貨詰まり、ハンドセ
ツト6の盗難による切断等を検出し、これに応じ
てDP12により使用不可の表示を行なうと共に、
上述の監視情報送信を行なうものとなつている。 In addition, depending on the DP12, while the CNT7 sequentially displays coin input accumulation information, the CNT7 has a self-diagnosis function, and performs self-diagnosis according to the output of the hook switch HS 2 in response to off-hook.
It detects that the storage safe in the CPS 9 is full, coins are jammed, the handset 6 is disconnected due to theft, etc., and accordingly, the DP 12 displays an indication that the device cannot be used.
The above-mentioned monitoring information is transmitted.
また、FDT8は、各周波数成分の最低検出レ
ベルが制御信号CLにより可変自在となつており、
CNT7が条件に応じてFDT8を制御し、最低検
出レベルを逐次所望の値に設定している。 In addition, the FDT8 has a minimum detection level of each frequency component that can be varied by the control signal CL.
The CNT 7 controls the FDT 8 according to conditions, and successively sets the minimum detection level to a desired value.
このほか、局部的に話中音を発生する話中音発
生器(以下、BTG)14が設けてあり、CNT7
の制御に応じてBTG14が局部話中音を送出し、
変成器Tを介してハンドセツト6の受話器Rへ与
え、利用者に対して通話の不能を報知するものと
なつている。 In addition, a busy tone generator (hereinafter referred to as BTG) 14 that locally generates a busy tone is provided.
The BTG 14 sends a local busy tone according to the control of the
The signal is sent to the receiver R of the handset 6 via the transformer T to notify the user that a call is not possible.
第1図は、PS3およびこれに付属する回路の
回路図であり、第2図は示すCB4、TKC5の直
流ループ中へダイオードD1および定電圧ダイオ
ードZDが挿入されており、オフフツクに応じて
通ずるループ電流により生ずる定電圧ダイオード
ZDのツエナー電圧に基づき、逆流阻止用のダイ
オードD2を介し、ループ電流の一部によりコン
デンサC1が充電されると共に、これと並列に接
続された第1のコンデンサC2もダイオードD2お
よびトランジスタ(以下、TR)Q1を介し、同様
に充電され、これの端子電圧が電源VDとして主
にCNT7へ供給されるものとなつている。 Figure 1 is a circuit diagram of PS3 and its attached circuit, and Figure 2 shows a diode D1 and a constant voltage diode ZD inserted into the DC loop of CB4 and TKC5, which are connected depending on the off-hook. Constant voltage diode caused by loop current
Based on the Zener voltage of ZD, part of the loop current charges capacitor C 1 via diode D 2 for reverse current blocking, and the first capacitor C 2 connected in parallel also charges diode D 2 and It is similarly charged via a transistor (hereinafter referred to as TR) Q1 , and its terminal voltage is mainly supplied to the CNT7 as a power supply VD.
また、エミツタ・コレクタ間がコンデンサC2
に対し直列に挿入されたTR・Q1は、エミツタ・
ベース間に抵抗器R1が接続されていると共に、
ベースが抵抗器R2を介してTR・Q2のコレクタへ
接続されており、TR・Q2のベースへ抵抗器R3,
R4の回路を介して与えられる制御回路(以下、
CNC)18の出力に応じ、TR・Q1のオン、オフ
が制御されるものとなつている。 Also, there is a capacitor C 2 between the emitter and collector.
TR Q 1 inserted in series with the emitter
A resistor R 1 is connected between the bases and
The base is connected to the collector of TR・Q 2 via resistor R 2 , and the resistor R 3 is connected to the base of TR・Q 2 .
The control circuit ( hereinafter referred to as
According to the output of CNC) 18, ON/OFF of TR/Q 1 is controlled.
一方、CNC18は、チヤツタリング吸収用の
抵抗器R5〜R7およびコンデンサC3、インバータ
(以下、INV)21〜23、遅延復旧タイマー用
の抵抗器R7′,R8、コンデンサC4およびダイオー
ドD8、プルアツプ用の抵抗器R9により構成され
ており、これらに対してのみ、コンデンサC1の
端子電圧が電源VSとして供給されている。 On the other hand, CNC 18 includes resistors R 5 to R 7 and capacitor C 3 for chattering absorption, inverters (hereinafter referred to as INV) 21 to 23, resistors R 7 ', R 8 for delay recovery timer, capacitor C 4 and diode. D 8 and a pull-up resistor R 9 , to which the terminal voltage of the capacitor C 1 is supplied as the power supply VS.
また、CNC18の電源消費量はわずかである
と共に、例えば、コンデンサC1の容量は
10000μF、コンデンサC2の容量は1000μFとして
選定され、コンデンサC2よりもC1の容量をほゞ
10倍として大きく定めてある。 In addition, the power consumption of CNC18 is small, and for example, the capacitance of capacitor C1 is
10000μF, the capacitance of capacitor C 2 is selected as 1000μF, and the capacitance of C 1 is almost smaller than that of capacitor C 2 .
It is set as 10 times larger.
これらに対し、PS3においては、定電圧ダイ
オードZDと並列に抵抗器R10および逆流阻止用の
ダイオードD4を介し、第2のコンデンサC5およ
びコンデンサC6が接続されており、第2のコン
デンサであるコンデンサC5,C6と、コンデンサ
C1およびTR・Q1を介する第1のコンデンサC2と
の間には、スイツチング素子であるTR・Q3のエ
ミツタ・コレクタ間および抵抗器R11が接続さ
れ、抵抗器R10に対しては、TR・Q4のエミツ
タ・コレクタ間が接続されていると共に、TR・
Q3,Q4のベース・エミツタ間には抵抗器R12,
R13が各個に接続され、これらのベースには電圧
検出回路(以下、VDT)19の検出々力に基づ
く制御信号が与えられている。 On the other hand, in PS3, a second capacitor C5 and a capacitor C6 are connected in parallel with the constant voltage diode ZD via a resistor R10 and a reverse current blocking diode D4 . capacitors C 5 , C 6 and capacitors
Between C 1 and the first capacitor C 2 via TR/Q 1 , the emitter-collector of TR/Q 3 , which is a switching element, and a resistor R 11 are connected . The emitter and collector of TR/ Q4 are connected, and the TR/Q4 is connected between the emitter and collector.
A resistor R 12 is connected between the base and emitter of Q 3 and Q 4 .
R13 are connected to each other, and a control signal based on the detection power of a voltage detection circuit (hereinafter referred to as VDT) 19 is given to these bases.
一方、コンデンサC2の端子電圧による電源VD
の電圧が所定値へ達したことを検出するVDT1
9の出力は、プルアツプ用の抵抗器R14を介して
電源VDが印加されており、この出力は、ヒステ
リシス特性のレベル判別機能を有するINV24、
雑音除去用の抵抗器R15,R16およびコンデンサ
C7、INV25を経てANDゲート26へ与えられ
ていると共に、INV25の出力はTR・Q4のベー
スへ制御信号として与えられており、ANDゲー
ト26の他方の入力には、電源VDが消滅したと
き電源VSの回り込みを阻止するダイオードD5、
抵抗器R17、および、プルアツプ用の抵抗器R18
を介して入力へ電源VDの印加されたINV24と
同様なINV27を経て、INV22の出力が与え
られている。 On the other hand, the power supply VD due to the terminal voltage of capacitor C2
VDT1 detects that the voltage has reached a predetermined value.
The power supply VD is applied to the output of 9 through the pull-up resistor R14.
Resistors R 15 , R 16 and capacitors for noise rejection
C 7 and INV 25 are applied to the AND gate 26, and the output of INV 25 is applied to the base of TR・Q 4 as a control signal. When the diode D 5 prevents the power source VS from looping around,
Resistor R 17 and pull-up resistor R 18
The output of INV22 is provided through INV27, which is similar to INV24 to which the power supply VD is applied to the input.
また、ANDゲート26の出力は、抵抗器R19,
R20の回路を介し、TR・Q5のベースへ与えられ
ており、これのコレクタはTR・Q3のベースへ接
続され、TR・Q5のオン・オフがTR・Q3に対し
制御信号として与えられるものとなつている。 Moreover, the output of the AND gate 26 is connected to the resistor R 19 ,
It is fed to the base of TR Q 5 via the R 20 circuit, the collector of which is connected to the base of TR Q 3 , and the on/off of TR Q 5 is a control signal for TR Q 3 . It has become something that is given as a.
第3図は、第1図における各部の波形を示すタ
イミングチヤートであり、オフフツクによりフツ
クスイツチHS8がオンとなれば、CNC18はオ
ンフツクの後もコンデンサC1の充電々荷により
動作状態となつており、INV21の入力(a)が
「H」(高レベル)から「L」(低レベル)となり、
INV21の出力は「H」へ転じ、ダイオードD3
および低抵抗値の抵抗器R8を介してコンデンサ
C4を充電し、例えば100ms遅延時間t1の後にINV
22の入力を「H」とするため、これの出力(b)は
「L」となり、これに応じてINV23の出力(c)は
「H」となる。 FIG. 3 is a timing chart showing the waveforms of each part in FIG. 1. When the hook switch HS 8 is turned on due to off-hook, the CNC 18 remains in an operating state due to the charge of the capacitor C 1 even after the on-hook. , the input (a) of INV21 changes from "H" (high level) to "L" (low level),
The output of INV21 changes to "H" and the diode D3
and a capacitor through a resistor R 8 of low resistance value
Charge C 4 and INV after e.g. 100ms delay time t 1
Since the input of INV 22 is set to "H", its output (b) becomes "L", and accordingly, the output (c) of INV 23 becomes "H".
すると、TR・Q2がオンとなり、これによつて
TR・Q1もオンへ転じ、ダイオードD2を介するル
ープ電流のほかにコンデンサC1の充電々荷によ
る充電々流がコンデンサC2へ流入し、電源VDの
電圧(d)が急速に上昇する。 Then, TR・Q 2 turns on, which causes
TR・Q 1 also turns on, and in addition to the loop current through diode D 2 , a charging current due to the charging current of capacitor C 1 flows into capacitor C 2 , and the voltage (d) of power supply VD rises rapidly. .
この電圧(d)は、VDT19により監視されてお
り、電圧(d)がほゞ規定の所定値V1へ達するまで
は検出々力(e)を「H」としているため、これに応
じてINV25の出力(f)も「H」になつていると
共に、INV22の出力(b)が「L」となつている
ため、INV27の出力も「H」であり、ANDゲ
ート26の出力(g)が「H」となり、これが電源
VDの電圧上昇にしたがいTR・Q5のベース・エ
ミツタ間電圧V2以上となれば、TR・Q5がオンと
なることにより、TR・Q5のコレクタ電位(h)は
「L」となり、これに応じてTR・Q3もオンへ転
じ、コンデンサC5,C6において保持していた充
電々荷により、低抵抗値の抵抗器R11および
TR・Q1を介し、コンデンサC2を充電する。 This voltage (d) is monitored by the VDT19, and the detection power (e) is set to "H" until the voltage (d) reaches a predetermined value V1 , so the INV25 is Since the output (f) of INV22 is also "H" and the output (b) of INV22 is "L", the output of INV27 is also "H", and the output (g) of AND gate 26 is "H". It becomes “H” and this is the power supply.
As the voltage of VD increases, if the voltage between the base and emitter of TR Q 5 becomes V 2 or higher, TR Q 5 turns on, and the collector potential (h) of TR Q 5 becomes "L". Correspondingly, TR Q 3 also turns on, and the charge held in capacitors C 5 and C 6 causes low resistance resistors R 11 and
Charge capacitor C 2 via TR Q 1 .
したがつて、コンデンサC2は、ループ電流、
コンデンサC1の充電々荷、および、コンデンサ
C5,C6の充電々荷により急速に充電され、電源
VDの電圧(d)が直ちに上昇し、オフフツクに応じ
て短時間により所定値V1へ達する。 Therefore, capacitor C 2 has a loop current of
Charge of capacitor C 1 and capacitor
It is rapidly charged by the charges of C 5 and C 6 , and the power supply
The voltage (d) of VD immediately rises and reaches the predetermined value V 1 in a short time in response to off-hook.
すると、VDT19が検出々力(e)を「L」とし
て生ずるため、INV25の出力(f)およびANDゲ
ート26の出力(g)も「L」となり、これに応じて
TR・Q5がオフへ転じ、コレクタ電位(h)を「H」
としてTR・Q8もオフとし、コンデンサC5,C6と
コンデンサC1,C2との間を切断する一方、出力
(f)の「L」によつてTR・Q4がオンとなり、この
TR・Q4を介しループ電流によるコンデンサC5,
C6の充電経路を完結する。なお、この場合、
TR・Q3をオン状態にして大容量のコンデンサ
C5,C6へ充電しようとすると、ループ電流の大
半がTR・Q3及びTR・Q1を介しCNT7等の各部
へと流れるため、放電されたコンデンサC5,C6
への充電電流が減少し、この結果、短時間でこれ
らの大容量コンデンサC5,C6を充電できなくな
る。このため、電源VDの電圧(d)が所定値V1に達
した後は、TR・Q3をオフ状態に保持することに
よつて短い通話の間にもこれらのコンデンサC5,
C6を速やかに充電できるようにしている。 Then, since the VDT19 generates the detected force (e) as "L", the output (f) of the INV25 and the output (g) of the AND gate 26 also become "L", and accordingly,
TR・Q 5 turns off and the collector potential (h) becomes “H”
As a result, TR Q 8 is also turned off, and while capacitors C 5 and C 6 are disconnected from capacitors C 1 and C 2 , the output
TR・Q 4 is turned on by “L” in (f), and this
Capacitor C 5 due to loop current through TR Q 4 ,
Complete the C 6 charging path. In this case,
Turn TR/Q 3 on and connect a large capacitor
When trying to charge C 5 and C 6 , most of the loop current flows through TR・Q 3 and TR・Q 1 to various parts such as CNT 7, so the discharged capacitors C 5 and C 6
As a result, these large capacity capacitors C 5 and C 6 cannot be charged in a short period of time. Therefore, after the voltage (d) of the power supply VD reaches a predetermined value V 1 , by keeping TR Q 3 in the off state, these capacitors C 5 , C 5 ,
This allows the C 6 to be charged quickly.
したがつて、ループ電流による充電状況が線路
抵抗値との関係により遅延しても、コンデンサ
C1およびC5,C6の充電々荷による充電が直ちに
なされ、コンデンサC2の端子電圧が速やかに上
昇し、オフフツクと即応して電源VDの供給を開
始するものとなり、CNT7等の応動が直ちに行
なわれ、これ以後は、ループ電流によりコンデン
サC1,C2の充電が継続して行なわれると共に、
電源VDの電圧(d)が所定値V1へ達した後は、コン
デンサC5,C6が同様に充電される。 Therefore, even if the charging status due to the loop current is delayed due to the relationship with the line resistance value, the capacitor
C 1 , C 5 , and C 6 are immediately charged by the charges, and the terminal voltage of capacitor C 2 immediately rises, and the supply of power VD starts immediately in response to the off-hook, and the response of CNT 7, etc. After this, the loop current continues to charge capacitors C 1 and C 2 , and
After the voltage (d) of the power supply VD reaches the predetermined value V1 , the capacitors C5 and C6 are similarly charged.
なお、コンデンサC5としては、例えば0.036Fの
大容量を有するスーパーキヤパシタ(日本電気
K.K製)等が用いられ、この場合は等価直列抵抗
値が比較的大きく、例えば1000μFのコンデンサ
C6を並列に接続し、総合的にインピーダンスの
低減を図つている。 In addition, as the capacitor C5 , for example, a super capacitor (Nippon Electric Co., Ltd.) with a large capacity of 0.036F
(manufactured by KK), etc., and in this case, the equivalent series resistance value is relatively large, for example, a 1000 μF capacitor.
C6 is connected in parallel to reduce overall impedance.
また、VDT19としては、集積回路MB3761
形(富士通K.K製)等が好適である。 In addition, as VDT19, integrated circuit MB3761
(manufactured by Fujitsu KK) etc. are suitable.
このほか、定電圧ダイオードZDに対しては、
図上省略したダイオードおよびコンデンサが複数
組接続してあり、これらにより他の各部に対する
電源供給を各個に行なつている。 In addition, for the constant voltage diode ZD,
A plurality of sets of diodes and capacitors (not shown in the figure) are connected, and power is supplied to each of the other parts individually.
以上に対し、通話の終了に応じてオンフツクが
なされ、フツクスイツチHS3がオフとなつてINV
21の入力(a)が「H」となれば、INV21の出
力は直ちに「L」となるが、高抵抗値の抵抗器
R7およびINV21の出力インピーダンスを介し、
コンデンサC4の充電々荷が次第に放電するため、
INV22の入力は例えば2Sの遅延時間t2の間
「H」を保ち、これに応じてINV23の出力(c)も
「H」を維持し、TR・Q2,Q1とオンとしており、
この間にCNT7が硬貨収納等の後処理制御を行
なう。 In response to the above, an on-hook is made in response to the end of the call, the switch HS 3 is turned off, and the INV
When the input (a) of INV21 becomes "H", the output of INV21 immediately becomes "L", but the high resistance value resistor
Through R 7 and the output impedance of INV21,
As the charge of capacitor C4 gradually discharges,
For example, the input of INV22 maintains "H" for a delay time t 2 of 2 S , and accordingly, the output (c) of INV23 also maintains "H", and TR・Q 2 and Q 1 are turned on.
During this time, the CNT 7 performs post-processing control such as storing coins.
また、この間にループ電流の切断に応じて電圧
(d)が次第に低下し、VDT19はヒステリシス特
性により電圧(d)が所定値V1よりも低い値V3まで
低下したとき検出々力(e)を「H」へ復するため、
これに応じて出力(f)が「H」となり、出力(g)も
INV22の出力(b)が「L」の間のみ「H」へ転
じ、TR・Q5をオンとしてコレクタ電位(h)を
「L」とし、TR・Q3もオンとしてコンデンサC2
による電源VDの供給をバツクアツプする。 Also, during this time, the voltage is increased depending on the disconnection of the loop current.
(d) gradually decreases, and the VDT 19 returns the detection force (e) to "H" when the voltage (d) decreases to a value V3 lower than the predetermined value V1 due to the hysteresis characteristic.
Accordingly, the output (f) becomes “H” and the output (g) also becomes “H”.
The output (b) of INV22 changes to "H" only while it is "L", turns on TR・Q 5 , sets the collector potential (h) to "L", turns on TR・Q 3 , and connects the capacitor C 2.
back up the power supply VD.
たゞし、上述のとおりコンデンサC5は容量が
極めて大きく、出力(c)が「L」となりTR・Q1が
オフとなつた後も十分に充電々荷を保持してお
り、コンデンサC1もコンデンサC5からの電荷供
給を最後に受けているため、十分な充電々荷を保
持し、つぎのオフフツクに備えている。 However, as mentioned above, the capacitor C 5 has an extremely large capacity, and even after the output (c) becomes "L" and TR Q 1 is turned off, it retains a sufficient charge, and the capacitor C 1 Since capacitor C5 is the last to receive charge, it retains enough charge for the next off-hook.
したがつて、線路抵抗値との関係によりコンデ
ンサC2の充電が遅延しても、主としてコンデン
サC5の保持する充電々荷による初期充電がなさ
れ、電源VDの電圧上昇が速やかとなり、オフフ
ツクに対するCNT7の制御開始が即応して行な
われる。 Therefore, even if the charging of the capacitor C2 is delayed due to the relationship with the line resistance value, the initial charging is mainly performed by the charge held by the capacitor C5 , and the voltage of the power supply VD increases quickly, and the CNT7 for off-hook Control is immediately started.
たゞし、各コンデンサC1,C2,C5を各々複数
としてもよく、TR・Q3の代りに他のスイツチン
グ素子を用いても同様であり、場合によつては、
コンデンサC1,C6およびTR・Q1等を省略するこ
ともできる。 However, each of the capacitors C 1 , C 2 , and C 5 may be provided in plural numbers, and other switching elements may be used in place of TR/Q 3 .
Capacitors C 1 , C 6 and TR/Q 1 etc. can also be omitted.
また、VDT19としては、比較器等を用いて
も同様であり、これに応じてINV24乃至TR・
Q5等の構成を選定すればよく、CNC18の遅延
時間は条件に応じて定めればよいと共に、CNC
18の構成は状況にしたがつた選定が任意であ
り、第2図の構成も運用条件に応じて定めればよ
い等、種々の変形が自在である。 Also, as VDT19, it is the same even if a comparator etc. is used, and accordingly INV24 to TR.
You only need to select a configuration such as Q 5 , and the delay time of CNC18 can be determined according to the conditions.
The configuration of 18 can be arbitrarily selected according to the situation, and the configuration shown in FIG. 2 can also be modified in various ways, such as being determined according to the operating conditions.
以上の説明により明らかなとおり本発明によれ
ば、線路抵抗値との関係により、ループ電流によ
るコンデンサの充電が遅延しても、別途のコンデ
ンサにより保持した充電々荷による初期充電がな
され、電源供給用コンデンサの端子電圧上昇が速
やかとなり、制御部の応動がオフフツクと即応し
てなされると共に、電源供給用のコンデンサの端
子電圧が所定値に達した後はスイツチング素子を
オフすることによつて別途のコンデンサ(第2の
コンデンサ)を速やかに充電できるため、ループ
電流に基づいて電源供給を行なう各種の電話機に
おいて顕著な効果が得られる。
As is clear from the above explanation, according to the present invention, even if charging of the capacitor by the loop current is delayed due to the relationship with the line resistance value, initial charging is performed by the charge held by a separate capacitor, and power is supplied. The terminal voltage of the power supply capacitor rises quickly, and the control unit immediately responds to the off-hook, and after the terminal voltage of the power supply capacitor reaches a predetermined value, the switching element is turned off to separately control the voltage. Since the capacitor (second capacitor) can be quickly charged, a remarkable effect can be obtained in various telephones that supply power based on loop current.
図は本発明の実施例を示し、第1図は電源回路
および付属回路の回路図、第2図は公衆電話機の
ブロツク図、第3図は第1図における各部の波形
を示すタイミングチヤートである。
2……DB(ダイオードブリツジ)、3……PS
(電源回路)、5……TKC(通話回路)、7……
CNT(制御部)、18……CNC(制御回路)、19
……VDT(電圧検出回路)、21〜25,27…
…INV(インバータ)、26……ANDゲート、
L1,L2……線路端子、ZD……定電圧ダイオード、
D1〜D4……ダイオード、C1〜C7……コンデンサ、
Q1〜Q5……TR(トランジスタ)、R1〜R20……抵
抗器。
The figures show an embodiment of the present invention, Fig. 1 is a circuit diagram of a power supply circuit and ancillary circuits, Fig. 2 is a block diagram of a public telephone, and Fig. 3 is a timing chart showing waveforms of various parts in Fig. 1. . 2...DB (diode bridge), 3...PS
(power supply circuit), 5...TKC (communication circuit), 7...
CNT (control unit), 18...CNC (control circuit), 19
...VDT (voltage detection circuit), 21 to 25, 27...
...INV (inverter), 26...AND gate,
L 1 , L 2 ... Line terminal, ZD ... Constant voltage diode,
D1 to D4 ...Diode, C1 to C7 ...Capacitor,
Q1 to Q5 ...TR (transistor), R1 to R20 ...Resistor.
Claims (1)
ンサを充電し、該コンデンサの端子電圧を電源と
して供給する電話機の電源回路において、前記ル
ープ電流により逆流阻止用のダイオードを介して
充電され前記電源の供給を行う第1のコンデンサ
と、前記ループ電流により逆流阻止用のダイオー
ドを介して充電される大容量を有する第2のコン
デンサと、前記第1のコンデンサの端子電圧がオ
フフツクの後に所定値へ達したことを検出する電
圧検出回路と、前記第1および第2のコンデンサ
間へ接続され前記電圧検出回路が検出出力を生ず
るまでの間オンとなり前記第2のコンデンサの電
荷を前記第1のコンデンサへ供給するスイツチン
グ素子とを設けたことを特徴とする電話機の電源
回路。1 In a power supply circuit of a telephone that charges a capacitor with a loop current passing through a DC loop and supplies the terminal voltage of the capacitor as a power supply, a first circuit that is charged by the loop current through a reverse current blocking diode and supplies the power. Detecting that the terminal voltages of the first capacitor, a second capacitor having a large capacity that is charged by the loop current through a reverse blocking diode, and the first capacitor have reached a predetermined value after off-hook. a switching element that is connected between the first and second capacitors and is turned on until the voltage detection circuit generates a detection output and supplies the charge of the second capacitor to the first capacitor. A power supply circuit for a telephone set.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20514286A JPS6361549A (en) | 1986-09-02 | 1986-09-02 | Power supply circuit for telephone set |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20514286A JPS6361549A (en) | 1986-09-02 | 1986-09-02 | Power supply circuit for telephone set |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6361549A JPS6361549A (en) | 1988-03-17 |
| JPH0450788B2 true JPH0450788B2 (en) | 1992-08-17 |
Family
ID=16502116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20514286A Granted JPS6361549A (en) | 1986-09-02 | 1986-09-02 | Power supply circuit for telephone set |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6361549A (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5896362U (en) * | 1981-12-23 | 1983-06-30 | 株式会社田村電機製作所 | telephone power circuit |
-
1986
- 1986-09-02 JP JP20514286A patent/JPS6361549A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6361549A (en) | 1988-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3764752A (en) | Telephone line card system | |
| US5790653A (en) | Line-powered detection of call progress tones | |
| JPH0634491B2 (en) | Ring trip detector | |
| US4046971A (en) | Switching arrangement for telephone subsets using impulse-type pushbutton calling | |
| JPH0450788B2 (en) | ||
| CA1053782A (en) | Telephone line transfer circuit | |
| US4313037A (en) | Telephone station set with improved flash signalling | |
| US4099031A (en) | Method and apparatus for automatically identifying an individual calling party on a multiparty telephone line | |
| US4145572A (en) | Power supply control circuit for subscriber carrier telephone system | |
| US6141416A (en) | Analog telephone subscriber terminal apparatus | |
| JPS6359252A (en) | Power source circuit for telephone set | |
| JPS62295555A (en) | Public telephone set | |
| JP3181324B2 (en) | Terminal network controller | |
| JPH0681208B2 (en) | Power control circuit for telephone | |
| JPS6325792Y2 (en) | ||
| JP2524882B2 (en) | Communication management device | |
| JPS63276358A (en) | Plural terminal controllers | |
| JPH0218621Y2 (en) | ||
| JP2001237995A (en) | Charging system | |
| JPS6312608Y2 (en) | ||
| JP2970156B2 (en) | Public telephone | |
| JP2599801Y2 (en) | Incoming call answer detection circuit | |
| JPH0436622B2 (en) | ||
| JPH09135307A (en) | Incoming answer circuit | |
| JPH0329221B2 (en) |